JP2001284828A - プリント基板 - Google Patents

プリント基板

Info

Publication number
JP2001284828A
JP2001284828A JP2000105392A JP2000105392A JP2001284828A JP 2001284828 A JP2001284828 A JP 2001284828A JP 2000105392 A JP2000105392 A JP 2000105392A JP 2000105392 A JP2000105392 A JP 2000105392A JP 2001284828 A JP2001284828 A JP 2001284828A
Authority
JP
Japan
Prior art keywords
analog
ground
digital
capacitor
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000105392A
Other languages
English (en)
Other versions
JP3799949B2 (ja
Inventor
Norio Umetsu
典生 梅津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Onkyo Corp
Original Assignee
Onkyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Onkyo Corp filed Critical Onkyo Corp
Priority to JP2000105392A priority Critical patent/JP3799949B2/ja
Publication of JP2001284828A publication Critical patent/JP2001284828A/ja
Application granted granted Critical
Publication of JP3799949B2 publication Critical patent/JP3799949B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 デジタル回路とアナログ回路とが混在するに
もかかわらず、高周波ノイズがきわめて低減されるプリ
ント基板を提供すること。 【解決手段】 アナログ回路と、アナロググランドと、
デジタル回路と、外部に接続される外部接続部とを有す
る第1の表面層と、第2の表面層と、デジタルグランド
プレーン層を含む中間層と、アナロググランドとデジタ
ルグランドとの間に接続された第1のコンデンサとを備
えるプリント基板が提供される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アナログ回路とデ
ジタル回路とが混在して実装されたプリント基板に関
し、特に、高周波ノイズを低減するプリント基板に関す
る。
【0002】
【従来の技術】近年、デジタル回路の開発が進み、デジ
タル回路とアナログ回路とが混在して実装されたプリン
ト基板が広く用いられている。このようなプリント基板
において、アナログ信号はそれぞれの周波数成分が時々
刻々元信号に応じて連続的に変化しており、これを忠実
に伝送する必要がある。したがって、アナログ回路は、
デジタル回路からの信号が混入するのを防止する必要が
ある。そのため、デジタル回路とアナログ回路とを分離
して実装したプリント基板が広く用いられている。
【0003】
【発明が解決しようとする課題】しかし、このようなプ
リント基板において、回路の高密度化により、アナログ
回路とデジタル回路との分離には限界が有り、デジタル
回路の扱う高周波信号やその高周波成分がアナログ回路
に高周波ノイズとして混入する場合がある。ここで、プ
リント配線板には回路部品等が実装されるが、部品の配
置によってはデジタル回路の高周波信号が流れる信号線
とそのリターン線とで形成されるループの面積が大きく
なる場合がある。このような回路に高周波信号が流れた
場合、このループがアンテナとなりプリント基板表面か
ら高周波ノイズが輻射されるが、このようなノイズをノ
ーマルモードノイズという。ループの面積が大きくなる
と、プリント基板表面から外部に輻射する高周波ノイズ
は増加する。アナログ回路とデジタル回路との分離が完
全にできない場合、デジタル回路から発せられるこのよ
うなノイズはアナログ回路に混入し、その高周波ノイズ
はアナログ入出力端子からケーブルを介して外部に輻射
する。また、大地電位に対するアナロググランドの電位
が変動し、主にケーブルを介して高周波ノイズが輻射す
る。このようなノイズをコモンモードノイズという。従
って、プリント基板より外部に放射されるノイズを低減
するためには、ノーマルモードノイズおよびコモンモー
ドノイズを共に低減する必要がある。
【0004】また、多層基板を用いて、外層にデジタル
回路とアナログ回路とを別の層に分離して実装し、内層
を遮蔽層にする方法が用いられている。このような多層
基板において高密度に回路部品を実装する場合には、電
源パターンを外層に配置するために細かくせざるをえ
ず、これに伴なう電圧降下によって回路が誤動作する場
合がある。
【0005】本発明は上記従来の課題を解決するために
なされたものであり、その目的とするところは、デジタ
ル回路とアナログ回路とが混在するにもかかわらず、高
周波ノイズがきわめて低減され得るプリント基板を提供
することにある。
【0006】
【課題を解決するための手段】本発明におけるプリント
基板は、アナログ回路と、アナロググランドと、デジタ
ル回路と、外部に接続される外部接続部とを有する第1
の表面層と、第2の表面層と、デジタルグランドプレー
ン層を含む中間層と、該アナロググランドと該デジタル
グランドとの間に接続された第1のコンデンサとを備え
る。
【0007】好ましい実施形態においては、上記第1の
コンデンサは、上記外部接続部の近傍において上記アナ
ロググランドと上記デジタルグランドとの間に接続され
ている。
【0008】好ましい実施形態においては、上記アナロ
グ回路と上記アナロググランドとの間に接続された第2
のコンデンサをさらに備える。
【0009】好ましい実施形態においては、上記外部接
続部に接続されたノイズ除去フィルタをさらに備える。
【0010】以下、本発明によるプリント基板の作用に
ついて説明する。本発明によるプリント基板は、アナロ
グ回路、アナロググランド、デジタル回路を設ける第1
の表面層と、デジタルグランドプレーン層を含む中間層
と、第2の表面層とを備えている。高周波ノイズが混入
したアナロググランドを第1のコンデンサを介して、デ
ジタルグランドプレーンに接続することにより、高周波
ノイズは第1のコンデンサを介してデジタルグランドに
分流される。デジタルグランドプレーンにおいては、第
1のコンデンサにより分流された高周波ノイズの流れる
ループ面積を小さくすることができる。したがって、プ
リント基板表面から輻射するノーマルモード高周波ノイ
ズを低減することができる。
【0011】好ましい実施形態においては、外部接続部
の近傍で第1のコンデンサをアナロググランドおよびデ
ジタルグランドに接続する。外部接続部の近傍で第1の
コンデンサを接続することにより、アナログ回路に混入
した高周波ノイズに対するインピーダンスを小さくでき
るので、高周波ノイズに対しては、アナロググランドと
デジタルグランドとの接続点から外部接続部に至る経路
が短くなったとみなせる。したがって、外部接続部のア
ナロググランド接続端子とプレーン状でインピーダンス
が極めて小さいデジタルグランドとが概略同一電位とな
るため、プリント基板表面から輻射するノーマルモード
高周波ノイズだけでなく、外部接続部からケーブルを介
して輻射するコモンモード高周波ノイズも低減すること
ができる。
【0012】好ましい実施形態においては、アナログ回
路を第2のコンデンサを介してアナロググランドと接続
するので、アナログ回路に混入した高周波ノイズは主に
第2のコンデンサを介してアナロググランドへ伝送す
る。そして、アナロググランドへ伝送した高周波ノイズ
は第1のコンデンサを介してデジタルグランドに分流さ
れるので、第2のコンデンサがない場合よりさらに外部
接続部からケーブルを介して外部に輻射する高周波ノイ
ズを低減できる。
【0013】好ましい実施形態においては、プリント基
板はノイズ除去フィルタをさらに備えているので、外部
接続部からケーブルに漏洩する高周波ノイズをも減衰さ
せることができる。
【0014】
【発明の実施の形態】以下、本発明における好ましい実
施の形態について具体的に説明するが、本発明はこれら
の実施形態には限定されない。本実施形態においては、
中間層を2層有する多層基板を例として説明するが、中
間層の数は2層には限定されない。
【0015】図1は、本発明の好ましい実施形態による
プリント基板を示す概略断面図である。プリント基板1
は、第1の表面層2、第2の表面層3、第1の中間層4
および第2の中間層5を有している。プリント配線板に
ついては限定されず、通常の4層配線板が用いられる。
図2は、本発明の好ましい実施形態によるプリント基板
を説明するブロック図である。以下、図1および図2を
参照して説明する。
【0016】第1の表面層2は、アナログ回路6、アナ
ロググランド7、デジタル回路8が取付けられている。
つまり、第1の表面層2は、回路部品を実際に取りつ
け、信号線を配線する層として用いられる。
【0017】第1の表面層2は、外部接続部9がさらに
取付けられている。外部接続部9は、例えば、アナログ
入出力端子等であり、外部機器もしくは他のプリント基
板等にケーブル等を介して接続される。外部接続部9
は、アナログ回路6(詳細には、アナログ回路に接続さ
れる信号線)およびアナロググランド7が接続されてい
る。(あるいは、外部接続部9としてデジタル入出力端
子を用いてもよい)。
【0018】第2の表面層3は特に限定されないが、代
表的には、第1の表面層2と同様にアナログ回路6、ア
ナロググランド7およびデジタル回路8が取付けられて
いる。ここで、第1の表面層2、第2の表面層3、第1
の中間層4および第2の中間層5はスルーホール10を
介して接続される。
【0019】アナログ回路6およびデジタル回路8に外
部から電源を供給するために電源供給部11を用いる。
電源供給部11は、アナログ回路6、アナロググランド
7、デジタル回路8、デジタルグランド12に接続され
ている。本実施形態においては、後述するように、第2
の中間層5を介してデジタル回路8に電源を供給する。
【0020】アナログ回路6、アナロググランド7およ
びデジタル回路8の実装については限定されず、用途に
応じて任意に第1および第2の表面層に実装することが
できる。例えば、複数のアナロググランド7を第1およ
び第2の表面層の任意の1点において接続する(図示せ
ず)ことにより、アナロググランド同志の共通インピー
ダンスを低下させることができる。また、例えば図2に
示すように、アナロググランド7とデジタルグランド1
2とを電源供給部11に接続する際に、両グランドの接
続点Aから電源供給部11までの経路を短くすることに
より、アナロググランドとデジタルグランドとの間の共
通インピーダンスを低下させ、アナロググランドの電位
を安定させることができる。
【0021】第1の中間層4はプレーンである。プレー
ンとは、外周部およびスルーホール10とその周辺を除
いて全面が導体で形成された面である。第1の中間層4
は、デジタルグランド12として用いられている。つま
り、第1および第2の表面層に取付けられたデジタル回
路8からのグランド線はスルーホール10を介してデジ
タルグランド12である第1の中間層4に接続されてい
る。第1の中間層4はプレーンであり回路部品等は実装
されていないので、デジタルの高周波信号がデジタルグ
ランド12を伝送する際にループ面積を小さくすること
ができる。ループ面積が小さくなると、高周波信号の基
板表面からの輻射は小さくすることができる(詳細は後
述する)。
【0022】第2の中間層5は、本発明においては特に
限定されないが、プレーンであることが好ましい。第1
の中間層4にプレーンを用いたのと同じ理由である。本
実施形態では、第2の中間層5はデジタルの電源パター
ンとして用いられる。つまり、第2の中間層5は、スル
ーホール10を介して電源供給部11およびデジタル回
路8に接続されており、電源供給部11からの電源をデ
ジタル回路8に供給する。デジタル電源パターン層であ
る第2の中間層5は、1つのパターンで形成してもよ
く、複数のパターンに分割して形成してもよい。
【0023】第1の中間層4および第2の中間層5の積
層順序は、本発明においては任意であり、第1の表面層
2および第2の表面層3に実装される回路に応じて決定
すればよい。例えば、第1の表面層2に高周波信号を伝
送するデジタル回路8が設置されている場合において
は、第1の表面層2の隣をデジタルグランド12である
第1の中間層4とすることが好ましい。デジタルグラン
ドは分割のないプレーンパターンを用いるので、高周波
信号の流れるループの面積を小さくできるからである。
【0024】プリント基板1は、第1のコンデンサ13
をさらに備えている。第1のコンデンサ13は、一端が
アナロググランド7に、他端がスルーホール10を介し
て第1の中間層4のデジタルグランド12に接続されて
いる。つまり、アナロググランド7とデジタルグランド
12とは第1のコンデンサ13を介して接続されてい
る。第1のコンデンサ13は、代表的には、高周波数
(例えば、数10〜数100MHz)においてインピー
ダンスが低いチップ型セラミックコンデンサ等を用い、
容量は例えば数100pFである。図3(a)は、第1
のコンデンサ13をアナロググランド7とデジタルグラ
ンド12との間に接続した状態を示す概略図である。
【0025】以下、第1のコンデンサ13を設けた際の
プリント基板1の動作について図2および図3(a)を
用いて説明する。アナログ回路6に混入した高周波ノイ
ズは、アナロググランド7を流れ、第1のコンデンサ1
3を介してデジタルグランド12に伝送される。本発明
においては、デジタルグランド12はプレーンであり、
回路部品等は設置されていない。したがって、デジタル
グランド12においては高周波ノイズが伝送するループ
の面積は、第1の表面層2を伝送する場合と比べてきわ
めて小さくすることができる。したがって、ループの面
積をきわめて小さくできるので、プリント基板表面から
輻射する高周波ノイズはきわめて良好に低減できる。さ
らに、ループの面積を小さくすることにより、実効イン
ダクタンスを小さくすることができ、高周波ノイズ電圧
をきわめて小さくすることができる。
【0026】好ましい実施形態においては、第1のコン
デンサ13は、外部接続部9の近傍においてアナロググ
ランド7およびデジタルグランド12に接続されてい
る。外部接続部9の近傍とは、外部接続部9におけるア
ナロググランド電位がプリント基板の基準電位であるデ
ジタルグランド12の電位と概略同一電位となる位置で
ある。従って、第1のコンデンサ13は、外部接続部9
に可能な限り近接して接続するのが好ましいが、実用上
は、第1のコンデンサ13は、外部接続部9から2mm
〜10mmの位置に接続される。
【0027】第1のコンデンサ13を外部接続部9の近
傍で接続することにより、アナロググランド7とデジタ
ルグランド12との接続点であるB点は外部接続部9の
近傍となる。ここで、第1のコンデンサ13を設けない
場合には、アナロググランド7とデジタルグランド12
との接続点はA点のみであり、高周波ノイズに対しては
A点から外部接続部9までの経路は高インピーダンスで
ある。しかし、B点から外部接続部9までの経路はA点
からと比べてきわめて短いので、高周波ノイズに対する
インピーダンスは第1のコンデンサ13を考慮してもき
わめて小さくなる。したがって、プリント基板の基準電
位であるB点から外部接続部9までについて高周波ノイ
ズが流れることによるアナロググランド電位の変動は概
略0であり、外部接続部9とデジタルグランド12とは
概略同一電位となる。デジタルグランド12を基準電位
とするのは、デジタルグランド12がプレーンであり電
位変動が概略0とみなせるからである。外部接続部9と
デジタルグランド12とが概略同一電位となることによ
って、ケーブルを介して輻射する高周波ノイズをきわめ
て低減することができる。
【0028】好ましい実施形態においては、アナログ回
路6を第2のコンデンサ14を介してアナロググランド
7と接続する。第2のコンデンサ14を接続することに
より、アナログ回路6を伝送する高周波ノイズは、第2
のコンデンサ14を介してアナロググランド7に伝送す
る。アナロググランド7に伝送した高周波ノイズは、第
1のコンデンサ13を介してデジタルグランド12に伝
送する。
【0029】第2のコンデンサ14は、伝送すべきアナ
ログ信号の周波数域により容量は変るが、例えばアナロ
グ回路が20kHzまでの低周波を扱う場合、数百〜数千
pF程度のものが用いられる。第2のコンデンサ14の
個数および接続位置については限定されないが、少なく
とも外部接続部9とアナログ回路6との間に第2のコン
デンサ14の一端を接続する。外部接続部9に高周波ノ
イズが伝送することを防止するためである。また、アナ
ロググランド7において、第1のコンデンサ13の接続
点に第2のコンデンサ14を接続すると好ましい。高周
波ノイズがアナロググランド7を伝送する距離を最小に
することができるからである。
【0030】好ましい実施形態においては、外部接続部
9にノイズ除去フィルタ15を接続する。図3(b)
は、ノイズ除去フィルタ15を接続した状態を示す概略
図である。ノイズ除去フィルタ15は、例えば、高域遮
断フィルタが用いられる。外部接続部9に伝送する信号
は、ノイズ除去フィルタ15により高周波ノイズが減衰
され、外部接続部9に伝送するべき信号のみが伝送す
る。したがって、ケーブルを介して輻射される高周波ノ
イズをさらに低減することができる。
【0031】本実施形態においては、多層基板として4
層基板を用いたが、本発明は4層基板には限定されな
い。例えば、6層基板等にも採用され得る。また、第1
の中間層をデジタルグランドとしたが、デジタルグラン
ド層に限定されず、プレーンであり、回路部品が設置さ
れていなければよい。
【0032】
【実施例】以下、本発明の実施例について具体的に説明
するが、本発明はこれらの実施例には限定されない。
【0033】(実施例1)本発明によるプリント基板を
用いてUSB(ユニバーサル・シリアル・バス)オーデ
ィオプロセッサを作製した。第1のコンデンサはアナロ
グ入出力端子から3mmの距離に取付けられている。但
し、アナログ入力端子にはマイクロフォン(ホシデン
(株)製)、パソコン、ケーブルを、アナログ出力端子
にはケーブルを接続する。得られたオーディオプロセッ
サを用いて通常の方法で、輻射する高周波ノイズを測定
した。測定結果を実施例2および比較例1と共に図4に
示す。図4において、横軸は周波数(MHz)を示し、
縦軸はノイズの輻射レベル(dBμV)を示す。VCC
I(情報処理装置等電波障害自主規制協議会)Limitは
規格値である。
【0034】(実施例2)本発明のプリント基板におい
て、第1のコンデンサをアナログ入出力端子から約4c
mの距離に設置したこと以外は実施例1と同様にして、
USBオーディオプロセッサを作製した。得られたオー
ディオプロセッサを実施例1と同様にしてプリント基板
から輻射するノイズを測定した。測定結果を図4に示
す。
【0035】(比較例1)第1のコンデンサを設けない
こと以外は実施例1と同様にして、オーディオプロセッ
サを作製した。得られたオーディオプロセッサを実施例
1と同様にしてプリント基板から輻射するノイズを測定
した。測定結果を図4に示す。
【0036】(実施例3)アナログ入出力端子にマイク
ロフォンおよびケーブルを接続しないこと以外は、実施
例1と同様にして、輻射する高周波ノイズを測定した。
測定結果を比較例2と共に図5に示す。
【0037】(比較例2)アナログ入出力端子にマイク
ロフォンおよびケーブルを接続しないこと以外は、比較
例1と同様にして、輻射する高周波ノイズを測定した。
測定結果を図5に示す。
【0038】図4に示すように、実施例1および2によ
れば、比較例1と比べて特に96MHzおよび144M
Hzの周波数できわめて良好にノイズが低減している。
特に、実施例1においては、比較例1に比べて60パー
セント程度にノイズが低減している。しかも、144M
Hzおよび336MHzの周波数では、比較例1におい
てはノイズがVCCIの規格値を越えているが、実施例
1においては、ノイズが規格値以下に改善されている。
また、実施例1と実施例2とを比べることにより、第1
のコンデンサをアナログ入出力端子に近接して設ける
程、アナロググランドの電位変動は小さくなり、輻射す
るノイズは低減することがわかる。さらに、実施例3お
よび比較例2においては、ケーブルおよびマイクロフォ
ンを接続していないので、概略プリント基板表面からの
高周波ノイズのみを測定している。図5に示すように、
実施例3と比較例2とを比較すると、第1のコンデンサ
によりループを小さくし、プリント基板表面からのノイ
ズが低減する効果が分かる。
【0039】
【発明の効果】本発明のプリント基板によれば、アナロ
ググランドに混入した高周波ノイズは、第1のコンデン
サを介してデジタルグランドプレーンである第1の中間
層に伝送しループ面積はきわめて小さくなるとともに、
外部接続部でのアナロググランドの電位変動が抑えられ
るので、デジタル回路とアナログ回路とが混在するにも
かかわらず、高周波ノイズがきわめて低減される。
【図面の簡単な説明】
【図1】本発明の好ましい実施形態によるプリント基板
を示す概略断面図である。
【図2】本発明の好ましい実施形態によるプリント基板
を説明するブロック図である。
【図3】(a)は第1のコンデンサを接続した状態を説
明する概略図である。(b)は(a)においてノイズ除
去フィルタを接続した状態を説明する概略図である。
【図4】本発明の実施例における測定結果を示すグラフ
である。
【図5】本発明の実施例における測定結果を示すグラフ
である。
【符号の説明】
1 プリント基板 2 第1の表面層 3 第2の表面層 4、5 中間層 6 アナログ回路 7 アナロググランド 8 デジタル回路 9 外部接続部 12 デジタルグランド 13 第1のコンデンサ 14 第2のコンデンサ 15 ノイズ除去フィルタ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】アナログ回路と、アナロググランドと、デ
    ジタル回路と、外部に接続される外部接続部とを有する
    第1の表面層と、 第2の表面層と、 デジタルグランドプレーン層を含む中間層と、 該アナロググランドと該デジタルグランドとの間に接続
    された第1のコンデンサとを備える、プリント基板。
  2. 【請求項2】前記第1のコンデンサが、前記外部接続部
    の近傍において前記アナロググランドと前記デジタルグ
    ランドとの間に接続されている、請求項1に記載のプリ
    ント基板。
  3. 【請求項3】前記アナログ回路と前記アナロググランド
    との間に接続された第2のコンデンサをさらに備える、
    請求項1または2に記載のプリント基板。
  4. 【請求項4】前記外部接続部に接続されたノイズ除去フ
    ィルタをさらに備える、請求項1〜3のいずれかに記載
    のプリント基板。
JP2000105392A 2000-04-03 2000-04-03 プリント基板 Expired - Fee Related JP3799949B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000105392A JP3799949B2 (ja) 2000-04-03 2000-04-03 プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000105392A JP3799949B2 (ja) 2000-04-03 2000-04-03 プリント基板

Publications (2)

Publication Number Publication Date
JP2001284828A true JP2001284828A (ja) 2001-10-12
JP3799949B2 JP3799949B2 (ja) 2006-07-19

Family

ID=18618763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000105392A Expired - Fee Related JP3799949B2 (ja) 2000-04-03 2000-04-03 プリント基板

Country Status (1)

Country Link
JP (1) JP3799949B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030049919A (ko) * 2001-12-17 2003-06-25 엘지전자 주식회사 전자파발생 방지회로
JP2009085948A (ja) * 2007-09-27 2009-04-23 Yokowo Co Ltd 検査用ソケット
JP2011192715A (ja) * 2010-03-12 2011-09-29 Ricoh Co Ltd プリント配線基板
JP2020017157A (ja) * 2018-07-27 2020-01-30 日本電産サンキョー株式会社 非接触式通信モジュールおよびカードリーダ
JP7462719B2 (ja) 2021-11-08 2024-04-05 ノイトリーク・アクティエンゲゼルシャフト データケーブル用のプラグコネクタ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030049919A (ko) * 2001-12-17 2003-06-25 엘지전자 주식회사 전자파발생 방지회로
JP2009085948A (ja) * 2007-09-27 2009-04-23 Yokowo Co Ltd 検査用ソケット
TWI452307B (zh) * 2007-09-27 2014-09-11 Yokowo Seisakusho Kk 測試插座
JP2011192715A (ja) * 2010-03-12 2011-09-29 Ricoh Co Ltd プリント配線基板
JP2020017157A (ja) * 2018-07-27 2020-01-30 日本電産サンキョー株式会社 非接触式通信モジュールおよびカードリーダ
JP7122902B2 (ja) 2018-07-27 2022-08-22 日本電産サンキョー株式会社 非接触式通信モジュールおよびカードリーダ
JP7462719B2 (ja) 2021-11-08 2024-04-05 ノイトリーク・アクティエンゲゼルシャフト データケーブル用のプラグコネクタ

Also Published As

Publication number Publication date
JP3799949B2 (ja) 2006-07-19

Similar Documents

Publication Publication Date Title
US6229095B1 (en) Multilayer wiring board
EP2160931B1 (en) Printed circuit board
US8199522B2 (en) Printed circuit board
US5023753A (en) Printed circuit
US20090040741A1 (en) Method for transmitting moving image data and communication apparatus
US20080117609A1 (en) Multi-layer electronic part built-in board
US7271348B1 (en) Providing decoupling capacitors in a circuit board
US6515868B1 (en) Printed circuit board
US20120155043A1 (en) Printed circuit board
WO1994008445A1 (en) Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards
JP2006074014A (ja) 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法
JP2011151367A (ja) 回路基板積層モジュール及び電子機器
JP2006190873A (ja) プリント回路基板及びそれを備えた電子機器
JPH0745962A (ja) 多層プリント板の電波対策パターン
JP3799949B2 (ja) プリント基板
JP4671333B2 (ja) 多層プリント回路基板と電子機器
US8208271B2 (en) Printed board and image formation apparatus
JP2003283177A (ja) 電子装置の放射ノイズ低減装置
JPH05275862A (ja) 高周波回路用配線板
JP2003347692A (ja) プリント配線板、及び該プリント配線板で用いられる電磁波シールド方法
JP2002368355A (ja) プリント配線板
JPH1140947A (ja) 多層プリント配線板
JPH05235679A (ja) 回路基板
JP2010278072A (ja) 多層基板
JP2005294777A (ja) プリント基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060417

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees