JPS5883282A - 電子的アセンブリのテスト方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 この発明は電子的アセンブリの設計およびテスト方法に
関するものであり、特に、電子的アセンブリにおける使
用のための電子部品の設計方法、および、部品テスト技
術により、部品を用いて、このような部品をテストする
方法に関するものである。

先行技術の説明 電子機器をテストするための現在の方法には、組立てら
れた機器において用いられる各プリント回路ボードを個
別的にテストする諸種の方法が含まれている。

汎用目的での適用の意図されるボー゛ド・しＲルの自動
的テスト機器（ＡＴＥ　）は、回路内テスト（ＩＣＴ　
）または機能が−ド・テスト（ＦＢＴ　）の２個のアプ
ローチのいずれか（または、その組合せ）が用いられて
いる。双方の技術には、概念的な考えが遂行されること
を阻止する深く根ざされた問題がある。この記述で暗黙
の一致があると考えられているものとして、順次的なシ
フト経路は、ボード・レベルのテストの問題を相当程度
にまで減少させるために、いくつかの設計の中に含まれ
ている。しかしながら、この技術ではある不良のカテゴ
リをアドレスするという失敗をするし、また、まだ解決
されない新らしい問題を導き出すものである。ＩＣＴは
、テストのために単一で出力されたデバイスに対して直
接的に刺激を与えることにより、アセンブリの個別的な
部品を１個ずつテストしようとする試みである。カード
・工、・ゾ・コネクタの使用に代えて、回路内テストは
、通常、多重ピン（ベッド・オプ・ネイル）固着体内に
プリント回路デートを搭載することによって行われる。

真空励起によってデート上のテスト点（ノード）に接触
させることが通常行われる固着体のピンは、回路ボード
上の全てのノードを接触させるように構成されている。

別異のテスト固着体は、ピンがノードと整列されるよう
にテストされるべき各々の回路ボード・タイプのために
構成されている。

テスト機の制限では、通常、小型のアセンブリを除く全
ての接続を完了させるために、テストされているアセン
ブリのエッチに信頼するような指示がなされる。テスト
されているが−ドとベッド・オブ・ネイルの個別的なピ
ンの間の双方の接触、および、デート・エッチの完全さ
を検証する手段は存在するけれども、これらには減少さ
れたスループットおよび診断についての低度の正確さと
いう問題が結果的に生じる。

ディノタル・デバイスのためにテスト刺激を与えること
は、ユニットの機能操作の間に、目標とされるデバイス
（即ち、テストされるべき部品）をコントロールするア
センブリのデバイスの出力をオーバドライブすることが
必要とされる。これら別異のデバイスを反対の状態にさ
せることによって損傷させることの可能性は経験的には
殆ど実際的な意味がないことが示されているけれども、
この問題は存在し続けるものであり、集積回路の発展に
おけるある点において克服できないものとなりうる。多
くの場合において、テスタのオーパド２イゾ能力は論理
の先のレベルにおいて達成させる（即ち、回路の経路内
でより早く）ことを要求する、特定のデバイスを取扱う
ためには不充分である。このような固着は診断の正確さ
に干渉するものであり、典型的には、完全にまたは大巾
に集積化するためのテスタ・ソフトウェア（即ち、ＡＴ
Ｅテヌテスシーケンスの実行ヲコントロールするプログ
ラム）の範囲をこえている。Ｔ、１．社の゛ＡＳシリー
ズの如き進歩したショットキ・デバイスでは、テスタの
ハードウェアおよびソフトウェアについてより犬なる要
求がなされる。

デバイスの操作はしばしば所定の最少の上昇時間に依存
するものであることから、しかしながら、ドライバの電
流はスルー・レート（即ち、電圧変化のレート）の犠牲
において増大されることができない。より短かい時間で
より多くの電流を切換えることは増大したノイズを生じ
させて、テスタ設計の目標を更に複雑なものにする。目
標とされるデバイスに対する刺激の間接的な結果として
、オーバドライブされた回路が状態を変化させようとす
るときにス・やインを防止する不可能性は、しばしば、
別異のデバイスがこのようなフィードバックを防止する
ために予め条件づけられるべきことを必要とする。この
ガード作用（即ち、フィードバックを防止するため予め
条件づけすること）を達成させるだめのアルゴリズムは
デバイスを機能性をもって取扱わねばならないことから
、テスタのソフトウェアはデバイスの複雑性の変化と結
合されたレートで能力を増大させねばならない。

より小規模集積（８８２）回路または中規模集積（ＭＳ
２）回路デバイスが用いられるが、テスタのソフトウェ
アがこれらのフィードバック・ループを固定するのには
極めて複雑であるばかりではなく、シばしば、ガード作
用の刺激を注入する点を見出すことができない。

多種類の集積回路ロジ、り・ファミリにわたって必要と
される刺激を与えるためのドライバは、必然的に高価な
ものである。テスタ毎に１０００個をこえるドライバを
必要とすることが珍らしいことでないことから、個別的
なドライバのコストは重要な問題である。

Ｔ、ＣＴの刺激の問題は、それにも拘らず、正確なレベ
ルを生成させる目標とされたデバイスの不可能性は内部
的な欠点に起因されるということの保証がない。ワイア
ド・オア・マージナル・ショート、または別異のデバイ
スによる負荷作用は、更に、単に割引きされるべき分析
を要求する。これらの状況を取扱うために開発される技
術の問題は解決をこえるようにみえない一方、その治癒
策は必要からはるかに遠いものになっている。更に、ベ
ッド・オア・ネイルを含むグリント回路が−ドの側にお
いてのみアクセスされうるような接続を有するデバイス
の使用は、デュアル・イン・ライン・・ぞッケーノで（
ＤＩＰ　）にパッケージされたデバイスに適用されうる
ような解決を負課しようとする。

次に、回路内テスト操作は、単一のデバイスをＬ時にテ
ストするための可能性のある能力が中心的な問題に思わ
れるとき、完全には認伝されない多種類の問題を処理し
なければならない。ＩＣＴＯ問題は、以下のように要約
される。

（１）　　オーバドライブの要求。

（２）可能性のあるデバイスの損傷。

（３）　　ガードの必要性。

（４）ベッド・オア・ネイル式接触。

（５）工、チに対する信頼度。

（６）　　ノード間での診断。

（７）　　ドライバ・コスト。

機能的なデート・テストのアプローチは、方式の外囲で
ユニットが機能するのと相当に類似した態様で、通常は
が−ド・エツジの接続において、アセンブリの外部接続
での刺激を与え、反応をチェックしようというものであ
る。エラー検知のだめの外部的な接続および不良診断の
ための内部的な点の状態を予測するために、広汎なテス
タのソフトウェアが必要とされる。このソフトウェアを
除外して反応を知ることについての代替的なことは所定
のＦＢＴＯ力によって使用されているが、そのようにす
ることの不利益は、大力の場合に直ちに得られるコスト
の利益よりも重要なものである。

使用の観点から正確に設計されたアセンブリが与えられ
た刺激に対して常に同じ態様で応答するものであるとき
、このアプローチを用いることで評価されるべき問題は
、あるテストから別異のものへの、またはあるテスタか
ら別異のものへのタイミングのくり返し可能性を含むの
みである。しかしながら、全てのこのようなアセンブリ
は同じユーザには可視的な態様でユーザの刺激に応答す
るのみであることから、それは、一般的にはノ蔦−ドウ
ェアの設計者に依存されているものである。

これは、複雑なボードが、単なる機能性よりはくり返し
可能性のために設計されたＦＢＴテスタをもってテスト
されるべきであることを要求する。

必要なくり返し可能性の程度はテスタの鮮明度に依存し
ている。現在、テスタの販売業者の客を引き寄せる＋１
秒の能力を云うが、これらの数値はテスタのソフトウェ
アには完全には組込まれないハードウェアのコントロー
ルのみに適用されるものである。しかしながら、正確さ
のこの程度のものは、現在の・ぞターン蓄積の概念より
も複雑なあるものによって支承されねばならない。この
ような鮮明度なしでも、サンプル・ボードと刺激体で生
起された・ぞターンとの間で見出される差異は、特定の
点においてチェックされるべき応答を手動でマスクする
ことを必要とする。このようなマスク操作は明らかに診
断プロセスの程度を下げるものであり、問題は検知され
たが診断を回避する場合に数を加え、一方、絶縁部にお
けるくり返された長さの試みをしばしば含むものである
。損失を得るために反対されたり、小型の？−ドにも多
くのプローブを要求するような、不良部を正しく、効果
的に解決するためのＦＢＴプログラムの品質は、決定す
ることが困難である。プローブのアルコゝリズムは不良
シミュレーションにおけるオプションとして加えること
ができるもののようにみえたが、このような特徴は、実
際に存在したにしても、ＦＢＴの初めの販売業者の文書
では注意されていなかった。しかしながら、検知につい
ての充分な包括性をもつＦＢＴ　ｔｅターンを発生させ
るのには相当な月日を要すること、および、診断プログ
ラムを解決させるのは著しく時間がかかることを考えれ
ば、テスタの販売業者にとっては、テスタのプログラマ
に対してより多くのハードルを課することに必ずしも最
大の関心をもっていなかった。一方、しかしながら、よ
り高レベルの集積化は、テスト方式が失敗したときに余
り受入れられない多くの部分的な変化をもたらすもので
ある。

長いテスタ・グロダラム開発の時間は、自動的テスト・
ベクトル・ゼネレータによって短縮されるようになると
云うことはできないが、それは複雑なボードについては
特徴的に効果がないためである。簡単な論理の変化は、
この長い手動による開発段階の間でさえも、テスト・プ
ログラムについて殆ど激変的な結果を生じうるものであ
る。製品の安定度に対する信頼性としては、ＦＢＴは典
型的な製品のライフ・サイクルを通じて予測されうる不
良除去機構に依存することができないととを意味する。

現在、ユーザは不良（即ち、テスト・シーケンスを通し
である点を論理１またはＯ（留めるようにされる不良）
に１こだわった″ことによって計測された包括性の数値
によって満足されている。

正確な定義は、販売業者によって異なっている。

ダイナミックな不良のシミュレーションが望ましいもの
であることは勿論であるが、テスタのソフトウェアの問
題は恐らく克服することができない。

事実は、ある有力な販売業者は、４０００のベクトルで
動作された７０００デートと等価なデバイスの不良シミ
ュレーションのための時間は、ｃｐｕタイムで１６時間
を消費するものと見積りをした。

それらにはメモリ・テスト操作ストレス・ノ等ターン感
度チヱックが含まれ、また、論理はますます濃密なもの
になるが、こだわったことによる評価はますます意味の
ないものになる。

％にアナログ回路を取扱うときのテスタのソフトウェア
の不充分性をオフセットするために多くのハードウェア
的な付加がなされたが、しばしばその特徴を共に用いる
ことができないということが見出される。例えば、電流
追跡を含む不良診断であって、エラーがソース・ドライ
バにおける欠点のせいであるか、または、その負荷のひ
とつが、テスタが早いレートでｉ９ターンを加えている
ときに、使用のために役立つものでないものかを決定す
る。

ＦＢＴアプローチにおける未解決の問題領域は次のとう
りである。

（１）容易には達成されないくり返し可能性。

（２）長い開発時間。

（３）　　テスト可能性のための設計への過剰依存。

（４）不確定な診断品質。

（５）設計変更に対する感度。

（６）　　アナログ回路を取扱うときの不可能性。

（７）相互に排他的な特徴。

Ｄｏｕｇｌａａ　Ｗ＋　Ｒａｙｍｏｎｄによる”　Ｉｎ
　−ＣｉｒｃｕｉｔＴｅｓｔｉｎｇ　Ｃｏｍｅｓ　ｏｆ
　Ａｇｅ　’なる論理では、回路内テスト操作（ＩＣＴ
　）を機能？−ド・テスト操作（ＦＢＴ　）と比較して
おり、この論文は、１９８１年８月発行のＣｏｍｐｕｔ
ｅｒ　Ｄｅｓｉｇｎの第１１７−１２４頁に見出される
ものであり、これはここで参照に組込まれる。

上述されだＩＣＴおよびＦＢＴのアプローチに代わるも
のであって、ディジタルおよびアナログ回路に対して一
般的に適用されうるものとしてはζユニットの蓄積要素
を、簡単なアルゴリズムを用いて、各要素の状態を決定
する手段を供給するような状態で接続させるようにした
、注目されるべき技術が存在する。ディジタル回路にの
み適用されうろこの方法を用いて、テスト方式はそのよ
うに接続されて可視性をもつように考えられ、テスト上
の問題が非順次的な論理のみを取扱うものにまで可能的
に、効果的に減少されるような結果がもたらされる（可
視性が全ての蓄積要素に与えられた方式において）。恐
らく、このアプローチでの最も有意な実施は非機能テス
）　（ＮＦＴ　）およびレベル感知走査設計（ＬＳＳＤ
　）であり、こ＼で、蓄積要素（例えば、フリップ・フ
ロップ）は、一般的には、ユニ、トの機能性を決定する
組合せ式の接続に加えて順次的なシフト経路が接続され
るものである。この順次的なシフト経路は、テスト・モ
ードにおいて可能化される交番な経路によってテストの
目的のために用意され、また、１個の蓄積要素内の値は
テスト◆クロデク信号のコントロールの下に次の蓄積要
素に対してクロックされているものである。

順次的ストリングを実施することは、そうでなければ機
能的な目的のために利用することのできる多大のス被−
スを消費する（多分、論理の１１５）ものであるが、こ
のアプローチで関心をもたせる特徴は、ハードウェアの
設計者は種々のテスト可能性の問題を考えることなしに
処理をすることができるということである。このアプロ
ーチで別異の関心をもたせる特徴は、極めて程度の高い
こだわりの包括性を設定する分野において、方式検証の
手段を提供する可能性である。

多くの点において主要な前進のステップであるけれども
、蓄積要素の補助的な接続はテスト上の問題に対する長
期的な解決になっていない。静的な問題が検知される範
囲に拘らず、ダイナミックな検証および不良分離プログ
ラムの要素がなおも出されなければならない。実際、こ
だわりのある不良の基本的な分離技術は、設計上のフィ
ロソフィが１０年以上もの間広く知られているけれども
、いまだに開発段階にある。部品レベルに対するダイナ
ミ、りな不良を分離させることの必要性および可能性が
ある別異の手段によって仮定されれば、デート・レベル
のテストにおけるこのアプローチの有用性は著るしく減
じられる。同様な議論は、失敗デートまたはフィールド
内のサブアセンブリに対して適用される。

静的にさえも、この方法は、アドレス可能なメモリ要素
、非同期論理の分野、およびアナログ回路において実施
することは厄介なものである。後者では、電子工業の部
分を除いてこのテスト・アプローチが不充分に、明らか
に制限される。

恐らく、このアプローチを用いる最も有意の長期にわた
る不利益は、他のやり方では適当と考えられる設計の複
写防止ができないことである。即ち、通例のＩＣ内の論
理は組合せの問題に対するテスト可能性を減少させる、
同様な順次的シフト経路によって推論される。

順次的シフト経路のアプローチを用いることについての
問題は次のとうりである。

（１）　　アナログ回路への不適用性。

（２）非同期要素についての問題。

（３）　　アドレス可能メモリを取扱うときの問題。

（４）不充分な分離方法。

（５）　　ダイナミックなテスト操作に対して適用され
ない。

（６）設計の保護の維持が不可能。

（７）大きいリアル・ニステートの要求。

要約すると、全体としての電子工業の将来における必要
のために提供するように、現用されている主要なテスト
方法に依存するのは賢明なことではない。各方法は、別
異のテスト方法で遭遇した問題に対する解決としてその
存在を正当化させる一方で新らしい問題を生じさせる。

特別な方法のより正確な典型の開発への集中を許容する
よりも、これらのアプローチでは、夫々に、それらの特
性上の欠点を糊塗するだめの、有意な前進的な努力が単
に要求されるものである。

発明の目的 したがって、この発明の目的は、電子的アセンブリ上に
搭載された電子部品が、搭載されていない電子部品と殆
ど同様な正確さをもってテストされることのできる方法
および装置を提供することにある。

この発明の別異の目的は、電子的アセンブリに搭載され
た部品が搭載されていない部品よりも広汎にテストされ
うる方法であって、その範囲は、搭載されている部品は
、それらが使用され、負荷およびそれらが接続される別
異の部品の入力を実際に駆動するような、外囲環境に実
際にあるようにされている前記方法を提供することにあ
る。

この発明の更に別異の目的は、電子的アセンブリ内に搭
載された部品が、該部品がどのようにして接続されたか
の最少限の分析または電子的アセンブリ内のそれらの機
能についてテストすることのできる方法および装置を提
供することにある。

この発明のまだ別異の目的は、電子的アセンブリ内で既
知の良好な部品が疑わしい部品と置換されることができ
、疑わしい部品を除去する必要なしに電子的アセンブリ
がテストされ、使用することができる方法および装置を
提供することにある。

この発明のなおも別異の目的は、電子的アセンブリ上に
搭載された部品が、該電子的アセンブリとの最少数の接
触点をもってテストできる方法および装置を提供するこ
とにある。

この発明のなおも別異の目的は、電子的アセンブリの製
造サイクルのあとで部品をテストすることができる安価
かつ簡単な方法および装置を提供することにある。

この発明の々おも別異の目的は、デート・レベルのテス
トが、主に一連の部品レベルのテストを連結させること
によって開発することのできる方法および装置を提供す
ることにある。

この発明のまた別異の目的は、部品レベルのテストカサ
−ビス・エンジニアの分野で行うことができる方法およ
び装置を提供することにある。

この発明は特許請求の範囲において特別に示されている
。この発明に関する上述のおよび別異の目的と利点とに
ついての理解は、図面と関連された以下の説明を参照す
ることによって得ることができる。

発明の要約 前記の目的は、テストの間に透明状態にさせる利用可能
な技術的方法を用いて、電子的な部品レベルの設計を通
して、プリント回路（ｐｃ）ボード・レベルのテスト可
能性を達成させるだめの方法によってえられるものであ
シ、テストされるべき目標の部品を除き、全ての部品を
、ノイズを生起する内部的な活動性が禁止されていると
きには無活動状態を呈し、それらの全ての出力において
は、ノイズを生起する内部的な活動性が禁止されている
ときには高インピーダスの呈するようにさせることによ
シ、部品対部品を基本として正確な検証および診断が許
容される。別異の方法よりも多くの電子製品に対して適
用することができ、まだ、機能的な設計を認識される程
度に拘束することなしに、このアプローチでは、別異の
技術がそれらの目的を達成することを妨げるという障害
を、本質的にさけることができる。この方法はアナログ
またはディジタル電子部品または回路に適用することが
でき、また、部品レベルおよびデート・レベルのテスト
の開発努力を大巾に組合せることのできる結果がもたら
され、デート組立てに先立つ消耗部品のだめのテスト操
作の必要性が減少し、多くの製品タイプのものに対して
単一のテスタ構成の適用が可能にされ、疑わしい部品を
無活動状態にさせ、一方、検証された部品を疑わしい部
品と並列に電気的接触させて、機能状態にさせることに
よって、疑わしい部品を除去することなく、検証された
部品を疑わしいものと代替させることが可能であシ、ま
た、？−ドの機能性の影響をまだ受けていない別異に操
作させる部品を検知することが可能である。

この発明の方法が遂行される態様、この発明の装置が構
成される態様およびその操作モードは、いくつかの図面
においては同様な参照記号が同様な要素を同定する添付
図面と共に以下の詳細な説□ 明を参照することによって最も良く理解することができ
る。

好適実施例の説明 あるアセンブリが部品テストについての所定の性を利用
して設計されるとき、該アセンブリが全体として機能す
ることの失敗が、該部分がテストされたあとで生起する
プロセス・エラーまたは部品の失敗以外のいずれかに起
因されうるものであると信する理由はない。普遍性のな
いシリンド回路板が部品として考えられるこの議論にあ
っては、機能的なアセンブリにおける失敗は、次の４個
の失敗のカテゴリの１個に寄与されるものと認められる
。

（１）設計。

（２）部品−不充分なテスト。

（３）部品−過去のテストの失敗。

（４）　　導入されたアセンブリ・ゾロセス。

粗雑な設計に起因する失敗−ここでは、回路の操作は仕
様をこえた部品の機能に依存する−は、量産品のテスト
可能性の計画において考察を必要とされる論点ではない
。これらの失敗は検知され、手直しされる必要はなく、
それらは方式の検証方法により、また方式の使用期間中
に、元来は露見されるものであり、殆ど常に選択された
テスト方法の範囲をこえているものであると云うこと３
はできない。ＦＢＴはこれらの失敗のいくつかを検知す
ることはできるが、極めて大量のものについて検知し、
手直しをすることは、製品のテスト作業とは独立した活
動を続行することにある。

不充分な部品テストに起因する失敗は、設計上の問題と
検知するために用いると同様なやシ方で検知される。こ
の場合における手直しは、明ら力島に、それが見逃がし
た特定の失敗モードを検知するように部品テストを更新
することである。部品のテスト作業のために利用されう
る複雑な技法は、♂−ド・エンジニアがあるデ／々イス
について予期している機能性および、４１ラメータが全
てにおいて、しかしながら少数の場合において、テスト
されている部品において存在することを確実ならしめる
ことにある。しかしながら、部品テストの全体的な広汎
性は、部品が全体的なが−ド上で先に見出された機能性
の程度に向うにつれて、低下してくる。部品のテスト可
能性は、既に、ある種の大規模集積回路（ＬＳＩ　）お
よび超大規模集積回路（ＶＬＳＩ　）についての論点と
されている。新らしいデート・テストのやシ方ではこれ
らの問題は解決されないけれども、デート・デザイナと
部品テスト・エンジニアとの間のより良きコミュニケー
ションは、そのようになるための長い道のシとなるであ
ろう。究極的には、テスト不能な部品の使用を拒否する
ことが真の解決というものであシ、解決がよシ実用的な
ものになると通例のデ／？イスは広汎に使用されるよう
になる。

これで、量産品のテスト可能性についての案のための要
求を規定するとに考えられるべき２個の失敗のカテゴリ
のみが残されることとなる。それらは、部品テスタによ
って検知されることのできを部品の失敗と、プロセス上
の欠点とである。

ボード上に搭載されたデバイス上で部品毎のテストを導
入しようとするときに、克服されるべき主要な障害は、
デート上に搭載された別異の電子的デバイスに対する影
響である。この影響は、全ての部品（または、少なくと
も能動的なもの）について、それらが−団として無活動
または透明な状態を呈するように設計し、それでも、各
々がテストのために選択されたときにはその機能的な状
態に戻ることを許容することによって、実用上の目的の
ためＫは除外されうるものである。そして、特定の部品
に組込まれたテスト可能性は、それ自体のテストを可能
化させるために用いられるものではなく、別異の部品の
無活動への交互作用において用いられるものである。こ
れで特定のデバイスのテストが許容され、そして、ある
時点で無活動の部品からの干渉を受けることなしに導入
されるべきテストのために目標が設定される。

その透明な状態において交互的な無活動となるように設
計された部品は、どのような手段でもその無活動／機能
モードの操作をコントロールするようにされるものとは
別異の、２個の基本的な品質をもたねばならない。その
第１は、全ての（目標とされるものを除く）部品の全て
の出力は、３状態（トリ・ステイト）デバイスのオフ（
不可能化）状態の如き高インピーダンス状態を呈さなけ
れば々らないことである。第２には、部品は、自由に、
または入力によって刺激されたときのいずれにしても、
感知されうるノイズを発生させては々ら々いことである
。このことは、内部的な回路の活動性を防止または制限
するために適当な入力においてコントロール・ラインを
付加すること、および、オシレータ等の如き、いかなる
自走式回路でもターン・オフすることによって達成され
る。

参照されるノイズには、ノクワー・ブスに導入されうる
ものが含まれている。このノイズ・フリーな品質では、
修正されない部品からのノイズの名目的な大きさが選択
された正確さに対するテストに干渉しないと考えられる
ときには、付加的な回路は必要とされない。例えば、出
力を高インピーダンス状態に配することは多くの場合に
おいて充分であるものと評価され、ノイズ減少のために
内部的な部品の活動性をコントロールすることは、極め
て正確な計測が要求される極く少数の場合にのみ要求さ
れるものである。

高インピーダンの出力のための要求、で、その時点では
テストされていない部品の出力から発する信号を打消す
ためにテストを受けている部品（、即ち、目標とされた
デバイス）の入力信号をオーバドライブさせる必要性が
除去される。これにより、目標とされた部品の入力信号
がテスタによって正確に設定されることが許容される。

この高インピーダンスの出力の要求で、これに加えて、
別異の部品の出力が目標とされた部品の出力と干渉する
ことを、このよう、な出力がワイア、ド・オア（ブスに
よる）配列に接続されているとき、防止するようにされ
る。オーバドライブを除外する要求では、パラメータ計
測（出力電圧と電流、入力電圧と電流、タイミング関係
の如き）の正確さを最適化させるためにＡＴＥドライバ
／センサが設計されるべきことが許容され、また、無活
動ではない信号をオーバドライブすることのできる回路
内のＡＴＥド・ライパ／センサを設計しているとき、そ
うでなければ必要とされるトレードオフが最小にされる
。

オーバドライブを除外する要求では、また、回路内のテ
スタによるオーバドライブあるときには実用的ではない
、正確な時点における目標とされた部品の入力刺激をテ
スタが設定することを許容される。機能デートのテスト
においては、目標とされた部品がが−ド端部のコネクタ
から所定の距離をもって別異の部品の間に埋設されてい
るとき、加工品内での入力刺激が通ら々ければならない
別異の部品のタイミング変動のために、正確なタイミン
グをもって入力刺激を与えることは、実用的でない、あ
るいは不可能である、ということはないにしても、困難
なことである。

高インピーダンスの状態は、機能（例えば、２進真理値
表）テストの間に目標とされ九部品に刺激を与えるため
に用いられるＡＴＥテスタ・ドライバの名目的なインピ
ーダンスに比較して高いものである。あるノＪ？ラメリ
ック・テストの場合には、出力の高インピーダンスは、
それらの部品の負荷効果について、ドライブ部品の出力
の負荷効果を考えることなしに計測することを許容する
ように機能的に接続されている、目標とされた部品と別
異の部品との組合わされたインピーダンスに比較して高
くなければならない。

ＲＱＤ設計法の適用は、いくつかの例を参照することに
よって最も良く理解されることができる。

高インピーダンス状態を呈するため全ての部品の出力に
必要とされる第１の品質のものは、ここで、第１図に関
して検討される。第１図には、部品１０２−１０５がそ
の上に搭載されたプリント回路デート１０１が例示され
ている。部品１０２−１０５は、例えば、トランジスタ
ートランジスタ・ロジック（ＴＴＬ　）式の集積回路で
あって、６本ピンノテュアルーインーライン・パッケー
ジ（ＤＩＰ）にパッケージされておシ、該ノクツヶージ
の各々には、２本の入力ピン（ビン１および２）、１本
の出力ピン（ビン５）、接地ピン（ビン４）、電圧供給
ピン（ビン６）、および、無活動コントロール・ピン（
ピン４）が設けられている。第１図においては、ビンは
部品１０２上で記号が付されているのみであるが、部品
１０３−１０５上のビンは部品１０２上の対応す、るビ
ンと同一のビン・ナンバによって参照されるものである
。

部品１０２−１０５は、高レベルの信号（ＴＴＬにおけ
る２進１は、およそ２．０−５．　ＯＶであると考えら
れる）が無活動コントロール・ビン４に印加されたとき
、該部品はその正常なモードで操作され、その出力段は
正常に操作されて、そのＡおよびＢ入力（ビン１および
２）と別異の内部ロジックとの関数として、ビン５上に
高レベル（２進１）または低レベル（レベル０）を生成
スるようにされる。しかしながら、低レベルの信号（Ｔ
ＴＬにおける２進Ｏは、およそ０．０−〇、　Ｓ　Ｖで
あると考えられる）が無活動コントロール・ビン４に印
加されたときは、部品１０２−１０５の出力段は不可能
化されて、それらの出力ビン５は完全に絶縁される。即
ち、出力端子を見返シしたインピーダンスは極めて高い
ものであるが、リークおよびストレイ容量のためにのみ
無限とはならない。このタイプの出力段にやいては、そ
の利用可能な状態が２進０．２進１、および、名目的に
は絶縁または高インピーダンス状態にある第３の状態で
あることから、しばしば、３状態またはトリ・ステイト
出力として説明される。

この例においては、部品１０２および１０３のＡおよび
Ｂ入力は、夫々に、ライン１０２Ａ＃１０２Ｂ、１０３
Ａおよび１０３Ｂ上で、デート端部コネクタから直接に
到来する。部品１０４および１０５のＡ入力はライン１
０２Ｙ上で部品１０２の出力から直接的に到来し、また
、部品１０４および１−０５のＢ入力はライン１０３Ｙ
上で部品１０３の出力から直接的に到来する。部品１０
４および１０５の出力は、ライン１０４Ｙおよび１０５
Ｙ上で、デート端部コネクタに出される。各部品１０２
−１０５の無活動コントロール・ビンは、夫々に、抵抗
１０２Ｒ−１０５Ｒの一端に接続され、それらの抵抗の
他端は共通の無活動コントロール・ライン１０１Ｑに接
続されている。各部品１０２−１０５は、端部コネクタ
に出されるライン１０１Ｇによって接地に接続されてい
る。＋５ｖの供給電圧が、ライン１０１ｖ上で各部品１
０２−１０’５に対して与えられる。

ビード１０１上に搭載されたいずれの部品でもテストす
るために、全ての別異の部品は無活動にされ、また、テ
ストされている部品は機能状態に留まることが許容され
る。少なくとも、これらの無活動の要求では全ての無活
動部品の出力は高インピーダンス状態にされることが必
要とされるものであり、これによシ、テストされている
部品に対して接続される無活動部品の出力は、テストさ
れている部品の入カオたは出力を特定の状態にさせるこ
とを積極的には試行しないようにされる。

これによって、テストされる部品は、ボード上に搭載さ
れた別異の部品からの出力信号に打克つために、テスト
される部品の入力をオーバドライブすることをＡＴＥに
要求することなく、比較的に絶縁され−た状態でテスト
されることが許容される。

これは、また、テストされる部品の出力が、それらの接
続されうる別異の部品（例えば、ブス回路における如く
）の出力によって干渉されることを防止するものである
。例えば、第１図のが−ド１０１上の部品１０５をテス
トするためには、＋５ｖの供給電圧がライン１０１ｖに
印加され、うイシ１０１Ｇは接地され、そして、部品１
０２および１０４は、正常の操作では＋５■の供給電圧
に接続されている接地ライン１０１Ｑによって無活動に
される。ライン１０１Ｑの接地は、また、部品】０５を
も無活動にするけれども、これは部品１０５のピン４に
対して直接的に＋５ｖの供給電圧を印加することによっ
て無効化され、かくして部品１０５を活動的にさせ、一
方、部品１０２−１０４は無活動に留まる（第３図に関
して、以下に認められるように）。

この例から、全ての別異の機能部品の出力において高イ
ンピーダンス状態を設定することにより、個別的な部品
のテストは、テストされている部品の入力に対して刺激
を与えるときにオーバドライブをさせることなしく進行
されうるものであることが認められる。この例において
は、部品１０５は、それ以外のときには夫々にライン１
０２Ｙおよび１０３Ｙ上で部品１０２および１０３の出
力から到来する信号にオーバドライブをさせることなく
、入力ＡおよびＢにおいて刺激を加えることにより、絶
縁状態の中で作用される。かくして、全ての別異の機能
部品を無活動にすることにより、テストされるべき部品
（即ち、目標とされた部品）が基本的な機能テストを展
開するときにデート上の別異の部品に対してどのように
接続されるものであるかということに関しては、いかな
る分析もなされるべきではない。これは、デート・レベ
ル・テストの展開は主に一連の部品レベル・テストを連
結することによってなされることを許容する。

正常な部品と、交互的な無活動設計法を用いてテストを
するために設計された部品との間の差異は、第２図およ
び第３図を参照することが最も良く理解することができ
る。第２図には、１４ビンのＤＩＰに・ぐツケージされ
た正常な部品例が示されている。第３図には、第２図に
おける論理回路が出力を高インピーダンス状態にさせる
ことのできる最少限の要求に合致するように修正された
あとで、第２図における回路と論理機能的に等価なもの
が例示されている。

第２図における回路は、例えば、ピン１−１４を有する
１４♂ンのＤＩＰ　２００にｔ４ツケージされた先行技
術のＴＴＬ集積回路である。Ａ、ＢおよびＣ信号は夫々
にピン３，４および５からの入力であり、これらは夫々
にライン２０１，２０２および２０３に接続されている
。Ｙ出力信号はライン２０４からピン６に現われる。Ｔ
ＴＬのための＋５■の供給電圧はピン１４を介して印加
される。ピン１４に対する内部的な接続は、第２図の論
理図においては示されていない。ピン７は接地に接続さ
れている。ぎン７の内部的な接続は、第２図の論理図に
おいては示されていない。ピン１，２および８−１３は
使用されておらず、また内部的な接続がされていない。

第２図の回路例において、ＯＲゲート２０５はライン２
０１および２０２上でＡおよびＢ入力を受入れる。ＯＲ
ゲート２０５の出力は、ＡＮＤゲート２０６の１人力に
与えられる。ＡＮＤｒ−ト２０６に対する第２人力は、
ライン２０３からのＣ入力である。ＡＮＤゲート２０６
の出力は、ＮＡＮＤゲート２０７に対する１人力である
。ＮＡＮＤゲート２０７に対する第２人力は、ライン２
０８上でイン・々−タ２１１の出力から到来する。イン
・々−タ２０９゜２１０および２１１は自走式のオシレ
ータとして作動するようにループ状の配列にされ、その
出力はライン２０８上に現われる。ＮＡＮＤダート２０
７からの出力Ｙはライン２０４上に現われる。第２図に
おける回路の有用性および操作は、第３図および第４図
で以下に示される目的の例示のために修正されている限
シでのみ重要なものである。

第３図には、第２図の回路において、ピン１における無
活動コントロール入力（ＱＣ）のコントロールの下に、
その出力（ピン６におけるＹ出力）の各々において高イ
ンピーダンス状態が設定されうるものが例示されている
。第３図におけるＤＩＰ３０００大部分の部品は第２図
におけるＤＩＰ　２００内のそれらと同様なものであっ
て、同様な態で操作され、同様な論理機能が遂行される
ものである。

その修正は、ライン３１２を介してインノ々−タ３１３
に接続されているピン１において無活動コントロール入
力（ＱＣ）を加えることから成っていふ。インバータ３
１３の出力はライン３１４を介してコントローラプルＮ
ＡＮＤゲート３０７に接続されている。コントローラプ
ルＮＡＮＤゲート３０７は、第２図のＮＡＮＤゲート２
０７が代替されたものである。ｒ−１−３０７の出力段
は、高レベル信号（２進１）がライン３１４上に現われ
たとき、高インピーダンス状態がＮＡＮＤゲート３０７
の出力において（即ち、ピン６において）設定されるよ
うにコントロール可能なものである。その出力において
コントロール可能な高インピーダンス状態を生成させる
ためにＴＴＬ回路内でなされるべく要求される変化は、
当該技術分野においては良く知られており、この発明の
目的のために説明することは必要ではない。このような
コントロール可能な出力段を記述している参照は次の文
献で見出されるｏ　Ｄｉｇｉｔａｌ　Ｉｎｔｅｇｒａｔ
ｅｄ　Ｅｌｅｃｔｒｏｎｉｃｓ、ＨｅｒｂｅｒｔＴａｕ
ｂおよびＤｏｎａｌｄ　Ｓｃｈｉｌｌｉｎｇ著、　Ｍｃ
Ｇｒａｗ−ＨｉｌｌＢｏｏｋ　Ｃｏｍｐａｎｙ発行２版
権１９７７゜これは、ここで参照としてとり入れられる
。

操作のその正常なモードの間、高レベルの信号がピン１
に印加され、これは次いでインバータ３１３によって反
転されて低レベル（２進０）の信号がライン３１４上に
現われるようにされる。

これは、次Ｋ、ＮＡＮＤｆ　−）　３０７がＡＮＤ　ｒ
−ト２０６およびインバータ２１１からのその２個の入
力の関数としてその出力に現われる低または高レベルの
信号をもって正常に機能することを許容する。

ピン１における、この高レベルの信号は、正常なボード
操作の間、ブルーアップ抵抗（第３図では示されていな
い）の一端をピン１に、またその他端を、＋５ｖに接続
されている共通点に接続することによシ、ピン１におい
て設定される。＆　−ド上に搭載されている、このブル
ーアップ抵抗はＤＩＰ　３００に特有のものであシ、別
異の部品についてもそれらの個別的なブルーアップ抵抗
カ？−ド上に搭載されている。

ＤＩＰ　３００が搭載されているデートがテストされる
べきであって、ＤＩＰ　３００がテストされていないと
き（即ち、別異の部品が個別的にテストされているとき
）、ＤＩＰ３００はピン１における低レベルの信号を印
加することによって無活動にされ、これはライン３１４
上でインバータ３１３の出力において高レベルの信号に
し、次いで、ＮＡＮＤケ°−ト３０７の出力を高インピ
ーダンス状態にする。ピン１におけるこの低レベルの信
号は、外部的なブルーアップ抵抗の共通端部（即ち、ピ
ン１に接続されていない端部）を接地に接続することに
よって設定される。

ＤＩＰ　３００それ自体がテストされるべきであるとき
は、全ての別異の機能的部品は無活動にされ、そして、
ＤＩＰ　３００はピン１に＋５ｖを印加することによっ
て活動的にされ、これでＮＡＮＤゲート３０７は正常に
機能することが許容される。そして、その出力は、ピン
３．４および５における入力Ａ、ＢおよびＣ１および、
ライン２０８上の自走式オシレータ２０９−２１１の出
力の関数として規定されることになる。

自由に、または、入力によって刺激されたときのいずれ
でも感知されうるノイズを発生させないことを全ての部
品に要求する第２の品質は、第４図に関して以下に検討
される。第４図には、第３図で修正されたような第２図
の回路が更に修正されたものが例示されておシ、ノイズ
を発生させうる全ての刺激された入力および自走式の内
部的な活動性はピン１および２における２個の無活動コ
ントロール入力（ＱｌおよびＱ２）のコントロールの下
に禁止されうるようにされている。第４図におけるＤＩ
Ｐ　４００のいくつかの部品および第２゜第３図におけ
るもの同様なものは、同じ態様で操作されて、同じ論理
機能が遂行される。第３図に関する第４図の修正には、
部品の外側から直接的に入力を受入れる全ての論理ダー
トに対して無活動にコントロールされた入力信号を加え
ること、および、内部的な自走式の活動性を禁止するた
めの別異の必要な変化が含まれている。これらの修正は
、全ての無活動な部品の内部的な活動性を禁止して、目
標とされた部品の特性の計測に影響する電力の供給に対
して発生されたノイズを含んでいる、ノイズ発生の防止
をさせるためになされるものである。また、無活動部品
の内部的な活動性を禁止することは、配線およびテスタ
回路に対して放出されるノイズ量を減少させ、これによ
シ、目標とされた部品の特性についてのよシ正確な計測
が許容されることとなる。

内部的な活動性を禁止することは、それが受入れる各デ
ートに対する無活動コントロール信号および部品の外部
からの入力信号を加えることによってなされ、ケ゛−ト
の出力は外部の入力信号に依存する安定状態にされるよ
うになるものである。

例えば、外部入力信号を受入れるぷダートは無活動コン
トロール・２進Ｏを受入れるように修正されて、部品が
無活動状態にされているときは、外部入力の、状態に拘
らず、駒ゲートの出力は安定な２進Ｏになるようにされ
ている。同様にして、ＯＲダートは無活動コントロール
された２進１を受入れるようにされて、別異の入力信号
に拘らず、該ＯＲダートの出力が２４進１になるように
される。

インバータは修正されて、ＮＡＮＤゲートは無活動コン
トロールされた２進００Å力で該ＮＡＮＤダートの出力
が安定な２進１に々るようにされる。ＮＡＮＤゲートは
修正されて、無活動コントロールされた２進Ｏの入力で
該ＮＡＮＤゲートの出力が、別異の入力信号に拘らず、
２進１になるようにされる。

ＮＯＲゲートは修正されて、無活動コントロールされた
２進１０入力で該Ｎ０ｆｌ’−トの出力が安定な２進Ｏ
であるようにされる。外部入力信号を有する単一の入カ
パッファは修正されて、無活動コントロールされた入力
信号を有するＡＮＤ　ｆｆ　−トであって、該ＡＮＤダ
ートの出力信号は安定な２進０であるものにされる。排
他的ＯＲダートは直接的にその出力を安定状態のものに
させるための修正をすることはできず、それに代えて、
該回路は１論理レベルを入力に向けて戻すように修正さ
れ、次いで、ＡＮＤ、ＯＲ，ＮＡＮＤまたはＮＯＲゲー
トが外部入力信号の経路内に配せられて、排他的ＯＲダ
ートに対する入力がコントロールされうるようにする。

無活動コントロールされたデートは排他的ＯＲケ゛−ト
の入力側に配されて、部品が無活動モードにあるときに
は、排他的ＯＲダートの出力は安定状態になるようにさ
れることができる。排他的ＯＲ’ｒ”−トの外側上の無
活動にコントロールされたデートの配設を代替すること
は余シ望ましいものでないが、その理由は外部入力信号
の状態に依存して切換えが排他的Ｏｆｌ’　−ト内で生
起することが許容され、また、この切換えでテストの計
測に干渉するノイズが発生されうるからである。

上述されたところから認められるように、諸種のｒ−ト
の出力を無活動モードにおける安定状態にさせるための
修正は、グー）出力を特定の２進状態（即ち、外部入力
を有する全てのデートの出力は全て２進１、または、全
て２進０にされる必要はない）にするように常に試行す
ることに依存するものではなく、安定な状態にのみ依存
するものである・したがって、主要な考えは、ある部品
が、それが安定的に引出す限シは、１ｍＡまたは１５Ａ
を引出すかどうかということでなく、その出力が無活動
な部品内のダートに対する入力である。目標とされた部
品を刺激することが、目標とされた部品の計測における
ノイズの原因にな、る、無活動な部品のノ臂ワー引出し
を実質的に変化させるものではないことである。

第３図の回路について上述の規約を適用することは、第
４図の回路を結果としてもたらす。第４図において、ラ
イン２０１および２０２から外部への入力を有するＯＲ
ゲート４０５は、ＤＩＰ　４００が無活動モードにある
ときに２進１であるライン４１７からの第３の入力を有
している。これは、無活動モードにおいて、第２図およ
び第３図のＯＲゲート２０５が置換されたＯＲゲート４
０５の出力は、ピン３および４からの入力の状態に拘ら
ず、２進ｌであるようにされる。ライン２０３からの外
部入力を有するＡＮＤゲート４０６は、ＤＩＰ　４００
が無活動モードにあるときに２進Ｏであるようなライン
３１４からの付加的な入力を有している。

このことは、無活動モードにおいて、第２図および第３
図のＡＮＤダート２０６が置換されたものであるＡＮＤ
ダート４０６の出力は、ライン２０３上のピン５からの
外部よシの入力の状態に拘らず、２進０であることを確
実にするものである。これらの修正は、外部からの入力
の効果が回路内でできるだけ早く禁止されることを確実
なものにする。

外部からの信号に起因して禁止される（即ち、無活動モ
ードにあるときにコントロールされる）活動性に加えて
、該回路は、また、ノイズの原因となる自走式の活動性
をも禁止しなければならない。第２図および第３図の回
路において、インバータ２０９−２１１によって形成さ
れた自走式のオシレータは、したがって、第４図の回路
においては禁止可能（即ち、コントロール可能）なもの
でなければならない。第４図において、ライン３１４か
らの入力を有し、無活動モードにおいては２進０である
ＮＡＮＤゲート４０９は、第２図および第３図のインバ
ータ２０９の置換されたものである。これは、ＮＡＮＤ
ｆ−）４０９の出力を、無活動モードにおいて安定な２
進１にさせるものであり、これはＮＡＮＤゲート４０９
およびインバータ２１０および２１１の切換えを禁止し
、かくして、発振を防止するようにされる。

第４図において、無活動モーＰ選択のコントロールは、
第３図において形成されたものとは相異している。第３
図において、１個のピン（ピン１）は単一の無活動コン
トロール信号を受入れるようにされ、そして、当該ピン
はぎ−ド上に搭載された外部抵抗に接続され、無活動は
上述されたようにして選択された。第４図においては、
２個のピン（ピン１および２）が、夫々に、ライン４１
４および４１５上で２個の無活動コントロール信号を受
入れるために用いられ、それらはライン４１７上での排
他的ＯＲダート４１６の出力をコントロールするように
される。ＤＩＰ　４００の無活動モードは、１個の無活
動コントロール・ピンに対する２進１状態を有する信号
、および、別異の無活動コントローン・ピンに対する反
対の２進状態を有する信号を印加することによって選択
される。排他的０Ｒｒ−）４１６に対する入力信号が反
対の２進状態にある限シ、ライン４１７上のその出力は
２進１であり、また、インバータ３１３の出力は２進Ｏ
である。？−ト４１６および３１３のこれらの出力は、
無活動モードが選択されているときには、部品の活動性
を禁止するために使用され、また、ライン３１４上の３
１３の２進Ｏの出力もＮＡＮＤゲート３０７の出力を不
可能化するために用いられて、第３図について上述され
たように、それを高インピーダンス状態にさせる。

ＤＩＰ　４００を用いるひとつの方法は、Ｑ１ピン（ピ
ン１）をデート上に搭載されている共通のブルーアップ
抵抗（第４図では示されない）の一端に接続させること
である。全ての別異の部品は、それらのピン１（または
等価のもの）を同じ点に接続させている。共通のブルー
アップ抵抗の別異の端部は＋５ｖの電源に接続されてお
シ、かくして、正常モードの操作の間に、部品４００の
ピンｌにおいて、また、デート上に搭載されている別異
の部品のその対応する入力において２進１を表わすよう
にされている。第２の無活動コントロール・ピンである
ピンＱ２（ピン２）は、デート上のいずれの点にも接続
されておらず、正常モードの操作の間には、該部品内の
＋５ｖの電源接続に対して接続されて゛いる内部的なブ
ルーアップ抵抗４１８の結果として、２進１がライン４
１５上に存在するようにされている。かくして、正常モ
ードの操作の間、２進１は排他的０Ｒｒ−）４１６の双
方の入力（ライン４１５および４１６）に存在し、また
、ＤＩＰ４００は正常な操作が許容される。テスト操作
の間、全ての部品は、接地に対するピン１に接続された
共通抵抗の端部に接続することによって無活動状態にさ
れ、これはライン４１４上に２進０を現わすようにされ
、一方、２進１はライン４１５上に留まるようにされる
。これは、排他的Ｏｉｌ”−ト４１６の入力が反対の２
進状態にあるようにされ、また、デート上の全ての部品
のために無活動モードの操作が選択される。

このピン１の接地は、全ての部品を無活動状態にさせる
テスタによってなされることができる。テスタは、次い
で、その特性が計測されるべき特定の目標とされる部品
のＱ２ピン（ピン２）をも接地して、ライン４１５上に
２進Ｏが現われ、排他的ＯＲゲート４１６の双方の入力
が同じ２進状態である結果を生じるようにされる。これ
は、目標の部品が正常に機能することを許容して、それ
がテスタによって刺激されてその特性が計測され、一方
、別異の部品は無活動状態に留まるようにされる。

無活動モードの間に部品の内部的な活動性を禁止するこ
との必要性は、このような活動性を生起させるノイズ量
と、遂行されるべきテスト計測の正確さとに依存するも
のである。第４図には、全ての内部的な活動性を禁止す
る１極端側が示されており、第３図には、全ての内部的
な活動性を許容する別異の極端例が示されている。しか
しながら、双方の場合において、第２図の回路は修正さ
れて、無活動コントロールモードの１人力または複数入
力のコントロールの下に、高インピーダンス状態が部品
の各出力において達成されることができるようにされて
いる。全ての内部的な活動性の許容または禁止、若しく
は、あるものは許容して別異のものは禁止するようにす
ることの選択は、生起されるノイズ、計測に使用される
テス・り、および、必要とされる計測の正確さに依存し
ている。

内部的な活動性のコントロールおよび出力における高イ
ンピーダンスの達成を許容するだめに部品内でどのよう
な変化が生じても、伝播時間が重要なものであるときは
、部品を通る信号の伝播時間のいかなる増大でも最小に
するための考察がなされなければならない。これは、特
に、ＲＱＤ部品が信号伝播時間のおくれに敏感な実際の
電子的アセンブリの設計において代替されるべきである
ときの場合のことである。

第４図には、部品の外部から生じる入力を有する各々の
ｙ−トに対して余分の入力線を基本的に加えることによ
り内部的な活動性を禁止することが例示されている。部
品の分析では、論理ブロック図レベルにおいて、よシ中
心的な点が明らかにされるが、これは内部的表活動性の
無活動コントロールを許容する多重入力を禁止すること
ができるものである。これに加えて、または代替的に、
より詳細な概略レベルにおける分析で、内部的な活動性
のコントロールを許容し、出力における高インピーダン
ス状態を生じさせる、よシ細かい変化まだは付加が明ら
かにされる。

無活動コントロール回路であって、出力において高イン
ピーダンス状態を生じさせることに関連され、また、内
部的な部品の活動性を禁止することに関連されているも
のは、部品の機能入力および出力に関連された正常な論
理レベルについて、タイミングおよび負荷作用の要求に
合致させる必要はないものであり、その理由は、無活動
コントロール入力は機能入力および出力について要求さ
れるダイナミック・レートで変化させる必要がないから
である。これに加えて、無活動コントロール回路の負荷
は、それらが部品内のコントロール回路のみと関連され
ているときに、何回かかけて決定される。

このテスト可能性の特徴を有する部品を組込まれたボー
ドをテストするときに最適の正確さを得るためには、テ
スタのドライバ／センサと、テストを受ける部品との間
の実際の経路を最短にすることが必要とされる。したが
って、部品を接触させるためにベッド・オブ・ネイル型
固着体を用いるＡＴＥテスタは不適当なものである。テ
スト・ヘッドの周囲でが−ドを動かすこと（または、そ
の反対）は実施することが困難ではないけれども、デー
トそれ自体は先の規定による部品と考えられるものであ
シ、シたがって、そのエッチ（ｅｔｃｈ　）はチェック
されるべきである。

あるエッチ経路上の１個またはそれより多くの点が接地
の如き共通点に対して特定の抵抗値を有しているときは
、当該エッチ経路上のいずれが１個の点から該共通点へ
の単一の計測は、その完全性およびその絶縁性の双方に
関する経路の完全さを検証するものである（即ち、経路
上の単一の欠点のみを呈示する）。このタイプの技術は
パロース社によって、オーバドライブを用いる別異のテ
スト可能性の考案において使用されたものであるが、当
該方法における全てのエッチ経路のための標準的な抵抗
は必要とされない（Ｃ＊Ｃａ　ＰｅｒｋｉｎｓｐＳｓ　
Ｓａｎｇａｎｉ、　Ｈａ　５ｔｏｐｐｅｒｓ　ｗ＠　Ｖ
ａｌｉｔｓｋｉ、＠Ｄｅｓｉｇｎｆｏｒ　Ｉｎ−５ｉｔ
ｕ　Ｃｈｉｐ　Ｔｅｓｔｉｎｇ　ｗｉｔｈ　ａ　Ｃｏｍ
ｐａｃｔＴｅｓｔｅｒ　−−、１９８０Ｔｅ５ｔ　Ｃｏ
ｎｆｅｒｅｎｃｅ、　Ｎｏｖｓ１９８０、Ｐｌ）−２９
−４１）。抵抗要素は機能回路に加えて集積回路内に含
ませるか、また、実際にあるターミネータをエミッタ結
合型ロジック（ＥＣＬ　）と共にあるようにして使用す
ることができる。標準的な態様で配設された種々の個別
的な部品が、単一のテスト・ヘッドによって同時にアク
セスされることができる。

交互的な無活動設計（ＲＱＤ　）テスト方法はＩＣＴに
近似するものとして説明することができることから（そ
の理由は、双方の方法の意図するところは１個のデバイ
スを一時にテストすることにあるためである）、ＩＣＴ
技法に関連された問題を再調査することが妥当である。

ＲＱＤを用いるとき、駆動されるべき全てのラインはテ
スト操作の間は高インピーダンス状態にあることから、
ＩＣＴにおいて見出されるようなオーバドライブの必要
はなく、刺激を加□えている間に良好なデバイスを損傷
させる可能性は除かれる。

同様々理由のため、ディジタル・ガードの必要はなく、
全てのフィードバック経路は開放にされる。

ベッド・オプ・ネイル型の接触は、ＲＱＤ式のテスト操
作において用いられるときには、依然として問題にされ
ることとなる。可動テスト・ヘッドが用いられるときは
、テスト・ヘッド接触の失敗は正確な幾何学的位置に集
中されうるものである（即ち、絶縁されたビンの検知の
ための技術を用いることによる部品ピン）が、その理由
はボードに関係する既知のテスト−ヘッドにおいて失敗
が生じるからである。エッチの完全さは目標のデバイス
を直接的に接触させるためには必要とされておらず、こ
のような失敗はノードの問題として同定されうるもので
ある。ノード間の診断は、後述されるように、問題がテ
スト・スタンドにおいて生じられる比較的容易なもので
あるために簡単化される０最大の正確さが要求されると
きにはＡＴＥドライバのコストは高いものであるが、ド
ライバ／センサの数はデート・゛サイズによって規定さ
れるよシも、最大の単一部品の要求によって制限される
ものである。

多くのＦＢＴの欠点もまたＲＱＤのアプローチによっで
克服される。有効な刺激に対する応答のくシ返し可能性
は部品の問題に減退され、したがって、所定の適切な仕
様に合致するように言われることのできない部品をユー
ザ受入れられないと固執する限りは、このことは確実に
されるものである。

明らかに、部品は所定の予期される態様に基づく設計に
含まれるように選択される。しかしながら、機械で選択
されることのできない、グループとしてのみ作用する関
連部品は、単一部品として扱われるようにされねばなら
ない。デート・テスト開発時間は最小であり、ＡＴＥ部
品のテスト・プログラムのみに対する修正が含まれてい
る。テスト可能性のための設計は、重置かつ検証可能な
ラインー無活動基準−に沿った部品レベル上に存する。

失敗のあるノードに対する診断は確実なものにされる。

部品設計の変化は部品テストの変化のみを必要とするも
のであり、別異のが−ドの変化は現実には必ずしも簡単
なものではない。アナログ部品は特別な問題を生じさせ
るものではなく、単に１より複雑なテストを必要とする
ものである。しかしながら、ＦＢＴに関しては、ノード
の欠点を追跡することを含む所定の診断上の特徴は、ダ
イナミック・レートでは良好に作用されない（電流の追
跡の如くに）。

ＮＦＴの順次的なシフト経路のアプローチと比較すると
、ＲＱＤ技術は、ディジタル回路と同様にアナログにも
適用されうるものであシ、テートの設計における同期的
な要求はなく、メモリ・デバイスと共に取扱う上での特
別な問題はない。失敗のノードに対する絶縁化では、検
知が当該レベルにあることから、付加的な段階は必要と
されない。

刺激が順次的に加えられないことから、静的なテスト操
作に対する制限はなく、複雑さのレベルは設計上の確実
さが折合われる点にまで簡単化される必要はない。付加
的な集積回路のリアル・ニステートはＲＱＤおよびＮＦ
Ｔの双方のアプローチにおける要求である。

しかしながら、が−ド・テストの制限にも拘らず、順次
的なシフト経路のアプローチは、部品内でのテスト可視
性を与える育成されうる手段である二とれは、全ての蓄
積要素が該技術を用いるために接続されることを必要と
するものでは全くなく、所定の主要な蓄積要素をそのよ
うに接続することは全体的なデバイスのテスト可能性を
増大させるということである＠ 交互的な無活動が、全て同じビン構成を有する在来のＩ
Ｃを用いた生産のために設計されたときは、単一のテス
ト・ヘッド構成で充分である。個別的な部品は、同様に
してこの単一の標準的なものとの互換性のために配列さ
れうるものであシ、高い正確さのテストが必要とするど
のような余分の接続でも含まれている（即ち、恐らくは
単一の抵抗を計測するだめの６個のもの）。ピン構成に
変化をもつＩＣの使用では、テスタとテストされる？−
ドとの間で用いられる諸種の簡単なインタフェースが必
要とされる。これらのインタフェースの自動的な選択を
許容するデバイスであって、ビードに対しである角度で
搭載された円環状の固着体の周囲に配列されて、容易に
構成されることができる。各部品位置における整列孔は
テスト・ヘッドの整列の助けに使用されうるものである
が、必要とされるものではない。

全ての部品をテストまたは無活動状態にさせるために選
択されるデート・レベル機構は、それでも、テスタによ
るアクセスが臨界的ではないとき、単一のデバイスをそ
の機能モードに戻すことを許容する。テストの最適な正
確さでは、ＡＴＥテスト・ヘッドが、デートまたはテス
ト・ヘッドのいずれかの移動により、ＩＣの１個と一時
に接触することを要求されることから、ベッド・オブ・
ネイル型固着体の使用は、それがある適用においては有
利に用いられうるものであっても、ここでは検討されな
い。

新らしく設計された製品または部品に対する制限的な考
察で、１個または２個のビン若しくは６各の部品は無活
動モード選択を許容することに寄与されうるものである
。単一ビンの方法において、このようなビンの全ては個
別的な抵抗を通して共通点に接続されている。デートの
機能操作の間、共通点は適正な電圧レベルに接続されて
、正常な部品の機能性を許容するようにされる。この点
は、また、電力の接続がなされたとき、テスタによって
好都合に接続されるように配線される。テスタは、次い
で、部品の無活動モード操作を選択するために、必要と
されるどのようなレベルでも共通点に強制するようにさ
れる。テスタは、テスト・ヘッドの接続を通して、別異
のものに影響を及ぼすことなく、個別の部品におけるレ
ベルを無視するようにされる。この単一ピンの方法は、
第１図のボードにおける第３図で示された原理にしたが
って設計された部品を用いることによって例示されてお
シ、これには共通点１０１Ｑに接続された個別的な抵抗
１０２Ｒ−１０５Ｒ（これらは、例えば、ＴＴＬ部品の
ための２００の抵抗であって良い）が設けられている。

デュアル・ビンの方法においては、各デバイスからの１
個のビンが共通点に接続されておシ、これはデート上の
単一の抵抗によって所定のレベルにゾル・アップされる
ようになっている。別異のビンは内部的に同じレベルま
で引かれるけれども、デート上の別異の点には接続され
ていない。ＩＣ内のダート作用は、２個のピンのレベル
が異なるときは何時でも、無活動モードに強制する。テ
スト・ヘッドが各部品に接触されると、テスタは、次い
で、基準の反対のものとして選択されるどのようなレベ
ルにでも、双方のビンを強制する。かくして、テスタに
よってアクセスされた部品は、双方のビンが同じレベル
にされ、機能状態にあるものであシ、一方、別異の全て
の部品はあるレベルにおいて共通に接続されたビンを有
し、また、内部的には反対のレベルにゾル・アップされ
たビンを有し、そして無活動状態にされている。

この２本ピンの方法は第４図に示されておシ、ここで、
全ての部品のビン１は共通のブルーアップ抵抗に接続さ
れ、また、その別異の端部は＋５Ｖに接続されている。

かくして、機能モードの間は、排他的ＯＲゲート４１６
に対する双方の入力（ビン１および２）は２進１であり
、また無活動モードの間は、テスト・ヘッドによって選
択されない全ての部品のために、ライン４１４は２進Ｏ
（テスト・ヘッドによって接地に強制されてＯｖ）であ
り、ライン４１５は２進１である。テスト操作の間、目
標の部品はテスト・ヘッドによって機能的にされ、ピン
２の接地は排他的ＯＲゲート４１６に対する双方の入力
を再び同じ状態にする。

このときにのみ、それらは双方ともに２進Ｏであり、目
標の部品は再び正常に機能し、一方、テート上の別異の
全ての部品は無活動に留まる。

第５図には、第３図の部品３００の変化したものであっ
て、それを１本ピンの方法から２本ピンの方法へと適用
するためのものが例示されている。

第５図においては、第３図のピン１に対して外部的に接
続された個別的なゾルーアッグ抵抗は、抵抗５１９のよ
うに部品内に配されている。部品５００がプリント回路
が−ド上に搭載され、ピン１（Ｑｌ）が＋５ｖ（２進１
）に接続されり共通点に接続されているとき、？−ドは
機能モードにあシ、かくして、ＮＡＮＤダート３０７の
出力を可能化させる。ピン１におけるこの共通点が接地
（２進Ｏ）に接続されているとき、ゲートは無活動モー
ドにあシ、かくして、ＮＡＮＤゲート３０７の出力段に
おいて高インピーダンス状態を達成させる。

ピン２はデートに接続されておらず、部品のテスト操作
においてのみ使用される。テスト操作の間、デートが無
活動モードにあるとき（ピン１は接地に接続される）、
２進１（＋５Ｖ）がテスト−ヘッドによって目標の部品
のピン２（Ｑ２）に印加され、かくして、ＮＡＮＤ　ｆ
　−）　３０７の出力を可能化させる。そして、原理的
なトレードオフは、次いで、各部品デバイス上の１個の
余分のピンおよび部品の外部のが−ド上の各部品アノ４
イスのだめの１個の余分の抵抗に対する各部品デ／？イ
ス上の２個の余分のピンである。

上記の検討はＤＩＰに搭載されたディジタル集積回路に
関してなされたものであるけれども、これらの同様な原
理は、アナログ的なまたは個別の、能動的または受動的
な部品に適用されるものである。個別的な部品は、トラ
ンジスタ、ダイオード、抵抗、キャパシタ等の如き個々
の部品である。能動的彦部品は、インダクタンス、抵抗
または容量以外の性質を有する部品（例えば、増巾のよ
うな非直線性を示す部品）であシ、これに対して、受動
的な部品はインダクタンス、抵抗または容量の性質のみ
を示すものである。テスト機器の可能性を計測すること
について干渉のある能動または受動の個別的な部品は、
全ての部品を含みそれらが直接的に接続されて（例えば
、配線によシ）それらが目標とするグループの外側の部
品から絶縁されてテストされうるようにした、目標とす
るグループの部分としてテストされるか、または、所望
の絶縁を与える（即ち、無活動モードにあるときのそれ
らの出力における高インピーダンス状態）ように電子ス
イッチが含まれるように変更されるかの、いずれかでか
ければならない。回路内で接続されたものとしての部品
がテスト機器に干渉するかどうかの決定は、使用されて
いるテスト機器の特性およびなされるべき計測のタイプ
の双方、そして１それらの必要とされる正確さに依存す
るものである。例えば、機能および無活動モードの間で
選択するだめの単数または複数のコントロール入力を有
する、電界効果トランジスタに基づくデバイスの如き電
子的スイッチは、抵抗のリート。

の１個に付加されねばならないが、それは、該抵抗値が
低くて、テスト機器はそうでなければ回路のオーバドラ
イブをすることができない場合である。同様にして、テ
スト周波数およびキヤ・！シタのサイズに依存して、所
要の絶縁を達成させるために、電子的スイッチはキャパ
シタのリードの１個に付加されねばならない。トランジ
スタ出力を有するデバイスのために、出力における高イ
ンピーダンス状態の達成を許容すべく、ディジタル集積
回路のために、出力段は上述されたようにして　′修正
される。これらの部品は、また、ノイズを生起させる入
力で刺激された活動性および自走式の活動性を禁止する
ために修正されねばならない。

入力経路内の第１のトランジスタをｙ−トさせることに
より、または、必要であれば電子的スイッチを付加する
ことによシ、入力は禁止されることができる。

全ての場合において、重要な事項は、目、標とするグル
ープの全ての出力において高インピーダンス状態を達成
させ、ノイズを生起させる内部的な活動性を禁止する能
力を達成させることのできることである。目標の部品（
またはグループ）をテストするだめのテスト機器の能力
に干渉することのない能動または受動の個別部品のため
には、部品（′−！たけグループ）は無活動（即ち、絶
縁およびノイズ・フリー）を許容するために変更される
必要はなく、それらは個別的に、または別異のものと共
によシ大きい目標のグループの部分としてテストされる
ことができる。

とのＲＱＤテスト操作のアプローチに基づく工場でのテ
スト操作では、主要なテスト要素として説明されたタイ
プのテスタが用いられる。この自動的なテスタに加えて
、手動のテスト・ヘッドの配設を必要とする多くのステ
ーションが、自動的なテストの結果を検証するために使
用される。これらのステーションの１個のみが、恐らぐ
は、主要テスタの正確さを倍加させうるものであるが、
全ては主要テスタで用いられるデータ・ペースヲ共有す
るものであり、同じ命令セットを実行することができる
。が−ドのテスト操作のために用いられる他に、この主
要テスタは入来調査デバイスとして用いられうるものが
あるが、その理由は、ボード組立てのあとの部品を正確
にチェックする能力は、組立て前のテストの必要性を著
しく減じるからである。

主要テスタに対するロードを減じるために、簡単な回路
内テスタが使用されうるけれども、別異の必要なテスト
は連続性であって、プロセスにおける検知をのがれるこ
とから、可能性のある多重の欠点を防止することである
。

自動的々デート・テストの間に主要テスタによって告知
される欠点は、６個のカテゴリの中の１個に入るもので
ある。

（１）が−ド電源ショートーユニットは過剰電流を引出
す。

（２）接触不良−テスト・ヘッドをデート上の特定の点
に接触させることの不能。

（３）エッチの開放またはショート−ボード上の特定の
点における不適正な抵抗記号。

（４）無活動の欠除−ボード上の特定の点で過剰ドライ
ブが要求される。

（５）部品不良−特定の部品の機能的またはノ４ラメー
タ的な不良。

（６）部品グループ不良一部品の組合せたセットがグル
ープの要求に合致しなかった（例えば、“大体良好”な
メモリの如く）。

初めの４個の場合においては、感知メータのへおよび、
電源供給（第４の場合）を用いることによって低ないし
中程度の技術レベルをもつ者によって、エラーは検証さ
れ、診断されることができる。検証されないエラーのた
め、および、告知された個別的な部品の不良の検証のた
めには、主要テスタに接続された補助ステージＷ／が必
要とされる。最後の場合には、更に別異の自動的な処理
またはより技術的に上級の者のいずれかが必要とされる
。

云うまでもなく、このテスト・プロセスによって通過さ
れた？−ドが方式内で動作するという保証はない。テス
タによって再チェックされたときに不良であったものを
除き、テスタでチェックされ々かったか、または、テス
タ検知の不可能なもののいずれかの欠点を有している（
設計不良を含む）。これらのが−ドのためには、テスト
・スタンドにおける高度の技術をもつ者による故障修理
は、廃棄に対する二者択一でしかない。

複雑な部品を取扱うさい、特定のデバイスに対する不良
を検証することは、疑わしい部品または部品のグループ
を決定するのと同様に、またはそれ以上に困難なもので
ある。それ故に、適正な検証なしに疑わしい部品を変え
ることは平凡なことである。この実際は、不都合なこと
に、部品のコストに関連されている。一般的には、部品
のコストが上昇する程、よシ複雑なものになシ、検証す
ることがより困難になる。しかしながら、無活動の能力
がある部品をもって、１個またはそれよシ多くのこれら
の部品を無活動モードに入れさせることができ、一方、
別異のものを機能状態にすることができるものであって
、が−ド・テストの間に反対のことが生起するようにさ
れる。そして、別異の部品は、無活動／機能モード選択
の１個または複数のビンを除き、疑わしいもののビンと
単に接触させることによシ、疑わしいものの機能部分を
とることができる。例えば、第４図における部品が疑わ
しいものであるときは、それは接地ビン２（Ｑ２）によ
って無活動にされ、一方、＋５Ｖはビン１（Ｑｌ）に対
して印加され続ける。既知の良好な部品が、次いで、疑
わしい部品のそれらに対するビン２（Ｑ２）を除き、そ
のビンの全てを接続させることによって代替される。こ
れは、機能状態にある既知の良好な部品を無活動の疑わ
しい部品と並列に配させることとなる。この実際は、小
さい付加的な負荷作用が適正な操作に干渉しない回路に
限定され、大力の設計上の問題の解決の助けになるもの
ではないが、技術レベルの低い者にとっては複雑な部品
の故障修理をするテスト・スタンドにおいて用いられる
べき機会が提供される。

工場設定においては、包括性および効率性は一般的に機
器のコストよシはるかに重要なものであり、テスト要求
のスペクトルの一端にあることになる。スペクトルの他
端はホビイストであり、フィールドおよびデーの要求は
その間のどこかに入ることとなる。プロフェッショナル
を含むことなく修理をしたいという希望をもつホビイス
トは、第１にテスト機器のコストに関心があシ、（工場
の標準による）低度の包括性を受入れることを喜こび、
そして効率性のことは殆ど考えない。

適正なボードの設計によシ、また、不良が−ドを同定す
るための方式診断を用いて、ホビイストまたはフィール
ド・サービス・エンジニアは、大力のデートの問題を切
離すことのできる比較的低コストのテスタが供給される
。ＲＱＤ方法の使用ではホビイまたはフィールド用の可
搬テスタが許容されるが、その理由は、個別の部品をテ
ストするための電子的アセンブリをもつ所要の少数の接
触点があるからである。該接点は、電子的アセンブリに
対して電力を供給すること、無活動モードを選択するこ
と、目標とする部品の入力を刺激すること、および、そ
の出力を計測することがなされることのみを必要とする
ものである。回路内部品のテスタのために必要とされる
多数接触点およびドライバ／センサは、それらのホピイ
およびフィールドでの使用を禁止する。可搬の自て包含
式のＲＱＤテスタの代替として、可搬のＲＱＤテスタは
電活線を介して診断センタと通信することができ、直接
的な手動のテスト・ヘッドの配置および手動の計測に対
する能力をもって、テスタ機能の遠隔コントロールが可
能とされる。ある場合には、このようなテスタでは、テ
スタのコストを低減させるために不良方式のサブアセン
ブリ（メモリの如き）が使用されることができる。

交互的な無活動設計（ＲＱＤ　）は、テスト要求および
製品タイプの広汎にわたる自動的なが−ド・テスト操作
に対する包括的なアプローチの基本である。各部品にお
けるＲＱＤ回路は電子的ソケットとして考えることがで
きるものであり、干渉なしに個別なデバイスを正確にテ
ストする華会を与え、壕だ、疑わしいデバイスの試験的
な置換をさせる。

付加的な回路を含む初期的なコストは複雑な製品につい
てのより低い合体的なテストのコストニ戻され、また、
−恐らくは、そうでないときには別異の方法を用いるテ
スト可能性の目的のために含まれている機械的ソケット
の置換さえもさせるものである。

好適実施例が、主として、ディジタル方式におけるＴＴ
Ｌ型の集積回路によって説明されたけれども、この発明
は、ディジタル方式またはアナログ方式におけるアナロ
グ回路に対して等しく適用されうるものである。更に、
この発明は、カレント・モード・ロジック（ＣＭＬ　）
　、金属酸化物半導体（ＭＯＳ　）、相補型金属酸化物
半導体（ＣＭＯ８）、エミッタ・カップルド・ロジック
（ＥＣＬ　’）　、集積−注大型ロシック（ＩＩＬ　）
その他のようなディジタル集積回路の別異の７γミリに
対して等しく適用することができる。

好適実施例は、無活動モードを選択するための１個の特
定の論理レベル、および、部品の機能モードを選択する
ための反対の論理レベルを用いることによって説明され
たけれども、逆の論理レベルが使用されることができる
。更に、プリント回路デート上に搭載されたＤＩＰ内に
／ＩＰツケージされた回路によって説明がなされたが、
目標とされる入力が刺激され、出力が計測され、そして
、無活動／機能モードが選択されるものである限シ、１
個のパッケージ内に多重の回路を含む別異の回路・ぞツ
ケージ技術および別異の搭載技術が使用されうるもので
あることが認められる。

この発明は、その好適実施例を参照して開示され、説明
されたけれども、当業者にとっては、形式および詳細に
おける上述のおよび別異の変化はこの発明の精神および
範囲を外れることなく、その中でなされうるものである
ことが理解される。

【図面の簡単な説明】

第１図は、その各々がこの発明の方法にしたがって設計
された多重部品を含む１例としてのシリ／ト回路デート
のブロック図である。 第２図は、１例としての先行技術の集積回路の論理ブロ
ック図である。 第３図は、第２図の回路と機能的に等価な、１例として
の集積回路の論理ブロック図であって、第２図の回路に
対してこの発明の最少限の要求を加えたものである。 第４図は、第２図の回路と機能的に等価な、１例として
の集積回路のブロック図であって、第２図の回路に対し
てこの発明の最大限の要求を加えたものである。そして
、 第５図は、第３図の回路の変化から結果としてもたらさ
れた、１例としての集積回路のブロック図であって、こ
の発明の１ピン・モード選択方法からこの発明の２ビン
拳モ一ド選択方法にされたものである。 １〜１４・・・ピン、１０２〜１０５・・・部品、２０
０゜３００ｔ４００，５００・・・ＤＩＰ。

Claims (9)

【特許請求の範囲】
1. （１）交互的な無活動テスト技術を用いてテストされう
   る電子的アセンブリを製作する方法であって： Ａ　前記電子的アセンブリ上に１個またはそれより多く
   の無活動コントロール入力を有する電子部品のみを搭載
   すること；および Ｂ　前記電子部品の各々の前記１個またはそれより多く
   の無活動コントロール入力が、１個またはそれより多く
   の無活動コントロール信号を受入れるために接続するこ
   と； の諸段階を含み、 これにより、正常な操作の間は全ての電子部品は機能的
   な状態にあるが、前記電子的アセンブリのテストの間は
   、全ての前記電子部品は一時に無活動状態にされうるも
   のであり、なお、各々の電子部品は、特定の電子部品が
   テストされるべきである目標の部品であるときには機能
   状態にされることが許容され、これにより、前記目標の
   部品は、前記目標の部品の入力および出力に対して接続
   された別異の電子部品から選択的に絶縁されてテストさ
   れることができ、そして、これにより、前記テストは、
   前記電子的アセンブリ内の前記電子部品の相互接続につ
   いて、殆ど、または全く分析の必要なしに行われる、よ
   うにされてなる、前記の方法。
2. （２）電子的アセンブリのテスト方法であって：Ａ　前
   記電子部品の各々の上の１個またはそれより多くの無活
   動コントロール入力に対する１個またはそれより多くの
   無活動コントロール信号の印加により、前記電子的アセ
   ンブリ上の全ての電子部品を無活動状態にし、これによ
   り、前記電子部品の各々の各出力段が高インピーダンス
   状態にされるとと； Ｂ　テストされるべき目標の部品として、前記電子部品
   の１個を選択して、前記電子部品の残りの全てから、比
   較的に絶縁されるようにすること； Ｃ所要により、前記目標の部品の前記１個またはそれよ
   り多くの無活動コントロール入力における１個またはそ
   れより多くの無活動コントロール信号を無効にして、前
   記目標の部品を機能的にすること； Ｄ　前記目標の部品の１個またはそれより多くの入力に
   おいてテスト刺激を加えること；Ｅ　前記目標の部品の
   １個またはそれより多くの出力において、前記テスト刺
   激の結果を計測すること；および Ｆ　前記電子部品の各々が前記目標部品としてテストさ
   れない限り、段階Ｂに戻るとと；の諸段階を含み、 これにより、前記目標部品は、前記目標部品の入力まだ
   は出力に接続された別異の電子部品から選択的に絶縁さ
   れてテストされることができ、そしてこれにより、前記
   カストは前記電子的なアセンブリ内の前記電子部品の相
   互接続について、殆どまたけ分析なしに行われ：またこ
   れにより、電子的なアセンブリは一連の部品レベルのテ
   ストを連続させることによってテストされることができ
   る； ようにされてなる、前記の方法。
3. （３）段階Ｃにおいて、前記１個またはそれより多くの
   無活動コントロール信号を無効にするため、まだ、段階
   りにおいて、前記テスト刺激を印加するため、および、
   段階Ｅにおいて、出力における前記テスト刺激の結果を
   計測するため、該テスト方式と該電子的アセンブリとの
   間の電気的な接触は、電気的な接触をもたらすためにベ
   ッド・オブ・ネイルズ固着を用いてなされる、特許請求
   の範囲第（２）項記載の方法。
4. （４）段階Ｃにおいて、前記１個またはそれより多くの
   無活動コントロール信号を無効化させるため、また、段
   階りにおいて、前記テスト刺激を印加するため、そして
   、段階Ｅにおいて、出力における前記テスト刺激の結果
   を計測するために、テスト方式と電子的アセンブリとの
   間の電気的接触は、電気的接触を行わせるための可動テ
   スト・ヘッドを用いてなされ、これにより、前記目標の
   部品は前記電子的アセンブリとの最少数の電気的接触点
   をもってテストされうるようにしてなる、特許請求の範
   囲第（２）項記載の方法。
5. （５）交互的な無活動テスト技法を用いることによって
   テストされる電子的アセンブリにおける使用のだめの電
   子部品であって： Ａ　電子的デバイス； Ｂ　入力信号を受入れるために前記電子的デバイスに接
   続された少なくとも１個の機能人力；Ｃ前記電子的デバ
   イスが機能状態にあるとき、前記入力信号の関数として
   の出力信号を伝送するために、前記電子的デバイスの出
   力段に接続された少なくとも１個の機能出力；およびＤ
   　前記出力段に接続された少なくとも１個の無活動コン
   トロール入力であって、無活動コントロール信号を受入
   れるだめの前記無活動コントロール入力は、機能状態に
   あるとき、前記出力段が前記出力信号を伝送することを
   許容し、前記無活動コントロール信号は、無活動状態に
   あるとき、前記出力段が前記出力信号を伝送することを
   禁止し、前記出力段が高インピーダンス状態になるよう
   にされるもの： が含まれており、また、 これにより、このタイプの前記電子部品のみを含む電子
   的アセンブリは、前記電子部品が前記電子的アセンブリ
   内でどのようにして相互結合されるかについて、殆どま
   たは全く分析する必要々しに、前記交互的な無活動テス
   ト技法を用いてテストすることができる； ようにされている、前記電子部品。
6. （６）　　少なくとも１個の無活動コントロール入力は
   、単一のコントロール入力である、特許請求の範囲第（
   ５）項記載の電子部品。
7. （７）前記少なくとも１個の無活動コントロール入力は
   、前記電子部品内の集積化された排他的０Ｒｒ−トに接
   続された２個のコントロール入力であって、前記２個の
   コントロール入力の双方が同じ論理状態にあるときは、
   該電子部品は前記機能状態にあり、また、前記２個のコ
   ントロール入力が反対の論理状態にあるときには、前記
   電子部品は前記無活動状態にあるようにされている、特
   許請求の範囲第（５）項記載の電子部品。
8. （８）前記少なくとも１個の無活動コントロール入力は
   、前記電子部品内の集積化された排他的ＯＲダートに対
   して接続された２個のコントロール入力であって、前記
   ２個のコントロール入力が反対の論理状態にあるときは
   前記電子部品は前記機能状態にあり、また、前記２個の
   コントロール入力が同じ論理状態にあるときは前記電子
   部品は前記無活動状態にあるようにされている、特許請
   求の範囲第（５）項記載の電子部品。
9. （９）前記少なくとも１個の無活動コントロール入力は
   、前記無活動状態にあるとき、前記テスト計測を干渉す
   るのに充分な電気的ノイズを生起させる前記電子部品内
   のいかなる自由短大の活動性をも禁止するようにされて
   いる、特許請求の範囲第（５）項記載の電子部品。 ０１　　前記少なくとも１個の無活動コントロール入力
   は、前記無活動状態にあるとき、前記テスト計測を干渉
   するのに充分な電気的ノイズを生起さも１個の機能入力
   が禁止するようにされている、特許請求の範囲第（５）
   項記載の電子部品。 ０υ　前記機能入力の生起される活動性は、前記少なく
   とも１個の機能入力信号の１個の機能入力である論理ダ
   ートに対する別異の入力とともに、前記論理デートに対
   する１人力として用いられる前記無活動コントロール信
   号またはそれから導かれた信号によって禁止されるよう
   にされている、特許請求の範囲第（５）項記載の電子部
   品。 α望　前記電気的デバイスはディジタル・デバイスであ
   る、特許請求の範囲第（５）項記載の電子部品。 ０３　　前記電子的デバイスはアナログ・デバイスであ
   る、特許請求の範囲第（５）項記載の電子部品。 ０４　　交互的な無活動テスト技法を用いてテストされ
   るようにされた電子的アセンブリをテストするためのテ
   スト装置であって： Ａ　前記電子的アセンブリと前記テスト方式との間の電
   気的接触をさせるだめの接触手段；Ｂ　前記電子的アセ
   ンブリに搭載された複数個の電子部品の中の目標とする
   部品を刺激するために前記接触手段に接続された入力信
   号駆動手段； Ｃ前記入力信号に応答して、前記目標とする部品の出力
   を計測するために前記接触手段に接続された出力信号感
   知手段； Ｄ　前記電子アセンブリ上に搭載された前記複数個の電
   子部品に対して電力を供給するために前記接触手段に接
   続された電源手段；Ｅ　前記複数個の電子部品を無活動
   状態にする無活動コントロール信号を生起させるため、
   前記接触手段に接続された無活動駆動手段；Ｆ　前記目
   標の部品における前記無活動コントロール信号を無効化
   させる機能信号を生起させるため、前記接触手段に接続
   された機能信号駆動手段；および Ｇ　前記目標の部品に対する前記入力信号および前記機
   能信号を選択的にゲートさせ、゛前記出力信号を計測し
   、そして、前記目標の部品であるべき前記複数個の電子
   部品の相異なるものを選択するためのコン）ｏ−ル手段
   ； が含まれている、前記テスト装置。 ０→　前記接触手段は可動テスト・ヘッドである、特許
   請求の範囲第０４項記載のテスト装置。 θ→　前記接触手段はベッド・オブ・ネイル型固着体で
   ある、特許請求の範囲第α◆項記載のテスト装置。 ０７）前記接触手段には、前記電力および前記無活動コ
   ントロール信号を印加するためのベッド・オプ・ネイル
   型固着体、および、前記入力信号および前記機能信号を
   印加し、また前記出力信号を受入れるための可動テスト
   ・ヘッドが含まれている、特許請求の範囲第α→項記載
   のテスト装置。 （１樟　　電子的アセンブリ内で、疑わしい無活動コン
   トロールされうる部品を既知の良好な部品で置換させる
   だめの方法であって： Ａ　前記疑わしい無活動コントロールされうる（コント
   ロール）無活動コントロール入力に無活動コントロール
   信号を印加することによって前記疑わしい無活動コント
   ロールされうる部品を無活動状態にし、これによって、
   前記疑わしい無活動コントロールされうる部品を前記無
   活動状態にさせること； Ｂ　前記既知の良好な部品上の無活動コントロール入力
   を例外とし、前記既知の良好な部品を前記疑わしい無活
   動コントロールされる部品と並列に電気的接触をさせる
   こと；およびＣ前記既知の良好な部品の無活動コントロ
   ール入力において必要な信号を印加することにより、前
   記既知の良好な部品が機能状態を呈するように、前記既
   知の良好な部品を機能状態にすること； の諸段階を含み、 これにより、前記既知の良好な部品が、前記電子的アセ
   ンブリ内で、前記疑わしい無活動コントロールされうる
   部品を除去する必要なしに、前記疑わしい無活動コント
   ロールされうる部品と代替されうるように操作すること
   ができる；ようにされてなる前・記の方法。