JPH07114317B2 - 電子機器のシールド構造 - Google Patents
電子機器のシールド構造Info
- Publication number
- JPH07114317B2 JPH07114317B2 JP3191226A JP19122691A JPH07114317B2 JP H07114317 B2 JPH07114317 B2 JP H07114317B2 JP 3191226 A JP3191226 A JP 3191226A JP 19122691 A JP19122691 A JP 19122691A JP H07114317 B2 JPH07114317 B2 JP H07114317B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- electronic device
- shield structure
- shield
- ground pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1616—Cavity shape
Description
【０００１】
【産業上の利用分野】本発明は電子機器に設けられた印
刷配線板と筐体とのシールド構造に関する。
刷配線板と筐体とのシールド構造に関する。
【０００２】
【従来の技術】無線機器などの電子機器に設けられた印
刷配線板と筐体との間のシールド構造は、従来は第３図
及び第４図に示すようになっていた。すなわち、表裏両
面の少なくともいずれか一方に信号パターン１が形成さ
れた２層印刷配線板２の両面には、この２層印刷配線板
２に実装された回路部品を個別にシールドするための複
数個のブロックに区分けされた金属ケース３が設けられ
ている。この金属ケース３の端面が当接する部分の前記
２層印刷配線板２の両面には、それぞれアースパターン
４が形成されており、このアースパターン４と前記金属
ケース３の端面との間にはシールド用編組線５が設けら
れていて、各ブロックは互いにシールドされている。そ
してこの各ブロック内にある回路部品間の電気的な接続
は、前記信号パターン１が通過する部分の金属ケース３
に凹状の切欠部３ａを形成し、この部分のアースパター
ン４及びシールド用編組線５を除去して行なっていた。
刷配線板と筐体との間のシールド構造は、従来は第３図
及び第４図に示すようになっていた。すなわち、表裏両
面の少なくともいずれか一方に信号パターン１が形成さ
れた２層印刷配線板２の両面には、この２層印刷配線板
２に実装された回路部品を個別にシールドするための複
数個のブロックに区分けされた金属ケース３が設けられ
ている。この金属ケース３の端面が当接する部分の前記
２層印刷配線板２の両面には、それぞれアースパターン
４が形成されており、このアースパターン４と前記金属
ケース３の端面との間にはシールド用編組線５が設けら
れていて、各ブロックは互いにシールドされている。そ
してこの各ブロック内にある回路部品間の電気的な接続
は、前記信号パターン１が通過する部分の金属ケース３
に凹状の切欠部３ａを形成し、この部分のアースパター
ン４及びシールド用編組線５を除去して行なっていた。
【０００３】しかしながら上記の従来のシールド構造に
よると、各ブロック間の電気的な接続を行なうため、金
属ケース３の印刷配線板２との当接面に切欠部３ａを形
成し、各ブロック間のインタフェイスの部分のシールド
用編組線５を切除しなければならなかった。この結果切
欠部３ａを介してブロック間の高周波による干渉が発生
するという問題があった。
よると、各ブロック間の電気的な接続を行なうため、金
属ケース３の印刷配線板２との当接面に切欠部３ａを形
成し、各ブロック間のインタフェイスの部分のシールド
用編組線５を切除しなければならなかった。この結果切
欠部３ａを介してブロック間の高周波による干渉が発生
するという問題があった。
【０００４】
【発明が解決しようとする課題】本発明は上述した従来
のシールド構造において問題であった、ブロック間の電
気的接続のために金属ケースに切欠部を形成しなければ
ならず、このため各ブロック間の高周波が発生する問題
を解決し、簡単な構造で完全なシールド化が達成できる
電子機器のシールド構造を提供することを目的とする。
のシールド構造において問題であった、ブロック間の電
気的接続のために金属ケースに切欠部を形成しなければ
ならず、このため各ブロック間の高周波が発生する問題
を解決し、簡単な構造で完全なシールド化が達成できる
電子機器のシールド構造を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の電子機器のシー
ルド構造は、一方の面の回路部品の実装領域がアースパ
ターンにより少なくとも二つの領域に区分けされ、前記
一方の面とは反対側の他方の面には前記一方の面のアー
スパターンと対応させてアースパターンが設けられ、前
記一方の面のアースパターンと前記他方の面のアースパ
ターンとは複数のスルーホールで接続されている多層の
基板と、前記一方の面に対面する内表面の少なくとも一
部が導電部材により形成され、かつ、前記内表面には、
前記領域に対応する位置に、シールドのためのブロック
を形成するよう、前記アースパターンの位置に対応する
位置に仕切り壁が成形された第１のケースとを備え、前
記少なくとも二つの領域のうちの一つの領域に実装され
た回路部品は他の領域に実装された回路部品に、前記多
層の基板の内層に設けられた信号パターンを介して電気
的に接続された構成となっている。
ルド構造は、一方の面の回路部品の実装領域がアースパ
ターンにより少なくとも二つの領域に区分けされ、前記
一方の面とは反対側の他方の面には前記一方の面のアー
スパターンと対応させてアースパターンが設けられ、前
記一方の面のアースパターンと前記他方の面のアースパ
ターンとは複数のスルーホールで接続されている多層の
基板と、前記一方の面に対面する内表面の少なくとも一
部が導電部材により形成され、かつ、前記内表面には、
前記領域に対応する位置に、シールドのためのブロック
を形成するよう、前記アースパターンの位置に対応する
位置に仕切り壁が成形された第１のケースとを備え、前
記少なくとも二つの領域のうちの一つの領域に実装され
た回路部品は他の領域に実装された回路部品に、前記多
層の基板の内層に設けられた信号パターンを介して電気
的に接続された構成となっている。
【０００６】
【作用】上記の構成によると、ケースの内表面により成
形された複数のブロックにより夫々シールドされた各々
の回路ブロックは、多層の基板の内装に設けられた信号
パターンを介して電気的に接続されているので、各ブロ
ック内の回路部品を電気的に接続するための信号パター
ンを多層の基板の表面上に設ける必要はなくなる。ま
た、多層の基板の内部を通る高周波により発生するブロ
ック間の高周波による干渉も一方の面側のアースパター
ンと他方の面側のアースパターンとを接続する複数のス
ルーホールで防止できる。
形された複数のブロックにより夫々シールドされた各々
の回路ブロックは、多層の基板の内装に設けられた信号
パターンを介して電気的に接続されているので、各ブロ
ック内の回路部品を電気的に接続するための信号パター
ンを多層の基板の表面上に設ける必要はなくなる。ま
た、多層の基板の内部を通る高周波により発生するブロ
ック間の高周波による干渉も一方の面側のアースパター
ンと他方の面側のアースパターンとを接続する複数のス
ルーホールで防止できる。
【０００７】
【実施例】以下、本発明に係るシールド構造の一実施例
を図面を参照して説明する。
を図面を参照して説明する。
【０００８】図１及び図２に本発明の一実施例を示す。
これらの図において、図３及び図４に示す従来例と同一
または同等部分には同一符号を付して示す。多層印刷配
線板６には内層にインタフェイス信号パターン１が、ま
た表裏両面の少なくとも金属ケース３の端面が当接する
部分にはアースパターン４がそれぞれ形成されている。
複数個のブロックに区分けされた１対の金属ケース３は
前記多層印刷配線板６を挟持するようにこの多層印刷配
線板６に取付けられており、前記金属ケース３の端面と
前記アースパターン４との間にはシールド用編組線５が
設けられている。多層印刷配線板６の両面に形成された
アースパターン４は、図２に示すように多層印刷配線板
６に所定の間隔で金属ケース３との当接部に形成された
多数のスルーホール６ａを介して電気的に接続されてい
る。このスルーホール６ａの孔間隔は、シールドの対象
となる周波数をλとしたときλ／100 以下であり、しか
も３mm以上に形成されている。なお、７は多層印刷配線
板６に実装された回路部品である。
これらの図において、図３及び図４に示す従来例と同一
または同等部分には同一符号を付して示す。多層印刷配
線板６には内層にインタフェイス信号パターン１が、ま
た表裏両面の少なくとも金属ケース３の端面が当接する
部分にはアースパターン４がそれぞれ形成されている。
複数個のブロックに区分けされた１対の金属ケース３は
前記多層印刷配線板６を挟持するようにこの多層印刷配
線板６に取付けられており、前記金属ケース３の端面と
前記アースパターン４との間にはシールド用編組線５が
設けられている。多層印刷配線板６の両面に形成された
アースパターン４は、図２に示すように多層印刷配線板
６に所定の間隔で金属ケース３との当接部に形成された
多数のスルーホール６ａを介して電気的に接続されてい
る。このスルーホール６ａの孔間隔は、シールドの対象
となる周波数をλとしたときλ／100 以下であり、しか
も３mm以上に形成されている。なお、７は多層印刷配線
板６に実装された回路部品である。
【０００９】次に本発明の作用を説明する。金属ケース
３で囲まれた各ブロック間の電気的接続は、多層印刷配
線板６の内層に形成された信号パターン１により行なわ
れ、多層印刷配線板６の表裏両面に形成されたアースパ
ターン４及びシールド用編組線５は中断されることなく
連続しているので、完全に近いシールド化ができる。ま
た多層印刷配線板６を使用することで信号パターンにシ
ングル線を使うことができ、高周波信号のインタフェイ
ス接続を三導体50Ωライン構造とすることができる。
３で囲まれた各ブロック間の電気的接続は、多層印刷配
線板６の内層に形成された信号パターン１により行なわ
れ、多層印刷配線板６の表裏両面に形成されたアースパ
ターン４及びシールド用編組線５は中断されることなく
連続しているので、完全に近いシールド化ができる。ま
た多層印刷配線板６を使用することで信号パターンにシ
ングル線を使うことができ、高周波信号のインタフェイ
ス接続を三導体50Ωライン構造とすることができる。
【００１０】本実施例によれば、従来例のように金属ケ
ース３と印刷配線板２上に形成された信号パターン１と
の交差を避けるために、金属ケース３に切欠部３ａを設
けたり、シールド用編組線を切断したりする必要がなく
なり、ほぼ完全なシールド化が達成でき、高周波による
かぶりの影響を防ぐことができる。
ース３と印刷配線板２上に形成された信号パターン１と
の交差を避けるために、金属ケース３に切欠部３ａを設
けたり、シールド用編組線を切断したりする必要がなく
なり、ほぼ完全なシールド化が達成でき、高周波による
かぶりの影響を防ぐことができる。
【００１１】本実施例では多層印刷配線板２が３層の場
合について説明したが、層数は３層に限定されるもので
はない。
合について説明したが、層数は３層に限定されるもので
はない。
【００１２】
【発明の効果】上述したように本発明によれば、ケース
の内表面により成形された複数のブロックにより夫々シ
ールドされた各々の回路ブロックは、多層の基板の内層
に設けられた信号パターンを介して電気的に接続されて
いる。従って、上記回路ブロック間の電気的接続のため
の信号線は多層の基板の表面に露出しないので、この信
号線を避けるための切欠部をケース等に形成する必要は
ない。また、多層の基板の表裏両面に設けられているア
ースパターンはスルーホールで接続されている。従っ
て、多層の基板の内部を通る高周波による回路ブロック
間の電波干渉もスルーホールにより防止できる。
の内表面により成形された複数のブロックにより夫々シ
ールドされた各々の回路ブロックは、多層の基板の内層
に設けられた信号パターンを介して電気的に接続されて
いる。従って、上記回路ブロック間の電気的接続のため
の信号線は多層の基板の表面に露出しないので、この信
号線を避けるための切欠部をケース等に形成する必要は
ない。また、多層の基板の表裏両面に設けられているア
ースパターンはスルーホールで接続されている。従っ
て、多層の基板の内部を通る高周波による回路ブロック
間の電波干渉もスルーホールにより防止できる。
【図１】本発明の一実施例に係るシールド構造を示す縦
断面図。
断面図。
【図２】図１のＡ−Ａ線断面図。
【図３】従来のシールド構造を示す縦断面図。
【図４】図３のＢ−Ｂ線断面図。
１ 信号パターン ３ 金属ケース ４ アースパターン ５ シールド用
編組線 ６ 多層印刷配線板
編組線 ６ 多層印刷配線板
Claims (5)
- 【請求項１】 一方の面の回路部品の実装領域がアース
パターンにより少なくとも二つの領域に区分けされ、前
記一方の面とは反対側の他方の面には前記一方の面のア
ースパターンと対応させてアースパターンが設けられ、
前記一方の面のアースパターンと前記他方の面のアース
パターンとは複数のスルーホールで接続されている多層
の基板と、 前記一方の面に対面する内表面の少なくとも一部が導電
部材により形成され、かつ、前記内表面には、前記領域
に対応する位置に、シールドのためのブロックを形成す
るよう、前記アースパターンの位置に対応する位置に仕
切り壁が成形された第１のケースとを備え、 前記少なくとも二つの領域のうちの一つの領域に実装さ
れた回路部品は他の領域に実装された回路部品に、前記
多層の基板の内層に設けられた信号パターンを介して電
気的に接続されたことを特徴とする電子機器のシールド
構造。 - 【請求項２】 他方の面には、この他方の面に対面する
内表面の少なくとも一部が導電部材により形成され、か
つ、前記内表面には、第１のケースに形成のシールドの
ためのブロックに対応するシールドのためのブロックを
形成するよう、アースパターンの位置に対応する位置に
仕切り壁が成形された第２のケースが設けられているこ
とを特徴とする請求項１に記載の電子機器のシールド構
造。 - 【請求項３】 アースパターンと仕切り壁との間には、
ブロックのシールドを確実にするための導電部材が設け
られていることを特徴とする請求項１又は２記載の電子
機器のシールド構造。 - 【請求項４】 複数のスルーホールはアースパターンに
沿って所定間隔毎に設けられていることを特徴とする請
求項１乃至３の何れかに記載の電子機器のシールド構
造。 - 【請求項５】 所定間隔はシールドの対象となる周波数
をλとしたときにλ／100 以下であることを特徴とする
請求項４記載の電子機器のシールド構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3191226A JPH07114317B2 (ja) | 1991-07-05 | 1991-07-05 | 電子機器のシールド構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3191226A JPH07114317B2 (ja) | 1991-07-05 | 1991-07-05 | 電子機器のシールド構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129789A JPH05129789A (ja) | 1993-05-25 |
| JPH07114317B2 true JPH07114317B2 (ja) | 1995-12-06 |
Family
ID=16270996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3191226A Expired - Lifetime JPH07114317B2 (ja) | 1991-07-05 | 1991-07-05 | 電子機器のシールド構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114317B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2908326B2 (ja) * | 1996-07-08 | 1999-06-21 | いわき電子株式会社 | 高周波モジュール |
| JP2002124785A (ja) * | 2000-10-13 | 2002-04-26 | New Japan Radio Co Ltd | 高周波回路基板の実装構造 |
| JP4178880B2 (ja) * | 2002-08-29 | 2008-11-12 | 松下電器産業株式会社 | モジュール部品 |
| JP4716818B2 (ja) * | 2005-08-17 | 2011-07-06 | 株式会社オーディオテクニカ | コンデンサーマイクロホン |
| JP2008177417A (ja) * | 2007-01-19 | 2008-07-31 | Hitachi Kokusai Denki Engineering:Kk | シールド方法 |
| JP2011003651A (ja) * | 2009-06-17 | 2011-01-06 | Fujitsu Ten Ltd | 回路装置、及び電子機器 |
| JP6314731B2 (ja) * | 2014-08-01 | 2018-04-25 | 株式会社ソシオネクスト | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6141632A (ja) * | 1984-07-31 | 1986-02-28 | Meidensha Electric Mfg Co Ltd | 交流式電気鉄道のレ−ル絶縁装置 |
-
1991
- 1991-07-05 JP JP3191226A patent/JPH07114317B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129789A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0627995Y2 (ja) | シ−ルド構造 | |
| US5679008A (en) | Electrical connector | |
| JPH05502977A (ja) | 高周波数信号からの無線周波数干渉を抑制する多層回路板 | |
| US4945323A (en) | Filter arrangement | |
| JP3564053B2 (ja) | フレキシブルケーブル | |
| JP2002525855A (ja) | 多極のプラグコネクタを有しているプリント配線板装置 | |
| US5397861A (en) | Electrical interconnection board | |
| US6281451B1 (en) | Electrical cable device | |
| JPH07114317B2 (ja) | 電子機器のシールド構造 | |
| JPH08242078A (ja) | プリント基板 | |
| EP1594353A1 (en) | High frequency multilayer printed wiring board | |
| JPH11220263A (ja) | プリント配線板 | |
| JP2007088102A (ja) | プリント基板 | |
| EP0872165B1 (en) | Circuit board with screening arrangement against electromagnetic interference | |
| JP2846803B2 (ja) | 多層配線基板 | |
| JP3499399B2 (ja) | 高周波回路のシールド構造 | |
| JPH09148776A (ja) | 電子機器のモジュール構造 | |
| CN211702518U (zh) | 电路板结构 | |
| JPH1154943A (ja) | プリント基板 | |
| JP2891239B2 (ja) | プリント回路基板 | |
| JP4694035B2 (ja) | 配線構造基板 | |
| JP4129066B2 (ja) | 回路基板 | |
| JP2500155B2 (ja) | 多層回路基板 | |
| JP2580232B2 (ja) | 多層プリント基板 | |
| KR200302854Y1 (ko) | 스플리터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960604 |
|
| EXPY | Cancellation because of completion of term |