JPH05502977A - 高周波数信号からの無線周波数干渉を抑制する多層回路板 - Google Patents

高周波数信号からの無線周波数干渉を抑制する多層回路板

Info

Publication number
JPH05502977A
JPH05502977A JP2513396A JP51339690A JPH05502977A JP H05502977 A JPH05502977 A JP H05502977A JP 2513396 A JP2513396 A JP 2513396A JP 51339690 A JP51339690 A JP 51339690A JP H05502977 A JPH05502977 A JP H05502977A
Authority
JP
Japan
Prior art keywords
voltage reference
layer
reference layer
circuit board
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2513396A
Other languages
English (en)
Inventor
バーラーン,ジョゼフ・ビィ
Original Assignee
エイ・エス・ティー・リサーチ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エイ・エス・ティー・リサーチ・インコーポレイテッド filed Critical エイ・エス・ティー・リサーチ・インコーポレイテッド
Publication of JPH05502977A publication Critical patent/JPH05502977A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/002Casings with localised screening
    • H05K9/0039Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 高周波数信号からの無線周波数干渉を抑制する多層回路板この発明は、ディジタ ル電子システムに関し、特定的には、ディノタルコンピュータおよびその種の他 のものにおいて使用される回路に関するものである。より特定的には、この発明 は、そのようなシステムの高周波数信号により発生される放射された電気的雑音 の抑制に関するものである。
関連技術の説明 ディジタル電子システムの回路は、典型的には印刷回路板の上に装着される。た とえば、小さいヒノネスまたはパーツナルコンピュータにおいて、そのような回 路板は、主システム板(しばしば母板と呼ばれる)および母板上のコネクタに挿 入された多数のより小さい回路板を含む。典型的には、そのような回路板は、多 層回路板である。すなわち、集積回路および回路板の表面上の他の構成要素への 接続およびそれらへの相互接続は、回路板の表面層上の金属のトレースによると 同様に回路板の内部層上の付加的なトレース上に与えられる。加えて、模範的な 多層印刷回路板は、特定の電圧基準専用にされた層を含む。たとえば、接地基1 !(すなわち、セロボルト)が、回路板の内部層上に分布されてもよい。加えて 、1次電源電圧(たとえば+5ボルト)がまた、回路板の別個の専用の層上に分 布されてもよい。回路板の層の間の相互接続は、フィートスルー接続(しばしは バイアと呼ばれる)により与えられる。特に、1つの表面層上の集積回路および 反対側の表面層上の回路経路の間の接続は、バイアにより与えられる。同様に、 集積回路への電源および接地接続は、それぞれの電圧基準層に電気的に接続され たバイアにより与えられる。
ディノタル電子回路は、一般的に印刷回路板上の集積回路に分布された1つまた はより多くのクロック信号と同期して動作する。たとえば、インテル(Inte l)の80X86フアミリーのマイクロプロセッサを利用するコンピュータのよ うな、小さいヒジネス/パーソナルコンピュータは、マイクロプロセッサの定格 動作周波数の倍数であるクロック信号を利用する。特定の例としては、25MH zで動作するインテルの80386マイクロプロセツサに基礎をおくコンピュー タは、50MHzの周波数を存するシステムクロック信号を利用する。そのよう な動作周波数は、54MHzで始まるテレヒジョン放送帯域の低い方の端部に近 い。もしクロック信号かかなりのエネルギーを放射することを許されれば、それ は、テレビジョン受信機および他の無線周波数通信装置の動作を妨害するであろ う。そのような無線周波数干渉(RFI)は、フエデラル・コミュニケーション ズ・コミッション(Federal Communications Com刷 5sion) (F CC)により公表された規定により許容されていない。し たがって、FCCの規定に応じるために、クロック信号および高周波数で動作す る他の信号からの電磁雑音の放射を抑制することか必要である。
ディジタルコンピュータからの電磁エネルギーの放射を抑制する1つの方法は、 全体のコンピュータを金属の囲い内にsMすることである。そのような金属の囲 いは、電磁遮蔽を与えることと同様に回路基板、ディスクドライブおよびコンピ ュータ内の他の構成要素のための構造的支持を与えることの二重の目的の役に立 つ。しかしながら、この方法はただコンピュータの外部環境への直接の放射を抑 制するたけてあり、そのような雑音のコンピュータ内の他の信号線への放射を妨 げない。一般的にコンピュータをプリンタまたはその種の他のもののような外部 の装置に相互接続するために信号線を設けることか必要であるので、高周波数信 号により発生される雑音は、信号線上に捕らえられ、かつしたかってコンビ。− タへ外部的に放射されるであろう。
高周波数クロック信号か特定のカート上または1個のカートの特定の部分上に集 中されるシステムにおいては、カートまたはカートの部分上の高周波数クロック 回路は、カー1−またはカートの部分を金属の囲いて囲むような従来の遮蔽技術 を使用して他の回路から遮蔽することかできる。
再び、これはr二たもし高周波数クロツク信号を運ぶ信号線かjutする囲いの 境界を越えて通過する他の信号から分離されることかできるならは可動である。
さらに、機械的遮蔽構造は一般的に嵩張り、それらがその中で使用されるコンピ ュータシステムの全体の寸法を増す。
利用されているもう1つの方法は、遮蔽を印刷回路板の一部として設けることで ある。たとえば、高周波数クロック線は、1つまたは2つの電圧基準層に最も近 い回路板の内部層上に位置されることかできる。その電圧基準層は、電磁エネル ギーの放射を抑制するように、クロック線を遮蔽するように動作する。この技術 は、遮蔽か高周波数クロック線を存する印刷回路板に直接に与えられるので、先 に述へられた技術に対してかなりの改良を与える。この技術は、クロック線から 放出されるRFIの抑制において実質的な改良を与えるか、印刷回路板の付加的 な層は、材料と同様に工学技術および製造の費用の双方の点て、回路の費用を増 加させることを、当業者は認識するであろう。加えて、付加的な層は、回路板の 厚さを増加させる。付加的な厚さは、特に印刷回路板かその上に形成された端縁 コネクタを存するときに、受容可能でないてあろう。そのような端縁コネクタは 、典型的なコンピュータにおいて使用される従来のカート端縁コネクタ内に挿入 するには大きすぎるであろう。したかって、現存する印刷回路板の標準と両立で きるRFI抑制技術のための要求か存在する。
発明の概要 この発明は、第1および第2の電圧基準源に接続可能の多層印刷回路板である。
その印刷回路板は、印刷回路板上の電子回路に存在する高周波数信号により発生 される無線周波数干渉を抑制する。その印刷回路板は、回路板上の電子回路を相 互接続するために複数個の導電性の経路に形成された導電性のけ料を含む相互接 続層を含む。
その回路板は、さらに、第1の電圧基準源に接続可能の第1の電圧基4!唱を含 む。第1の電圧基71!層は、導電性の材料の層と平行に位置される。第2の電 圧基準層は、第2の電圧基準源に接続可能である。第2の電圧基準層は、第1の 電圧基準層と平行に位置される。
この発明の印刷回路板は、さらに、第1の電圧基準層を電子回路に選択的に接続 するための手段および第2の電圧基準層を電子回路に選択的に接続するための手 段を含む。
少なくとも1つの信号線か、第Iの電圧基準層の上に形成され、かつ第1の電圧 基準源から電気的に分離される。
その信号線は、信号線上の信号および相互接続層上の相互接続経路上の信号の間 の無線周波数干渉を抑制するために、第1の電圧基準層および第2の電圧基準層 により遮蔽される。
好ましくは、対応する電圧基準層か接続される第1および第2の電圧基準のうち の1つは、電源電圧源であり、かつ第1および第2の電圧基準の他方は、接地基 準である。
また好ましくは、第1の電圧基準層を相互接続層に相互接続するための手段およ び第2の電圧基準層を相互接続層に相互接続するための手段は、第1および第2 の電圧基準層ならびに相互接続層を貫通するフィードスルーを含む。
この発明の印刷回路板の好ましい実施例は、第1の相互接続層に平行な第2の相 互接続層を含む。第1および第2の電圧基準層は、第1および第2の相互接続層 の間に位置される。
この発明の特に好ましい実施例においては、回路板は、さらに、第2の電圧基準 層に形成され、かつ第2の電圧基準源から電気的に分離された複数の相互接続線 を含む。第2の電圧基準層における相互接続線は、第1の電圧基準層に形成され た信号線にかかる。第2の電圧基準層における相互接続線は、第1の電圧基準源 に電気的に接続される。
好ましくは、第2の電圧基準層における相互接続線は、第1および第2の電圧基 準層を貫通するフィードスルーを介して第1電圧基準層に電気的に接続される。
回路板は、好ましくは、回路板上に装着された複数個のキャパシタを含む。キャ パシタの各々は、第1および第2のリードを有し、第1のリードは第1の電圧基 準層を介して第1の電圧基準源に電気的に接続され、かつ第2のり−トは、第2 の電圧基準層を介して第2の電圧基準源に接続される。この発明のこの局面によ る模範的な回路板においては、第1の複数個のフィードスルーか、キャパシタの 第1のリードを第1の電圧基準層に接続し、かつ第2の複数個のフィートスルー か、キャパシタの第2のリードを第2の電圧基準層に接続する。第1および第2 の複数個のフィードスルーは、第1の電圧基準層上の信号線に最も近(、かつそ れから電気的に分離されて位置される。第りおよび第2の複数個のフィードスル ーは、第1に圧基準層上の信号線の付加的な無線周波数干渉遮蔽を与える。
この発明は、第1の電圧基準層上の信号線か高周波数信号源に接続可能であり、 かつ第1および第2の電圧基準層か信号線から第1の相互接続層上の相互接続経 路への高周波数電気的エネルギーの放射を阻止する、高速度ディジタル電子回路 に理想的に適合する。
図面の簡単な説明 第1図は、コンピュータシステムにおいて使用することかできるような模範的な 多層印刷回路板の斜視図である。
第2図は、接地基r$層および電源電圧層の2つの相互接続層を示す、第1図の 多層印刷回路板の展開図である。
第3図は、フィートスルーまたはバイアの構造の詳細を示す、第2図の線3−3 に沿って破断された、第1図および第2図の多層印刷回路板の断面図である。
第4図は、第3図の線4−4に沿って破断された第3図のフィートスルーの拡大 平面図である。
第5図は、この発明の1つの局面に従ってクロック線か電源電圧層に形成された 状態て、第3図の接地基準層および電源電圧層の展開図を例示する。
第6図は、線6−6に沿って破断された、クロック線、電源電圧層および接地基 準層の断面図である。
第7図は、電源電圧をクロック線をわたって電気的に相互接続するために接地基 準層に形成された電源電圧ブリッジをさらに示す、第5図の電源電圧層および接 地基準層の展M斜視図を例示する。
第8図は、ブリッジおよびクロック線の間の空間的な関係を示すために、第1の 層および鋼の接地基準部分か部分的に除去されている、完全な多層印刷回路板で ある。
第9図は、ブリッジおよびクロック線の間の空間的な関係をより明らかに示す、 第8図の区域9の拡大された図示である。
第10図は、第9図における線10−10に沿って破断された模範的なブリッジ の断面図であり、かつ明確さのために、第11第2、第3および第4の層を示し ている。
第11図は、この発明により与えられる遮蔽効果を例示し、その中でクロック線 上の高周波数クロック信号により発生される電磁界は、電源電圧および接地基準 層の取り囲む銅により拘束される。
第12図は、電力層および接地層に接続されたキャパシタの付加を例示する。
第13図は、この発明に従ったクロック線の周囲に形成された導波管の絵で表わ した例示である。
第1図は、コンピュータ104 (仮想的な輪郭により一部分か表わされる)に おいて使用することができる模範的な多層印刷回路板+00を例示する。付加的 な印刷回路板+06および108もまた示される。例示されるように、回路板1 00は、その上に集積回路、トランジスタ、抵抗器、キャパシタおよびその種の 他のもののような複数個の電子構成要素か装着された構成要素表面110を含む 。回路板上の構成要素は、絵によって示され、数字120によりグロホ(glo bo)において指示される。構成要素120は、典型的に製造工程の間に表面1 10から銅の被覆をエツチングすることにより形成される複数の回路経路124 により相互接続される。エツチング工程の後に残余する銅は、相互接続経路を与 える。第1図においてはただ少数の回路経路124だけか示されているか、印刷 回路板I00は、何百もの相互接続経路124を含むことか理解されるへきであ る。さらに、回路板100のような多層印刷回路板は、構成要素表面110の反 対側の第2の表面上に相互接続経路をさらに含むことが、理解されるへきである 。
第2の表面は、第1図において示されていない。多くの印刷回路板において、付 加的な構成要素もまた、第2の表面上に装着されてもよい。加えて、2つの表面 層の間にサンドイッチにされた層の上に相互接続経路か設けられてもよい。
印刷回路板100かコンピュータ104またはその種の他のものの母板に差し込 まれるへきときには、それはコネクタを含む。多くの異なった相互接続システム か利用可能であるか、最も一般的な技術の1つは、母板(図示せず)上に装着さ れたか一ト端縁コネクタの使用である。模範的な従来のカート端縁コネクタ13 0が第1図において仮想的に例示される。カート端縁コネクタ130は、印刷回 路板構成要素120に与えられかつそれにより発生される電圧および信号のため の相互接続を与える、複数の接触(図示せず)を含む。例示されるように、印刷 回路板100は、板100の端縁に垂直に形成された複数個の規則的に間隔をあ けられた金属のフィンガ142を有する端縁部分140を含む。フィンが142 は、コンピュータ104に回路板100か挿入されたときに、カード端縁コネク タ130の接触に係合する。フィンガ142は、上述の相互接続経路124を形 成するエツチング工程により形成される。フィンガ142は、相互接続経路12 4を介して構成要素120に接続される。
第2図は、4つの層150.152.154および156を示す、印刷回路板1 00の展開図である。当該技術分野において公知のように、その層の各々は、そ の上に銅のような金属の層が接合される、フェノールのような絶縁基板を含む。
上に論議されたように、銅の層の部分は、フェノールの基板を選択的に露出する ために、層の各々がらエツチング除去される。エツチング工程の後に残余する銅 は、それぞれの層のために相互接続経路を形成する。層の各々は別個にエツチン グされ、かつ次いて第1図に例示される複合多層板を形成するように一緒に接合 されることか理解されるへきである。
第2図に例示されるように、第1の@150は、相互接続経路124を含む構成 要素表面+10を支持する。構成要素表面+10は、また、その上に構成要素1 2o(第1図)かはんだ付けまたは他の従来の方法により装着された、複数個の 装着バラf” I 60を含む。同様に、第4の層156は、相互接続経路を与 えるように、同様の態様において形成される。相互接続経路は、典型的には第4 の@156の下の方の表面上にあり、第2図において図示されていない。
第2図における第2の層152および第3の@154は、電圧基準層である。た とえは、第2の層+52は、有利には接地(セロホルト)基準であり、かつ第3 の層154は、有利には電源電圧層(たとえば、÷5ボルト)である。典型的な 公知の印刷回路板においては、接地層152および電源電圧層+54は、印刷回 路板100内のそれぞれの電力および接地電圧のかなり均一の分布を与えるよう に、エツチング工程の後に残余する銅の実質的な区域を有する。
根本的には、電力@154および接地層152は、印刷回路板100を介してフ ィートスルー接続か形成されるところおよびフィー1−スルー接続かそれぞれの 電圧基準から電気的に分離される・\きであるところの区域においてのみ銅か除 去される。
上述のものは、層の各々の構成の付加的な詳細を示す完全な印刷回路板100の 模範的な断面図により第3図において例示されている。例示されるように、第1 の層150は、フェノールまたはその種の他のものの層160と、銅の薄い層1 62とを含む。銅の層162は、第1の相互接続パット164および第2の相互 接続パッド166を形成するようにエツチングされ、そこには集積回路120の それぞれのり−トかはんだ付けされる。第2の(すなわち、接地基!1り層15 2は、フェノールの層170および銅の薄い層172を含む。銅の層172の一 部分は、フェノールのl1f170の区域174を露出するように除去される( フェノールだけの区域174は、有利には丸く、第4図により明らかに示される )。フェノールだけの区域174は、示されるように第1の相互接続パット16 4と整列して位置される。同様に、第3の(すなわち、電源電圧)層154は、 フェノールの層180および銅の薄い層182を含む。銅の層182の一部分は 、フェノールの層180の円形の区域184を露出するように除去される。フェ ノールだけの区域+84は、また示されるように第1の相互接続パット164と 整列して位置される。最後に、第4の層156は、フェノールの層+90および 銅の薄い層192を含む。第3の相互接続パット194は、第4の層156をエ ツチングした後に残余する銅から形成される。例示されるように、第3の相互接 続パット194は、第1の相互接続パット164と、かつフェノールだけの区域 174および184と整列させられる。第3の相互接続パット194は、有利に は、例示されるように、相互接続経路+96の終点である。相互接続経路196 は、たとえば、パットI94をフィードスルー(図示せず)を介して他の集積回 路(図示せず)に接続される池のパッド(図示せず)と電気的に相互接続しても よい。
第1の相互接続パット164および第3の相互接続パット194は、第1の相互 接続パット164、フェノールだけの区域174、フェノールだけの区域184 および第3の相互接続パy t” I 94を介して複合回路板】00を介して 穴202をあけることにより、従来の態様において形成されるフィートスルー( またはバイア)200により電気的に相互接続される。その後で、穴202は、 鋼、錫鉛(lead)、または他の適当な導電性の材料でめっきされ、第1の相 互接続パッド164および第3の相互接続パット194の間に連続的な導電性の 経路を与えるようにされる。
第2の相互接続パット166は、先に述へられた接続と同様の態様において、接 地層152に接続される。しかしなから、銅の層172にはフェノールだけの区 域は形成されない。それよりも、第2相互接続パツド166と整列させられた鋼 の層172の部分は、位置210においてそのままにしておかれる。フェノール だけの区域220は、上述のように電源電圧層154の銅の層182に形成され る。
同様に、パッド224か第4の層156の銅の@192に形成される。再び、フ ィートスルーまたはバイア230か、第2の相互接続パット166、位置2】0 、フェノールだけの区域220およびパット224を介して穴232をあけるこ とにより形成される。穴232は、第2の相互接続パット166およびバラh’ 224の間に電気的経路を与えるようにめっきされる。このように形成されたフ ィードスルー230は、望まれるように、接地基準層152に電気的に接続され ることを理解することかできる。
この発明の詳細な説明 この発明の背景において上に論議されたように、付加的な回路板層か与えられる ことかできる。たとえば、付加的な相互接続層(図示せず)を、接地層152お よび電力層+54の間に設けることかできる。もし高周波数クロック線かこの付 加的な層の上に形成されれば、それらは電力および接地層+54および152の 遮蔽効果により、他の相互接続層から有効に分離することかできる。しかしなか ら、上述のように、付加的な層は寸法(たとえば厚さ)および印刷回路板の費用 を増す。この発明は、付加的な層を必要とせずに、発生された無線周波数の実質 的な抑制を与える。
第5図は、この発明に従った接地層152および電源電圧層+54を例示する。
例示されるように、接地層152および電源電圧層154は、先行技術における ように残余する実質的な量のそれぞれの鋼の層172および182を存する。( 簡単さのために、フィードスルーのためのフェノールだけのクリアランス穴は、 第5図において図示されない。)しかしなから、先行技術の印刷回路板とは違っ て、電源電圧層154の銅の層182は、複数のクロック線254を規定するエ ツチングされた部分250を含む。クロック線254は、第5図においてすへて 相互接続されているか、必要に応して付加的なりロック線を設けることかできる ことか理解されるへきである。エツチングされた部分250は、電源電圧層15 4に与えられた電源電圧基準をショートさせることなしに高周波数クロック信号 かクロック線254に与えられることかできるように、クロック線254を電力 層154の銅の層182の残りの部分から電気的に分離する。
第6図は、クロック線254、電源電圧層154および接地基準層152の断面 図である。電圧基準(たとえは、+5ボルト)に接続された電力層154の銅の 層182の部分は、指示子260により指示される。クロック線254は、双方 の側部上で、電圧基準部分260により囲まれており、かつ接地層i52の銅の 層182の下に位置されることか理解できる。したかって、クロック線254か ら放射されるいかなる無線周波数雑音も、隣接する電圧基準層部分260または 接地基準層172のどちらかにより含まれる。したかって、別個の層の上にクロ ック線を遮蔽することの利屯か、タロツク線のための別個の層の不利益なしに与 えられる。
第5図および第6図において、遮蔽は、異なった電圧電位を育する2つの層によ り与えられる。遮蔽は1個の電圧電位にあることか好ましい。第7図は、1個の 電圧電位における遮蔽の効果か与えられる、第5図および第6図の実施例におけ るさらなる改良を例示する。第7図において例示されるように、複数個の導電性 のブリッジ270か、ブリソノ270を銅の層172の残りの部分から分離する ように銅の層172の部分を除去することにより、接地基準層152の銅の層1 72に形成される。銅の層172の残りの部分は、前のように接地基準(たとえ は0ホルト)に接続され、かつ指示子274により指示される。ブリッジ270 の各々の各端部は、ブリッジ270か電源電圧層150の電圧電位(たとえば、 +5ボルト)にあるように、1対のフィートスルー(第7図に図示されない)を 介して電源電圧層154の銅の層182に接続される。
接地基準層152および電源電圧層154か第8図において示されるように完全 な回路板100において互いに最も近接して位置されるときには、ブリソノ27 0の各々は、クロック線254にかかる。第8図において、第1の層150およ び銅の層172の接地基準部分274は、ブリソノ270およびクロック線25 4の間の空間的な関係を示すために、部分的に除去されている。第8図の拡大さ れた部分は、ブリッジ270のクロック線254との空間的な関係をより明らか に示すために、第9図に例示されている。
第10図は、第9図におけるブリッジ270の1つを介して破断された断面図で ある。第10図における図は、明確さのために、第1、第2、第3および第4の 層150、+52.154.156の部分を含む。第1O図において、第1のフ ィードスルー280はブリッジ270の一方の端部を電力層154の鋼の層18 2に接続上かつ第2のフィートスルー282は、ブリッジ270の他方の端部を 銅の層+82に接続することか理解できる。したかつて、第10図においてさら に例示されるように、各ブリソノ270において、クロック線254は、それか 双方の側部上に有するのと同一の電圧電位(たとえば、+5ボルト)をその上に 有する。フィードスルー280および282は、クロック線254の側部に付加 的な遮蔽を与える。遮蔽の効果は、第11図に絵によって例示され、そこにおい てクロック線254上の高周波数クロック信号により発生される電磁界(複数の 矢印288により表わされる)は、電源電圧層154、フィードスルー280. 282およびブリッジ270の隣接する部分上の電圧電位により拘束されて示さ れ、したがって電磁エネルギーの放射を有効に抑圧する。
ブリッジ270は、短い距離(たとえは、好ましい実施例において約手インチな いし1インチ)だけ互いから離れて間隔をあけられるので、ブリッジは、電圧基 準電位において連続の遮蔽を与えないように現われるであろう。しかしながら、 関係する周波数(すなわち、50ないし100MHz)において、ブリツノは連 続したストリップ線導波管と実質的に同一の効果を有することを、当業者は認識 するであろう。したかって、接地基準層+52に連続の電圧基準部分を設けるこ とは必要ではない。
ブリツノ270はクロック線254に沿って隣接したブリツノ270の間に間隙 か存在しないような態様において位置されてもよいことが考えられるか、これは 常に実際的ではない。ブリッジは、接地基準層+52を分解する効果を有する。
加えて、各ブリッジ270は、1対のフィードスルー280および282を必要 とし、それはそれらを電圧基準層154と相互接続するためである。もしフィー ドスルー280および282の列か、クロック線254の全部の長さに沿って与 えられれば、印刷回路板100の上の空間のかなりの区域か他の使用のために利 用可能てないてあろう。この問題は、ただ接地基準層152および電源電圧層1 54の上においてのみならず、第1および第4の層150.156によっても経 験され、それはフィードスルー280および282はまたそれらの層を貫通する からである。
この発明は電源電圧層154上に横たわるクロック線254を遮蔽するために接 地基準層152に形成されたブリッジを述へるが、この発明は接地基準層152 上に横たわるクロック線254を遮蔽するために電源電圧層154に形成された ブリッジにも同様に適用することかできることは、当業者は認識するであろう。
さらなる代替例として、クロック線254の一部分は、電源電圧層154に形成 することかでき、かつクロック線の第2の部分は、接地基準ll152に形成す ることかでき、各場合において他の基準層により遮蔽か与えられる。
この発明の動作におけるさらなる改良は、第12図に例示される。上述のように 、ブリッジ270の間の接地基準層152の部分は、付加的な遮蔽を与えるか、 これらの部分はブリソノ270と同一の電圧電位にない。クロック線254にわ たって連続した導波管の効果を与えるために離れて間隔をあけられたブリツノ2 70(第8図)を接続するために、複数個の0.01マイクロフアラツドのキャ パシタ290か印刷回路板100の頂部表面110上に装着される。第12図に おいて例示されるように、各キャパシタ290のり−1〜292および294は 、1対のフィートスルー296および298を介して接地基4層+52および電 源電圧層154に接続される。好ましくは、キャパシタ290は、フィートスル ー296および298か207゜り線254に最も近い電源電圧層154および 接地基準層152を貫通するように位置決めされる。フィートスルー296およ び対応するキャパシタリート292は、接地層152から電気的に分離され、か つ電源電圧層154に電気的に接続される。反対に、フィートスルー298およ び対応するギヤバッタリート294は、接地基準層152に電気的に接続され、 かつ電#電圧層154から電気的に分離される。クロック線254に沿ったフィ ードスルー296および298は、ブリッジ270を接続するフィードスルーの 間の付加的な垂直の遮蔽を与える。当業者か理解するであろうように、10ない し[OOMH2の周波数範囲におけるキャパシタ290の効果は、電源電圧層1 54および接地基準11152の間に低いインピーダンスの経路を与えるはずで あり、したかってクロック線254に対して有効に連続の遮蔽を形成する。
この発明の全体の効果は、クロック線254の周囲に形成された導波管300を 表示する第13図において絵によって例示されている。例示されるように、導波 管300は、電源電圧層154の銅の層182の隣接した部分と、ブリソノ27 0と、ブリノン270を銅の層182に接続するフィートスルー280および2 82と、ブリソノ270の間の接地層152の鋼の層+72の部分と、キャパシ タ290(図示せず)を接地基準層152および電源電圧層154にそれぞれに 接続するフィートスルー296および298とを含む。
fは3 国際調査報告

Claims (1)

  1. 【特許請求の範囲】 1.第1および第2の電圧基準源に接続可能の多層印刷回路板であって、前記印 刷回路板は、前記印刷回路板上の電子回路に存在する高周波数信号により発生さ れる無線周波数干渉を抑制し、前記印刷回路板は、前記回路板上の前記電子回路 と相互接続するように複数の導電性の経路に形成された導電性の材料を含む第1 の相互接続層(150)と、 第1の電圧基準源に接続可能の第1の電圧基準層(152)とを含み、前記第1 の電圧基準層(152)は、前記導電性の材料の層と平行に位置され、さらに第 2の電圧基準源に接続可能の第2の電圧基準層(154)を含み、前記第2の電 圧基準層(154)は、前記第1の電圧基準層(152)と平行に位置され、さ らに前記第1の電圧基準層(152)を前記電子回路に選択的に接続するための 手段と、 前記第2の電圧基準層(154)を前記電子回路に選択的に接続するための手段 と、 前記第1の電圧基準層(152)上に形成された少なくとも1つの信号線(25 4)とを含み、前記信号線は第1の電圧基準源から電気的に分離され、前記信号 線は、第1の電圧基準源に接続された前記第1の電圧基準層(152)の部分に より双方の側部上で囲まれており、前記信号線は、前記信号線上の信号および前 記第1の相互接続層(150)上の前記導電性の経路上の信号の間の無線周波数 干渉を抑制するために、前記第1の電圧基準層(152)および前記第2の電圧 基準層(154)により遮蔽されている、多層印刷回路基板。 2.前記第2の電圧基準層(154)に形成されかつ第2の電圧基準源から電気 的に分離された複数個の導電性のブリッジ(270)をさらに含み、前記第2の 電圧基準層(154)における前記導電性のブリッジ(270)は、前記第1の 電圧基準層(152)に形成された前記信号線にかかり、前記第2の電圧基準層 (154)における前記導電性のブリッジ(270)は、第1の電圧基準源に電 気的に接続される、請求項1に記載の回路板。 3.前記第2の電圧基準層(154)における前記導電性のブリッジ(270) は、前記第1および第2の電圧基準層(152、154)を貫通するフィードス ルーを介して前記第1の電圧基準層(152)に電気的に接続される、請求項2 に記載の回路板。 4.前記回路板上に装着された複数個のキャパシタをさらに含み、前記キャパシ タの各々は、第1および第2のリードを有し、各前記キャパシタの前記第1のリ ードは、前記第1の電圧基準層(152)を介して第1の電圧基準源に電気的に 接続され、端前記キャパシタの前記第2のリードは、前記第2の電圧基準層(1 54)を介して第2の電圧基準源に接続される、請求項2に記載の回路板。 5.前記キャパシタの前記第1のリードは、第1の複数個のフィードスルーによ り前記第1の電圧基準層(152)に接続され、かつ前記キャパシタの前記第2 のリードは、第2の複数個のフィードスルーにより前記第2の電圧基準層(15 4)に接続され、前記第1および第2の複数個のフィードスルーは、前記第1の 電圧基準層(152)上の前記信号線に最も近接してかつそれから電気的に分離 されて位置され、前記第1および第2の複数個のフィードスルーは、前記第1の 電圧基準層(152)上の前記信号線の付加的な無線周波数干渉遮蔽を与える、 請求項4に記載の回路板。 6.前記第1の電圧基準層(152)を前記電子回路に相互接続するための前記 手段および前記第2の電圧基準層(154)を前記電子回路に相互接続するため の前記手段は、前記第1および第2の電圧基準層(152、154)ならびに前 記第1の相互接続層(150)を貫通するフィードスルーを含む、請求項1に記 載の回路板。 7.前記第1の相互接続層(150)に平行な第2の相互接続層(156)をさ らに含み、前記第1および第2の電圧基準層(152、154)は、前記第1お よび第2の相互接続層(150、156)の間に位置される、請求項1に記載の 回路板。 8.前記第1の電圧基準層(152)上の前記信号線は、高周波数信号源に接続 可能であり、かつ前記第1および第2の電圧基準層(152、154)は、前記 信号線から前記第1の相互接続層(150)上の前記導電性の経路への高周波数 電気的エネルギーの放射を阻止する、請求項1に記載の回路板。 9.その上で動作する高周波数信号を有する印刷回路板において無線周波数雑音 を抑制する方法であって、前記印刷回路板は第1および第2の電圧源に接続可能 であり、その方法は、 第1および第2の電圧源にそれぞれに接続可能な第1および第2の電圧基準層( 152、154)を与えるステップと、 前記第1の電圧基準層(152)の残りから電気的に分離されている前記第1の 電圧基準層(152)において電気的信号経路を形成するステップと、 前記第1の電圧基準層(152)に電気的に接続された前記第2の電圧基準層( 154)において複数個のブリッジ(270)を形成するステップとを含み、前 記ブリッジ(270)の各々は、前記第1の電圧基準層(152)における前記 電気的信号経路にかかる、方法。
JP2513396A 1989-08-22 1990-08-22 高周波数信号からの無線周波数干渉を抑制する多層回路板 Pending JPH05502977A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US396,956 1989-08-22
US07/396,956 US4954929A (en) 1989-08-22 1989-08-22 Multi-layer circuit board that suppresses radio frequency interference from high frequency signals

Publications (1)

Publication Number Publication Date
JPH05502977A true JPH05502977A (ja) 1993-05-20

Family

ID=23569295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2513396A Pending JPH05502977A (ja) 1989-08-22 1990-08-22 高周波数信号からの無線周波数干渉を抑制する多層回路板

Country Status (9)

Country Link
US (1) US4954929A (ja)
EP (1) EP0489118B1 (ja)
JP (1) JPH05502977A (ja)
AT (1) ATE117868T1 (ja)
CA (1) CA2064859C (ja)
DE (1) DE69016441T2 (ja)
HK (1) HK93795A (ja)
SG (1) SG26408G (ja)
WO (1) WO1991003144A1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2760829B2 (ja) * 1989-01-13 1998-06-04 株式会社日立製作所 電子基板
JPH07101788B2 (ja) * 1989-06-16 1995-11-01 富士通株式会社 電波放射抑制機能を有する二重化装置
US5142268A (en) * 1990-02-07 1992-08-25 Cts Corporation Elimination of discrete capacitors in R/C networks
PT97705A (pt) * 1990-07-20 1993-07-30 Ibm Computador pessoal com blindagem de proteccao dos sinais de entrada/saida
JPH0831705B2 (ja) * 1990-08-02 1996-03-27 インターナショナル・ビジネス・マシーンズ・コーポレイション Emi抑制回路カード
US5068631A (en) * 1990-08-09 1991-11-26 At&T Bell Laboratories Sub power plane to provide EMC filtering for VLSI devices
US5165055A (en) * 1991-06-28 1992-11-17 Digital Equipment Corporation Method and apparatus for a PCB and I/O integrated electromagnetic containment
US5397861A (en) * 1992-10-21 1995-03-14 Mupac Corporation Electrical interconnection board
US5357050A (en) * 1992-11-20 1994-10-18 Ast Research, Inc. Apparatus and method to reduce electromagnetic emissions in a multi-layer circuit board
JP3265669B2 (ja) * 1993-01-19 2002-03-11 株式会社デンソー プリント基板
US5375035A (en) * 1993-03-22 1994-12-20 Compaq Computer Corporation Capacitor mounting structure for printed circuit boards
US5920984A (en) * 1993-12-10 1999-07-13 Ericsson Ge Mobile Communications Inc. Method for the suppression of electromagnetic interference in an electronic system
US5523921A (en) * 1994-12-22 1996-06-04 Hewlett-Packard Company Printed circuit assembly having improved reference plane isolation
US5587887A (en) * 1995-05-01 1996-12-24 Apple Computer, Inc. Printed circuit board having a configurable voltage supply
EP0800338B1 (de) * 1996-04-04 2001-05-30 Gunter Langer Anordnung zur Reduzierung der elektromagnetischen Abstrahlung bei Leiterkarten und anderen Trägern elektronischer Schaltungen
US5659245A (en) * 1996-06-03 1997-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. ESD bypass and EMI shielding trace design in burn-in board
WO1998002022A1 (en) * 1996-07-03 1998-01-15 Commonwealth Scientific And Industrial Research Organisation Isolator for signal carrying lines
US5686871A (en) * 1996-07-12 1997-11-11 Ast Research, Inc. Method for minimizing radio frequency emissions from plug-in adapter cards in computer systems
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
JPH1194889A (ja) * 1997-09-19 1999-04-09 Fujitsu Ltd 多層基板からの放射電磁波解析装置
US6252177B1 (en) 1998-02-18 2001-06-26 Compaq Computer Corporation Low inductance capacitor mounting structure for capacitors of a printed circuit board
US6178311B1 (en) 1998-03-02 2001-01-23 Western Multiplex Corporation Method and apparatus for isolating high frequency signals in a printed circuit board
US6072375A (en) * 1998-05-12 2000-06-06 Harris Corporation Waveguide with edge grounding
US6163233A (en) * 1998-07-30 2000-12-19 Harris Corporation Waveguide with signal track cross-over and variable features
US6219255B1 (en) * 1998-08-20 2001-04-17 Dell Usa, L.P. Method and apparatus for reducing EMI in a computer system
JP2000261109A (ja) * 1999-03-11 2000-09-22 Sharp Corp 配線基板
US6303854B1 (en) 1999-07-22 2001-10-16 Marconi Communications, Inc. EMI shielded telecommunications enclosure
US6473314B1 (en) 2000-08-03 2002-10-29 Powerwave Technologies, Inc. RF power amplifier assembly employing multi-layer RF blocking filter
US6625040B1 (en) * 2000-08-31 2003-09-23 Micron Technology, Inc. Shielded PC board for magnetically sensitive integrated circuits
EP1187206B1 (fr) 2000-09-05 2009-12-09 Nxp B.V. Dispositif intégré de protection électromagnétique
US6700075B2 (en) * 2001-01-10 2004-03-02 Cavitat Medical Technologies, Ltd. Reduced crosstalk ultrasonic piezo film array on a printed circuit board
US6759909B2 (en) * 2002-06-21 2004-07-06 International Business Machines Corporation RF energy dispersal in systems consisting of aggregated computing elements as subsystems
WO2006033271A1 (ja) * 2004-09-22 2006-03-30 Advantest Corporation 高周波回路装置
DE102005005063A1 (de) * 2005-02-03 2006-08-17 Infineon Technologies Ag Platine zur Reduzierung des Übersprechens von Signalen
GB2439861A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Internally overlapped conditioners
US7426118B2 (en) * 2005-05-11 2008-09-16 Ricoh Company, Ltd Printed wiring board
US20070200233A1 (en) * 2005-12-14 2007-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structures with reduced coupling noise
DE102008045055A1 (de) * 2007-12-07 2009-06-10 Samsung Electro-Mechanics Co., Ltd., Suwon Elektromagnetische Bandgap-Struktur und Leiterplatte
US7839161B2 (en) * 2009-01-22 2010-11-23 Broadcom Corporation Low-jitter high-frequency clock channel
US8885357B2 (en) 2012-01-06 2014-11-11 Cray Inc. Printed circuit board with reduced cross-talk
JP2014239207A (ja) * 2013-05-10 2014-12-18 株式会社村田製作所 コンデンサ素子の実装構造体およびコンデンサ素子の実装方法
CN104093264A (zh) * 2014-07-22 2014-10-08 四川九洲电器集团有限责任公司 一种基于强辐射器件的印制板布线结构及其布线方法
RU2754078C1 (ru) * 2020-07-06 2021-08-26 федеральное государственное бюджетное образовательное учреждение высшего образования «Томский государственный университет систем управления и радиоэлектроники» Способ компоновки многослойных печатных плат для цепей с резервированием
RU2752233C1 (ru) * 2020-07-06 2021-07-23 федеральное государственное бюджетное образовательное учреждение высшего образования «Томский государственный университет систем управления и радиоэлектроники» Способ трассировки печатных проводников на двуслойной печатной плате для цепей с резервированием
RU2754077C1 (ru) * 2020-07-06 2021-08-26 федеральное государственное бюджетное образовательное учреждение высшего образования «Томский государственный университет систем управления и радиоэлектроники» Способ трассировки печатных проводников цепей с резервированием на противоположных сторонах печатной платы
RU2762336C1 (ru) * 2021-03-04 2021-12-20 федеральное государственное бюджетное образовательное учреждение высшего образования «Томский государственный университет систем управления и радиоэлектроники» Способ трассировки двухсторонней печатной платы для цепей с модальным резервированием

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3398232A (en) * 1965-10-19 1968-08-20 Amp Inc Circuit board with interconnected signal conductors and interconnected shielding conductors
US3680005A (en) * 1966-03-24 1972-07-25 Burroughs Corp Integral electrical power distribution network having stacked plural circuit planes of differing characteristic impedance with intermediate ground plane for separating circuit planes
GB2060266B (en) * 1979-10-05 1984-05-31 Borrill P L Multilayer printed circuit board
US4498122A (en) * 1982-12-29 1985-02-05 At&T Bell Laboratories High-speed, high pin-out LSI chip package
JPS61188997A (ja) * 1985-02-18 1986-08-22 オ−ケ−プリント配線株式会社 プリント配線基板およびその製造方法
US4658334A (en) * 1986-03-19 1987-04-14 Rca Corporation RF signal shielding enclosure of electronic systems
US4845311A (en) * 1988-07-21 1989-07-04 Hughes Aircraft Company Flexible coaxial cable apparatus and method

Also Published As

Publication number Publication date
CA2064859A1 (en) 1991-02-23
EP0489118B1 (en) 1995-01-25
ATE117868T1 (de) 1995-02-15
US4954929A (en) 1990-09-04
EP0489118A1 (en) 1992-06-10
DE69016441D1 (de) 1995-03-09
DE69016441T2 (de) 1995-07-13
SG26408G (en) 1995-09-01
HK93795A (en) 1995-06-23
CA2064859C (en) 2000-01-11
EP0489118A4 (en) 1993-03-03
WO1991003144A1 (en) 1991-03-07

Similar Documents

Publication Publication Date Title
JPH05502977A (ja) 高周波数信号からの無線周波数干渉を抑制する多層回路板
US5315069A (en) Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards
US5357050A (en) Apparatus and method to reduce electromagnetic emissions in a multi-layer circuit board
US7271348B1 (en) Providing decoupling capacitors in a circuit board
US6288906B1 (en) Multiple layer printed circuit board having power planes on outer layers
US6777620B1 (en) Circuit board
JPH07263871A (ja) プリント配線板
JPH0745962A (ja) 多層プリント板の電波対策パターン
JPH08242078A (ja) プリント基板
US7269032B2 (en) Shielding for EMI-sensitive electronic components and or circuits of electronic devices
US20060214010A1 (en) Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same
US20070075418A1 (en) Emi shielding device for pcb
US6933805B1 (en) High density capacitor filter bank with embedded faraday cage
KR20190027141A (ko) 인쇄 회로 기판 어셈블리
JPH11298097A (ja) プリント配線板
JPH07114317B2 (ja) 電子機器のシールド構造
JPH10294588A (ja) 高周波回路のシールド構造
JP3512279B2 (ja) クロストーク防止用プリント配線基板とその基板を用いた回路ユニット
JPS61119093A (ja) プリント基板
JPH08321685A (ja) 多層プリント板
JPS63288097A (ja) 高周波回路基板
JP2614034B2 (ja) プリント配線板
JPH05251583A (ja) 高周波プリント板回路
JPH04137798A (ja) フレキシブルプリント基板のシールド構造
JPH10200222A (ja) 多層プリント配線板