JPH08321685A - 多層プリント板 - Google Patents
多層プリント板Info
- Publication number
- JPH08321685A JPH08321685A JP12822395A JP12822395A JPH08321685A JP H08321685 A JPH08321685 A JP H08321685A JP 12822395 A JP12822395 A JP 12822395A JP 12822395 A JP12822395 A JP 12822395A JP H08321685 A JPH08321685 A JP H08321685A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pattern
- ground pattern
- circuit blocks
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Abstract
(57)【要約】
【目的】 同一プリント板上で、性質の異なる回路ブロ
ック相互間での雑音結合を回避しつつ、回路ブロック各
々での回路動作上の安定化を図ること。 【構成】 回路ブロックＡ〜Ｃ各々が相互に分離される
べく、本来ベタパターンとして形成されるべき電源／ア
ースパターン４，１６各々の一部に導体箔空白部９〜１
１，１７〜１９が所定に形成された上、回路ブロックＡ
〜Ｃ対応の電源／アースパターン部分と共通の電源／ア
ースパターン部分４，１６との間で、電源パターンから
雑音電流がコンデンサ６〜８を介しアースパターンに流
される場合は、回路ブロックＡ〜Ｃ相互間での雑音結合
は回避されるものである。
ック相互間での雑音結合を回避しつつ、回路ブロック各
々での回路動作上の安定化を図ること。 【構成】 回路ブロックＡ〜Ｃ各々が相互に分離される
べく、本来ベタパターンとして形成されるべき電源／ア
ースパターン４，１６各々の一部に導体箔空白部９〜１
１，１７〜１９が所定に形成された上、回路ブロックＡ
〜Ｃ対応の電源／アースパターン部分と共通の電源／ア
ースパターン部分４，１６との間で、電源パターンから
雑音電流がコンデンサ６〜８を介しアースパターンに流
される場合は、回路ブロックＡ〜Ｃ相互間での雑音結合
は回避されるものである。
Description
【０００１】
【産業上の利用分野】本発明は、電源パターンおよびア
ースパターンが内層として具備されてなる多層プリント
板に係わり、特に回路ブロック相互間での雑音結合が回
避されつつ、回路ブロック各々での回路動作上の安定化
を図る上で好適とされた多層プリント板に関するもので
ある。
ースパターンが内層として具備されてなる多層プリント
板に係わり、特に回路ブロック相互間での雑音結合が回
避されつつ、回路ブロック各々での回路動作上の安定化
を図る上で好適とされた多層プリント板に関するもので
ある。
【０００２】
【従来の技術】多層プリント板（印刷配線板（ＰＷＢ）
に同一であり、以下、単にプリント板と称す）一般で
は、内層としての電源パターン、アースパターン各々は
ベタパタ−ンとして形成されており、もしも、回路ブロ
ック如何により異なる電源およびア−スが使用される必
要がある場合には、細く形成された導体箔（例えば銅
箔）空白部を以て、異なる電源パターンおよびアースパ
ターン各々は相互に区分された状態として形成されてい
るのが実情である。
に同一であり、以下、単にプリント板と称す）一般で
は、内層としての電源パターン、アースパターン各々は
ベタパタ−ンとして形成されており、もしも、回路ブロ
ック如何により異なる電源およびア−スが使用される必
要がある場合には、細く形成された導体箔（例えば銅
箔）空白部を以て、異なる電源パターンおよびアースパ
ターン各々は相互に区分された状態として形成されてい
るのが実情である。
【０００３】ところで、プリント板上には、ディジタル
回路ブロックとアナログ回路ブロックとが同時に搭載さ
れるなど、同一プリント板上に性質が相異なる回路ブロ
ックが混在する場合があるが、このような場合には、雑
音対策上、回路ブロックは相互に他の回路ブロックから
分離される必要があるものとなっている。なお、プリン
ト板上での電源配線パターンに関しての雑音対策に関す
るものとしては、これまでに、例えば電子通信学会誌 v
ol．67，No．2（′８４年２月）の第１６９〜第１７０
頁に亘って記載されたものが知られている。
回路ブロックとアナログ回路ブロックとが同時に搭載さ
れるなど、同一プリント板上に性質が相異なる回路ブロ
ックが混在する場合があるが、このような場合には、雑
音対策上、回路ブロックは相互に他の回路ブロックから
分離される必要があるものとなっている。なお、プリン
ト板上での電源配線パターンに関しての雑音対策に関す
るものとしては、これまでに、例えば電子通信学会誌 v
ol．67，No．2（′８４年２月）の第１６９〜第１７０
頁に亘って記載されたものが知られている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記文
献は、専らＩＣ単体、とりわけディジタル信号を扱うＩ
Ｃの雑音対策に係わっているだけで、同一プリント板上
に性質の異なる回路ブロックが混在する場合での雑音対
策については、何等配慮されていないものとなってい
る。本発明の目的は、同一プリント板上に性質の異なる
回路ブロックが混在する場合に、それら回路ブロック相
互間での雑音結合が回避されつつ、回路ブロック各々で
の回路動作上の安定化を図り得るプリント板を供するに
ある。
献は、専らＩＣ単体、とりわけディジタル信号を扱うＩ
Ｃの雑音対策に係わっているだけで、同一プリント板上
に性質の異なる回路ブロックが混在する場合での雑音対
策については、何等配慮されていないものとなってい
る。本発明の目的は、同一プリント板上に性質の異なる
回路ブロックが混在する場合に、それら回路ブロック相
互間での雑音結合が回避されつつ、回路ブロック各々で
の回路動作上の安定化を図り得るプリント板を供するに
ある。
【０００５】
【課題を解決するための手段】上記目的は、プリント板
上で性質が異なる回路ブロック各々が電源／アースパタ
ーン上、相互に分離された上、共通の電源／アースパタ
ーン部分から回路ブロック各々に電源が供給されるべ
く、本来ベタパターンとして形成されるべき電源／アー
スパターン各々は、該パターン上の相対向する回路ブロ
ック間境界位置が導体箔空白部として形成された上、該
導体箔空白部により新たに形成される回路ブロック対応
の電源／アースパターン部分と上記共通の電源／アース
パターン部分との間に形成されている狭隘な電源／アー
スパターン部分各々では、電源パターンがノイズ除去用
コンデンサを介しアースパターンに接地されるべく構成
することで達成される。
上で性質が異なる回路ブロック各々が電源／アースパタ
ーン上、相互に分離された上、共通の電源／アースパタ
ーン部分から回路ブロック各々に電源が供給されるべ
く、本来ベタパターンとして形成されるべき電源／アー
スパターン各々は、該パターン上の相対向する回路ブロ
ック間境界位置が導体箔空白部として形成された上、該
導体箔空白部により新たに形成される回路ブロック対応
の電源／アースパターン部分と上記共通の電源／アース
パターン部分との間に形成されている狭隘な電源／アー
スパターン部分各々では、電源パターンがノイズ除去用
コンデンサを介しアースパターンに接地されるべく構成
することで達成される。
【０００６】
【作用】本来ベタパターンとして形成されるべき電源／
アースパターン各々が、そのパターン上の相対向する回
路ブロック間境界位置が導体箔空白部として所定に形成
される場合には、プリント板上で性質が異なる回路ブロ
ック各々は電源／アースパターン上、相互に分離された
上、共通の電源／アースパターン部分から、その回路ブ
ロック対応の電源／アースパターン部分を介し電源が供
給され得るものである。回路ブロック対応の電源／アー
スパターン部分は共通の電源／アースパターン部分との
間で電流ル−プ断面積小さなものとして相互に分離され
得、しかも性質の異なる回路ブロック毎のア−スリタ−
ン回路が形成されることから、自ら発生する雑音は抑制
され得るものである。また、回路ブロック対応の電源／
アースパターン部分と共通の電源／アースパターン部分
との間で、電源パターンがコンデンサを介しアースパタ
ーンに接地される場合は、高周波電流としての雑音電流
はそのコンデンサを介しアースパターンに流されること
で、回路ブロック相互間での雑音結合は回避されるもの
である。
アースパターン各々が、そのパターン上の相対向する回
路ブロック間境界位置が導体箔空白部として所定に形成
される場合には、プリント板上で性質が異なる回路ブロ
ック各々は電源／アースパターン上、相互に分離された
上、共通の電源／アースパターン部分から、その回路ブ
ロック対応の電源／アースパターン部分を介し電源が供
給され得るものである。回路ブロック対応の電源／アー
スパターン部分は共通の電源／アースパターン部分との
間で電流ル−プ断面積小さなものとして相互に分離され
得、しかも性質の異なる回路ブロック毎のア−スリタ−
ン回路が形成されることから、自ら発生する雑音は抑制
され得るものである。また、回路ブロック対応の電源／
アースパターン部分と共通の電源／アースパターン部分
との間で、電源パターンがコンデンサを介しアースパタ
ーンに接地される場合は、高周波電流としての雑音電流
はそのコンデンサを介しアースパターンに流されること
で、回路ブロック相互間での雑音結合は回避されるもの
である。
【０００７】
【実施例】以下、本発明を図１，図２により説明する。
さて、本発明に係るプリント板について説明すれば、図
１（Ａ），（Ｂ）はそのプリント板を内層電源パタ−ン
の表面が露出されるようにして横断面した場合での底
面、内層アースパターンの表面が露出されるようにして
横断面した場合での平面をそれぞれ示したものである。
図２にはまた、そのプリント板の電気的等価回路が示さ
れているが、これら図１，図２を参照しつつ、本発明に
係るプリント板を説明すれば以下のようである。
さて、本発明に係るプリント板について説明すれば、図
１（Ａ），（Ｂ）はそのプリント板を内層電源パタ−ン
の表面が露出されるようにして横断面した場合での底
面、内層アースパターンの表面が露出されるようにして
横断面した場合での平面をそれぞれ示したものである。
図２にはまた、そのプリント板の電気的等価回路が示さ
れているが、これら図１，図２を参照しつつ、本発明に
係るプリント板を説明すれば以下のようである。
【０００８】即ち、本例でのプリント板では、入出力コ
ネクタと一体的構成の電源供給回路ブロック５からの電
源は電源パターン４およびアースパターン１６を介し、
回路ブロックＡ，Ｂ，Ｃ各々に供給されるが、その際、
本来ならば単純なベタパターンとして形成されるべき電
源パターン４上の回路ブロック間境界位置には、導体箔
空白部９，１０，１１が形成されるものとなっている。
また、これと同様にして、アースパターン１６上の回路
ブロック間境界位置には、導体箔空白部１７，１８，１
９が導体箔空白部９，１０，１１に相対向する状態とし
て形成されるものとなっている。これにより性質が異な
る回路ブロックＡ，Ｂ，Ｃ各々が電源／アースパターン
上、相互に分離され得るものである。結局なところ、回
路ブロックＡ，Ｂ，Ｃ各々の電源／アースパターン上で
の相互分離によって、回路ブロックＡには、電源パター
ン部分４およびアースパターン部分１６から電源パター
ン部分１およびアースパターン部分１３を介して、ま
た、回路ブロックＢには、電源パターン部分４およびア
ースパターン部分１６から電源パターン部分２およびア
ースパターン部分１４を介して、更に、回路ブロックＣ
には、電源パターン部分４およびアースパターン部分１
６から電源パターン部分３およびアースパターン部分１
５を介して、それぞれ電源が供給されているものであ
る。
ネクタと一体的構成の電源供給回路ブロック５からの電
源は電源パターン４およびアースパターン１６を介し、
回路ブロックＡ，Ｂ，Ｃ各々に供給されるが、その際、
本来ならば単純なベタパターンとして形成されるべき電
源パターン４上の回路ブロック間境界位置には、導体箔
空白部９，１０，１１が形成されるものとなっている。
また、これと同様にして、アースパターン１６上の回路
ブロック間境界位置には、導体箔空白部１７，１８，１
９が導体箔空白部９，１０，１１に相対向する状態とし
て形成されるものとなっている。これにより性質が異な
る回路ブロックＡ，Ｂ，Ｃ各々が電源／アースパターン
上、相互に分離され得るものである。結局なところ、回
路ブロックＡ，Ｂ，Ｃ各々の電源／アースパターン上で
の相互分離によって、回路ブロックＡには、電源パター
ン部分４およびアースパターン部分１６から電源パター
ン部分１およびアースパターン部分１３を介して、ま
た、回路ブロックＢには、電源パターン部分４およびア
ースパターン部分１６から電源パターン部分２およびア
ースパターン部分１４を介して、更に、回路ブロックＣ
には、電源パターン部分４およびアースパターン部分１
６から電源パターン部分３およびアースパターン部分１
５を介して、それぞれ電源が供給されているものであ
る。
【０００９】図１（Ａ），（Ｂ）から明らかなように、
回路ブロックＡ，Ｂ，Ｃ各々には、共通の電源パターン
部分４およびアースパターン部分１６から電源が供給可
とされているが、回路ブロックＡ，Ｂ，Ｃ各々は導体箔
空白部９，１０，１１、１７，１８，１９により電源／
アースパターン上、相互に分離された上、しかも電流ル
−プ断面積が小さくなるべく、リタ−ン回路として形成
されていることから、回路ブロックＡ，Ｂ，Ｃ毎での雑
音発生は抑制され得るものである。更に、回路ブロック
Ａ，Ｂ，Ｃ対応の電源／アースパターン部分と、共通の
電源パターン部分４およびアースパターン部分１６との
間に形成されている狭隘な電源／アースパターン部分
で、内層接続ランド２１，２２，２３によって、電源パ
ターンがコンデンサ６，７，８を介しアースパターンに
接地される場合には、高周波電流としての雑音電流はそ
のコンデンサ６，７，８を介しアースパターンに流され
ることで、回路ブロックＡ，Ｂ，Ｃ相互間での雑音結合
は回避され得るものである。
回路ブロックＡ，Ｂ，Ｃ各々には、共通の電源パターン
部分４およびアースパターン部分１６から電源が供給可
とされているが、回路ブロックＡ，Ｂ，Ｃ各々は導体箔
空白部９，１０，１１、１７，１８，１９により電源／
アースパターン上、相互に分離された上、しかも電流ル
−プ断面積が小さくなるべく、リタ−ン回路として形成
されていることから、回路ブロックＡ，Ｂ，Ｃ毎での雑
音発生は抑制され得るものである。更に、回路ブロック
Ａ，Ｂ，Ｃ対応の電源／アースパターン部分と、共通の
電源パターン部分４およびアースパターン部分１６との
間に形成されている狭隘な電源／アースパターン部分
で、内層接続ランド２１，２２，２３によって、電源パ
ターンがコンデンサ６，７，８を介しアースパターンに
接地される場合には、高周波電流としての雑音電流はそ
のコンデンサ６，７，８を介しアースパターンに流され
ることで、回路ブロックＡ，Ｂ，Ｃ相互間での雑音結合
は回避され得るものである。
【００１０】なお、高速回路で信号伝送路として使用さ
れるマイクロストリップラインは、信号パタ−ン直下に
ベタア−ス内層を有する構造により、伝送路そのものの
インピ−ダンスが常に一定になるように、パタ−ンを形
成しなくてはならないため、導体箔空白部上に信号パタ
−ンを通さないようにする必要がある。また、回路イン
ピ−ダンスの高い回路がある場合、極く僅かな浮遊容量
でもそれに影響を及ぼすため、信号パタ−ン直下に導体
箔空白部１２，２０を設けることにより信号パタ−ンの
インピ−ダンスを安定化させ得るものとなっている。
れるマイクロストリップラインは、信号パタ−ン直下に
ベタア−ス内層を有する構造により、伝送路そのものの
インピ−ダンスが常に一定になるように、パタ−ンを形
成しなくてはならないため、導体箔空白部上に信号パタ
−ンを通さないようにする必要がある。また、回路イン
ピ−ダンスの高い回路がある場合、極く僅かな浮遊容量
でもそれに影響を及ぼすため、信号パタ−ン直下に導体
箔空白部１２，２０を設けることにより信号パタ−ンの
インピ−ダンスを安定化させ得るものとなっている。
【００１１】
【発明の効果】以上、説明したように、請求項１による
場合は、同一プリント板上に性質の異なる回路ブロック
が混在する場合に、それら回路ブロック相互間での雑音
結合が回避されつつ、回路ブロック各々での回路動作上
の安定化が図れるものとなっている。
場合は、同一プリント板上に性質の異なる回路ブロック
が混在する場合に、それら回路ブロック相互間での雑音
結合が回避されつつ、回路ブロック各々での回路動作上
の安定化が図れるものとなっている。
【図１】図１（Ａ），（Ｂ）は、本発明に係るプリント
板を内層電源パタ−ンの表面が露出されるようにして横
断面した場合での底面、内層アースパターンの表面が露
出されるようにして横断面した場合での平面をそれぞれ
示す図
板を内層電源パタ−ンの表面が露出されるようにして横
断面した場合での底面、内層アースパターンの表面が露
出されるようにして横断面した場合での平面をそれぞれ
示す図
【図２】図２は、図１に示すプリント板の電気的等価回
路を示す図
路を示す図
４，１６…共通の電源／アースパターン、１，１３、
２，１４、３，１５…回路ブロック対応の電源／アース
パターン、９〜１１、１７〜１９…導体箔空白部、２１
〜２３…内層接続ランド、６〜８…コンデンサ
２，１４、３，１５…回路ブロック対応の電源／アース
パターン、９〜１１、１７〜１９…導体箔空白部、２１
〜２３…内層接続ランド、６〜８…コンデンサ
Claims (1)
- 【請求項１】 電源／アースパターンが内層として具備
されてなる多層プリント板であって、プリント板上で性
質が異なる回路ブロック各々が電源／アースパターン
上、相互に分離された上、共通の電源／アースパターン
部分から回路ブロック各々に電源が供給されるべく、本
来ベタパターンとして形成されるべき電源／アースパタ
ーン各々は、該パターン上の相対向する回路ブロック間
境界位置が導体箔空白部として形成された上、該導体箔
空白部により新たに形成される回路ブロック対応の電源
／アースパターン部分と上記共通の電源／アースパター
ン部分との間に形成されている狭隘な電源／アースパタ
ーン部分各々では、電源パターンがノイズ除去用コンデ
ンサを介しアースパターンに接地されてなる構成の多層
プリント板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12822395A JPH08321685A (ja) | 1995-05-26 | 1995-05-26 | 多層プリント板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12822395A JPH08321685A (ja) | 1995-05-26 | 1995-05-26 | 多層プリント板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08321685A true JPH08321685A (ja) | 1996-12-03 |
Family
ID=14979546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12822395A Pending JPH08321685A (ja) | 1995-05-26 | 1995-05-26 | 多層プリント板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08321685A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034159A (ja) * | 2008-07-25 | 2010-02-12 | Kubota Corp | 作業機用モジュール |
| JP2021512486A (ja) * | 2018-01-19 | 2021-05-13 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | 電力／接地のグリッド構造体上における、オン−ダイ（ｏｎ−ｄｉｅ）スロット−ライン（ｓｌｏｔ−ｌｉｎｅ）による隔離強化 |
-
1995
- 1995-05-26 JP JP12822395A patent/JPH08321685A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034159A (ja) * | 2008-07-25 | 2010-02-12 | Kubota Corp | 作業機用モジュール |
| JP2021512486A (ja) * | 2018-01-19 | 2021-05-13 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | 電力／接地のグリッド構造体上における、オン−ダイ（ｏｎ−ｄｉｅ）スロット−ライン（ｓｌｏｔ−ｌｉｎｅ）による隔離強化 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023753A (en) | Printed circuit | |
| US4954929A (en) | Multi-layer circuit board that suppresses radio frequency interference from high frequency signals | |
| JP3206561B2 (ja) | 多層配線基板 | |
| US5010641A (en) | Method of making multilayer printed circuit board | |
| US4904968A (en) | Circuit board configuration for reducing signal distortion | |
| US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
| EP0763967A3 (en) | Multi-layered printed wiring board | |
| US6265672B1 (en) | Multiple layer module structure for printed circuit board | |
| JP3610225B2 (ja) | プリント配線板 | |
| JPH11261238A (ja) | 多層プリント配線板と該多層プリント配線板を搭載した電子機器 | |
| JPH08242078A (ja) | プリント基板 | |
| JPH08321685A (ja) | 多層プリント板 | |
| US20090046440A1 (en) | Methods and systems for filtering signals | |
| JP3799949B2 (ja) | プリント基板 | |
| US10440814B2 (en) | Impedance matching structure of transmission line in multilayer circuit board | |
| JP2003283177A (ja) | 電子装置の放射ノイズ低減装置 | |
| JPH1174644A (ja) | 多層プリント配線基板及びその自動配線方法 | |
| JPH05235679A (ja) | 回路基板 | |
| JP2002368355A (ja) | プリント配線板 | |
| WO2022097424A1 (ja) | 信号電源分離回路が構成される多層回路基板 | |
| JPH1098310A (ja) | 高周波線路 | |
| JP2822800B2 (ja) | 回路基板とグランドプレーンとの接続方式 | |
| JPH07254784A (ja) | 多層プリント基板 | |
| JPH08204341A (ja) | プリント基板内蔵型バイパスコンデンサ | |
| JP2005310895A (ja) | 多層配線板 |