KR0137658B1 - 전자기 간섭을 방지하는 인쇄회로기판 - Google Patents

Abstract

인쇄 회로 기판은 절연 기판상에 형성된 제1도전층을 포함하고 신호 패턴과 접지 패턴을 형성하고 있다. 신호 패턴을 커버한 절연층과 접지 패턴에 접속된 제2도전층이 기판상에 연속적으로 형성된다. 대규모의 접지 영역이 제1도전층 옆의 디지털 IC의 접지 단자 근처에 형성되고, 이것은 접지 단자의 접지 임피던스가 감소되도록 제2전도층에 직접 표면 접속되어 있다. 디지털 IC의 전원 단자에 연결된 대규모의 전원 영역은 제1도전층 옆의 전원 단자 근처에 형성되고, 이것은 신호 패턴에 의해 형성된 라인간 배전 용량보다 큰 정전 용량이 전원 영역과 제2도전층 사이에 형성되도록 제2도전층과 함께 절연층을 에워싸고 있다.

Description

전자기 간섭을 방지하는 인쇄회로기판

제1도는 본 발명의 실시예에 따라 절연기판상에 형성된 제1도전층의 일예를 도시한 패턴설계도,

제2도는 제1도전층상에 형성된 절연층의 일예를 도시한 패턴설계도,

제3도는 절연층상에 형성된 제2도전층의 일예를 도시한 패턴설계도,

제4a도는 디지탈 IC의 접지단자용 구멍주변을 도시한 단면도이고, 제4b도는 절연층 및 각 도전층을 도시한 제1도의 라인(IVB)에서 본 부분 단면도,

제5a도는 디지탈 IC의 전원단자용 구멍 주변을 도시한 단면도이고, 제5b도는 절연층 및 각 도전층을 도시한 제1도의 라인(VB)에서 본 부분 단면도,

제6a도는 절연층 및 각 도전층을 도시한 제1도의 라인(VIA)에서 본 부분단면도이고, 제6b도는 제1도의 라인(VIB)에서 본 부분단면도,

제7도는 라인(A)은 제2도전층을 구비하지 않은 인쇄회로기판이 이용된 경우를 도시한것이고 라인(B)은 제1도 내지 제6도에 도시된 실시예에 따른 인쇄 회로기판으로서 본 발명의 이점을 도시한 그래프.

본 발명은 전자기간섭을 방지하는 인쇄회로기판에 관한 것이다. 특히, 본발명은 신호패턴과 접지패턴을 형성하는 제1도전층, 제1도전층을 덮는 절연층, 및 접지패턴에 접속될 절연층상에 형성된 제2도전층을 포함한 전자기간섭을 방지하는 인쇄회로기판에 관한 것이다.

현재, 마이크로컴퓨터, 마이크로프로세서 등과 같이 디지탈 IC는 다양한 전자장비뿐만 아니라 퍼스널 컴퓨터, 비디오 오락기 등에서 이용되고 있다.

디지탈 IC가 인쇄회로기판에 부착된 경우에 있어서, 인쇄회로기판 자체가 방사원이 되고, 따라서, 전자기간섭(EMI) 노이즈는 (a) 인쇄회로기판 자체로부터, 또는 (b) 인쇄회로기판에 접속된 코드 또는 케이블에 의해 형성된 안테나로부터 공기로 방사된다.

EMI노이즈가 감소하는 것을 무시하면, EMI 노이즈는 나머지 전자장비에 고주파 간섭으로서 작용한다.

즉, EMI 노이즈가 TV 수상기의 수신 노이즈나 다양한 제어 장비에서 오기능을 일으킨다.

따라서, EMI 노이즈를 최대한 감소시켜야 한다. 통상적으로, 전술한 원인(a)에 따라 차폐기술이 이용된다. 예컨대 인쇄회로기판은 금속판, 망상금속판 또는 EMI 노이즈를 접지를 통해 통과시키도록 접지면에 접속된 금속판, 망상금속판 등과 같은 실드판으로 덮여져, EMI 노이즈가 외부방사되는 것을 방지할 수 있다.

게다가, 전술한 원인(b)에 대해서는 특수한 콘덴서를 부설한 커넥터가 코드 또는 케이블을 접속하는데 이용된다.

그러나, 어떠한 종래기술에서도, EMI 노이즈를 완전히 방지하기란 불가능하다.

부가해서, 예컨대 일본실용신안공고번호 제55-29276호에 실버페이스트(silver paste)가 베이스판을 차폐시키기 위해 베이스판상에 형성되는 차폐방법의 일례가 발표되어 있다.

그러나, 이 방법은 단지 전술한 차폐기술의 수정에 지나지 않고 EMI 노이즈보다 오히려 스퓨리어스 노이즈(spurious noise)를 감소시키는 것에 쓰인다.

스퓨리어스 노이즈는 10MHz보다 작은 저주파성분을 가지며 규칙적으로 발생된다.

따라서, 일본 실용신안공고번호 55-29276에 발표된 방법은 스퓨리어스 노이즈에 대해서는 효과적이지만 디지탈 IC에서는 EMI 노이즈에 대해서는 비효과적이므로 그것은 30에서 1000MHz의 고주파성분을 가지며 불규칙적으로 발생된다.

더욱이, 일본실용신안공고번호 제55-29276호에 발표된 방법은 코드나 케이블 접속에 대해서는 다루어질 수 없다.

따라서, 발명자는 미합중국 특허번호 제4,801,489호에 대응하는 일본특허 공개번호 제62-213192호에서의 새로운 아이디어에 따라 EMI를 방지할 수 있는 신규의 인쇄회로기판을 제안했었다.

EMI를 방지할 수 있는 인쇄회로 기판은 절연베이스판상에 형성된 제1도전층을 덮기 위해 절연베이스판상에 형성된 절연층을 포함하고, 제2도전층이 코퍼잉크(copper ink)또는 페이스트(paste)의 인쇄로 절연층상에 더욱 좋게 형성된다.

제안된 인쇄회로기판은 몇몇 경우에는 효과적이지만, 인쇄회로기판의 EMI 노이즈 방지 기능을 더욱 좋게 개량하는것이 요구된다.

따라서, 본발명의 주목적은 전자기간섭을 방지하는 개량된 인쇄회로기판을 제공하는데 있고, 그것은 전자기간섭 노이즈를 효과적으로 감소시킬 수 있다.

본 발명에 따른 첫번째 양상은 절연베이스판; 절연기판상에 형성된 제1전기도전층, 신호패턴과 접지패턴을 형성하는 제1전기도전층; 신호패턴을 최소한으로 덮기 위해 제1도전층상에 형성된 절연층; 및 절연층상에 형성되고 전기적으로 접지패턴에 접속된 제2도전층을 포함하는 전자기간섭을 방지하는 인쇄회로기판이고, 인쇄회로기판은 넓은 영역의 접지면이 디지탈 IC의 접지단자 주변에서 디지탈 IC의 접지단자에 접속되기 위해 형성된 것에 대해 제1도전층의 특성이 있으며, 그점에서 제2도전층 및 접지면이 직접 접속된 표면이므로 디지탈 IC의 접지단자의 접지 임피던스를 감소시킬 수 있다.

본 발명에 따른 두번째 양상은 절연베이스판; 절연베이스판상에 형성된 제1도전층, 신호패턴 및 접지패턴을 형성하는 상기 제1도전층; 신호 패턴을 최소한으로 덮기 위해 제1도전층상에 형성된 절연층; 및 절연층상에 형성되고 접지패턴에 전기적으로 접속된 제2도전층을 포함하는 전자기간섭을 방지하는 인쇄회로기판이고, 인쇄회로기판은 넓은 영역의 전원면이 전원단자 주변에서 디지탈 IC의 전원단자 접속되기 위해 형성된 것에 대해 제1도전층의 특성이 있으며, 그점에서 전원면이 제2도전층과 함께 절연층을 삽입하므로 신호패턴에 의해 형성된 라인과 라인간의 분포용량보다 더큰 정전용량이 전원면과 제2도전층 사이에 형성될 수 있다.

본 발명에 따른 세번째 양상은 절연베이스판; 절연베이스판상에 형성된 제1도전층, 신호패턴과 접지패턴을 형성하는 상기 제1도전층; 신호패턴을 최소한으로 덮기 위해 제1도전층상에 형성된 절연층, 및 절연층상에 형성되고 접지패턴에 전격적으로 접속된 제2도전층을 포함하는 전자기간섭을 방지하는 인쇄회로기판이고, 인쇄회로기판은 넓은 접지면이 접지단자의 주변에서 커넥터의 접지단자에 접속되기 위해 형성된 것에 대해 제1도전층의 특성이 있으며, 그점에서 제2도전층이 접지면에 직접 접속된 표면이므로 커넥터의 접지단자의 접지 임피던스가 감소될 수 있으며, 그리고 넓은 영역의 용량(capacitance)면이 제1도전층에 의해 나머지 단자의 주변에서 형성된 커넥터의 나머지 단자에 접속되기 위해 형성되므로, 그점에서 용량면이 제2도전층과 함께 절연층을 삽입하므로 신호패턴에 의해 형성된 라인과 라인간의 분포용량보다 큰 정전용량이 용량면과 제2도전층 사이에 형성될 수 있다.

넓은 영역의 접지면이 제2도전층에 직접 접속된 표면이므로, 접지면의 접지 임피던스, 즉 거기에 접속된 디지탈 IC의 접지단자는 최소가 된다.

종래의 인쇄회로기판에서는, 접지패턴이 어떤 구체적인 고찰없이 형성되었기 때문에, 접지패턴 자체적으로 인덕턴스 성분을 가지므로, 접지패턴이 30에서 1000MHz의 고주파성분을 가지는 EMI 노이즈에 대해 이상적인 접지가 될 수 없었고 그래서, 약하거나 적은 인덕턴스에너지는 고주파 전류의 넓은 변화의 흐름에 의해 발생된 경우였다.

대조적으로, 본발명에서는, 접지면이 제2도전층에 직접 접속된 표면인 접지면에 따라 최소가 되기 때문에, 유도에너지가 발생되지 않는다.

따라서, 유도 에너지에 기인하는 EMI 노이즈가 효과적으로 억제될 수 있다.

부가해서, 넓은 영역의 전원면과 제2도전층은 절연층을 삽입하기 위해 서로 대향하고 있기 때문에 정전용량이 그것 사이에서 형성될 수 있다.

정전용량은 신호패턴간에 형성된 라인과 라인간의 분포용량보다 크게 된다.

따라서, 전원면이 형성되지 않으면, 신호패턴간의 혼신은 신호패턴간의 분포용량에 대한 변화에 기인하므로, 따라서, 신호전류의 누전은 전계와 자계의 상호작용에 의해 발생하므로, 결국 EMI 노이즈가 발생된다.

그러나, 전원면에 따른 정전용량 본 발명에서는 라인과 라인간의 분포용량보다 크므로, 따라서 누전되는 신호전류가 넓은 정전용량을 지나서 완전히 접지되고, 따라서 누전신호전류에 기인하는 EMI 노이즈가 효과적으로 억제될 수 있다.

커넥터의 접지단자와 관련된 접지면으로서, 동일한것은 디지탈 IC에 대해 접지면의 접지단자로서 같거나 유사한 기능을 수행할 수 있다.

더욱이, 신호패턴의 라인과 라인간의 분포용량보다 큰 정전용량은 커넥터의 나머지 단자와 관련하여 형성된 용량면에 의해 형성되어, 그것에 의해 신호패턴들간의 라인과 라인간의 특성 임피던스가 더 낮게 되므로, 따라서, 나머지 단자에 저장된 에너지, 즉 다른 신호패턴이 작게 되어서, 저장된 에너지에 기인하는 EMI 노이즈가 억제될 수 있다.

특히, 신호패턴은 인덕턴스 성분을 가지므로, 에너지는 디지탈 IC의 적은 입력 임피던스에 대한 부정합에 기인하는 신호패턴에 저장되는데, 예를들어, 저장된 에너지가 EMI 노이즈로서 방사된다.

이것은 신호패턴이 꺾이거나 휘어진다는 점은 주목할 만하다. 대조적으로, 큰 정전용량이 용량면에 의해 형성되기 때문에, 전술한 것처럼, 신호패턴에 기인하는 저장 에너지가 적어지므로, 저장에너지에 기인하는 EMI 노이즈가 억제될 수 있다.

본 발명에 따라, EMI 노이즈는 접지면에 의해 매우 효과적으로 억제된다.

특히, 본 발명에 따라, EMI 노이즈 성분이 인쇄회로기판 상에서 발생되는 것으로부터 억제되기 때문에, 종래의 것과 다른 것처럼, 인쇄회로기판 자체가 EMI 노이즈의 방사원이 되지 못한다.

따라서, 본 발명에 따른 EMI를 방지하는 인쇄회로기판이 이용된 경우, 전술한 종래의 차폐기술, 특수한 커넥터 따위를 사용하는 것은 불필요하게 된다.

따라서, 방금 말한 것에 대해 많은 돈을 절약할 수 있다.

부가해서, 큰 정전용량이 전원면 및/ 또는 용량면을 형성함에 의해 얻어진다면, 종래의 인쇄회로기판상에 대해 현재의 회로를 조립하는데 필요로 했던 많은 바이패스 콘덴서(bypass capacitor)를 뺄 수 있다.

각각의 콘덴서들이 바이패스 콘덴서로 이용된 경우라면, 고주파영역에서 주파수 특성은 그곳의 리드선의 인덕턴스에 기인하여 저하되므로, 따라서, 각각의 콘덴서들은 30에서 1000MHz의 넓은 주파수영역에 존재하는 EMI 노이즈에 대하여 비효과적이다.

대조적으로, 전원면과 용량면에 의해 형성된 정전용량을 리드선으로 접속할 필요가 없고, 주파수특성에 대한 저하가 발생되지 않으므로, 정전용량이 바이패스 콘덴서로서 효과적으로 작용할 수 있다.

본 발명의 목적, 그외 다른 목적, 특성, 양상 및 이점은 첨부도면과 관련하여 본 발명의 실시예에 대한 다음의 상세한 설명으로부터 더욱 분명해질 것이다.

제1도에 대해, 본 실시예의 전자기간섭을 방지하는 인쇄회로기판(10)은 사선(해칭선)으로 도시된 제1도전층상에 예를들어, 그라스-에폭시(glass-epoxy) 및 동박(copper foil)로 만들어진 절연베이스판(12)을 포함한다.

종래의 인쇄회로기판과 유사한 것과 같이, 제1도전층(11)은 신호가 흐르는 신호패턴(14)과 접지패턴(16)을 형성한다.

부재문자(A)로 도시된 영역은 마이크로컴퓨터, 마이크로프로세서 또는 그밖의 것에서 디지탈 IC(도시되지 않음)가 부착되는 영역이고, 그리고 부재문자(B)로 도시된 영역은 인쇄회로기판(10)을 인쇄회로기판(10)보다 장비나 다른 인쇄회로기판에 접속하는 커넥터(도시되지 않음)가 부착되기 위해 있는 영역이다.

영역(A)을 보면, 듀얼-인-라인 디지탈 IC의 각 단자(도시되지 않음)에 대한 구멍(18a,...)가 형성된다.

구멍(18ae)은 디지탈 IC의 접지단자를 끼우는 구멍이며, 넓은 영역을 가지는 접지면(20ae)의 구멍(18ae)주변에 형성된다.

부가해서, 구멍(18av)은 디지탈 IC의 전원(Vcc)에 대한 단자를 끼우는 구멍이며, 넓은 영역을 가지는 전원면(22av)은 구멍(18av)의 주변에서 형성된다.

영역(B)을 보면, 커넥터의 각 단자(도시되지 않음)에 대한 구멍들이 형성된다.

구멍(18be)은 커넥터의 접지단자를 끼우는 구멍이며, 넓은 영역을 가지는 접지면(20be)이 구멍(18be)의 주변에서 형성된다.

부가해서, 구멍(18bs)들은 접지단자보다 다른 신호단자들을 끼우는 구멍이며, 넓은 영역을 가지는 용량면(24bs)들은 구멍(18bs)의 주변에서 형성된다.

절연베이스판(12) 위에, 제2도에서 사선(해칭선)으로 도시된 절연수지층(26)은 제1도전층(11)의 부분, 즉 절연베이스판(12) 위의 접지패턴(16)(제1도)과 신호패턴(14)(제1도)을 덮기 위해 형성된다. 전술한 영역(A)에 대응하는 영역(A')에서, 접지면(20ae)(제1도)에 대해 실제로 동일한 형태를 가지는 구멍(26ae)은 접지면(20ae)과 같은 위치에서 형성된다.

전술한 전원면(22av)을 포함하는 영역(A')의 잔류 부분에서, 절연수지층(26a)이 형성된다.

부가해서, 전술한 영역(B)에 대응하는 영역(B')에서, 접지면(20be)(제1도)에 대해 실제로 동일한 형태를 가지는 구멍(26be)은 그것과 같은 위치에서 형성된다.

절연수지층(26b)은 전술한 용량면(22bs)의 부분을 포함한 영역(B')의 잔류부분에서 형성된다.

절연베이스판(12)상에 대해, 제3도에서 사선(해칭선)으로 도시된 제2도전층은 제2도에 도시된 절연수지층(26)위에 형성된다.

제2도전층(28)은 임의의 도전물질로 형성될 수 있다.

따라서, 제2도전층(28)은 출원중인 일본국 특허 공개번호 제62-213192호(미합중국 특허번호 제4,801,489호)에 발표된 것과 유사한 코퍼잉크나 페이스트로 형성될 수 있다.

제3도에 도시된 것처럼, 제2도전층(28)은 예컨대, 제2도에 도시된 영역(C)에서 가능한 많은 부분에 대해 절연베이스판(12)상에서 절연 패턴(16)에 접속되기 위해 실제로 절연기초판(12)의 전 표면에서 형성된다.

제4a도 및 제4b도에 도시된 것처럼, 디지탈 IC의 접지단자에 대해 구멍(18ae)을 에워싼 접지면(20ae)은 접지면(20ae)과 동일한 형태를 가지는 절연수지층(26)의 구멍(26ae)(제2도)을 통과하는 제2도전층에 직접 접속된 표면이다. 따라서, 접지면(20ae)와 제2도전층(28)간의 인덕턴스는 매우 작으므로, 접지면(20ae)의 접지 임피던스, 즉 디지탈 IC의 접지단자(30)는 매우 작다.

제5a도 및 제5b도에 도시된 것처럼, 디지탈 IC의 전원단자에 대한 구멍(18av)의 주변에서 전원면(20av)는 절연수지층(26a)을 거쳐 제2전기도전층(28)에 면하고 있다. 따라서, 매우 큰 정전용량은 전원면(20av)과 제2도전층(28)사이에서 형설될 수 있다.

정전용량 같은 것은 제1도에 도시된 신호패턴(14)에 의해 형성된 라인과 라인간의 분포용량보다는 크다.

유사하게, 제6a도에 도시된 것처럼, 커넥터의 접지단자에 대한 구멍(18be)의 주변(제1도)에서 접지면(20be)은 접지면(20be)과 동일한 형태를 가지는 절연수지층(26)의 구멍(26be)(제2도)를 통과하는 제2도전층(28)에 직접 접속된 표면이다. 따라서, 접지면(20be)과 제2도전층(28)간의 인덕턴스는 매우 작으므로, 접지면(20be)의 접지 임피던스, 즉, 커넥터의 접지단자(도시되지 않음)는 매우 작다.

부가해서, 제6b도에 도시된 것처럼, 커넥터의 신호단자에 대해 구멍(18bs)(제1도)의 주변에서 용량면(20bs)은 절연수지층(26)을 거쳐 제2도전층(28)에 면하고 있다. 따라서, 매우 큰 정전용량은 용량면(20bs)과 제2도전층(28)의 각 부분간에서 형성된다.

정전용량은 제1도에 도시된 신호패턴(14)에 의해 형성된 라인과 라인간의 분포용량보다는 크다.

전술한 실시예에 따라, 제7도에서 라인(B)으로 도시된 것처럼, 발명자는 EMI 노이즈가 30에서 1000MHz의 주파수 범위에서 발생되지 않는다는것을 증명하고 있다.

부가해서, 제7도의 라인(A)은 사전 인쇄회로기판이 제2도전층을 가지지 않는 경우의 EMI 노이즈레벨을 도시한다.

부가해서, 도시된 실시예에서, 전자성분의 리드선과 커넥터의 단자들이 인쇄회로기판의 구멍을 통과하여 끼워진다; 그러나, 본 발명이 소위 표면접착형의 인쇄회로기판에 이용될 수 있는 것을 말할 필요가 없다.

본 발명을 상세하게 기술하고 예시하였지만, 본발명의 사상 및 범위는 첨부된 청구범위에 의해서만 제한되지 않는다는 것을 알게 될 것이다.

Claims (11)

1. 제1판영역을 가지며, 디지탈 IC의 단자가 삽입될 수 있는 제1다수의 관통구멍을 갖춰 형성되는 절연베이스판; 상기 절연베이스판의 상기 제1판영역보다 작은 제2판영역을 각각 가지며, 상기 디지탈 IC가 상기 절연베이스판상에 장착되는 위치에서 상기 제1다수의 관통구멍 중 대응하는 하나와 연관되어 형성되는 다수의 접속영역: 상기 절연베이스판의 상기 제1판영역보다 작고 상기 각각의 접속영역의 상기 제2판영역보다 큰 제3판영역을 가지며, 상기 다수의 접속부로부터 떨어진 상기 절연베이스판상의 위치에서 배열되는 접지패턴: 작은폭을 가지며, 상기 제1다수의 관통구멍중 적어도 하나에 삽입되는 상기 디지탈 IC의 상기 다수의 신호단자 중 적어도 하나와 다른 전자소자의 접속단자를 전기적으로 접속하기 위해 형성되는 적어도 하나의 신호패턴: 작은 폭을 가지며, 상기 디지탈 IC의 상기 접지단자가 접속되어야 하는 적어도 하나의 상기 접속영역에 전기적으로 접속되기 위해 형성되는 접지패턴: 및 상기 각각의 다수의 접속영역의 상기 제2판영역보다 크며, 상기 접지패턴의 상기 제3판영역보다 작은 제4판영역을 가지며, 상기 디지탈 IC의 상기 접지단자가 접속되어야 하는 상기 다수의 접속영역중 적어도 하나에 가까이 형성되는 제1접지면을 포함하는 제1도전층; 상기 신호패턴, 상기 접지패턴 및 실제노출되어 남아 있는 상기 제1접지면을 덮기 위해 상기 절연베이스판상에 형성된 절연층; 및 상기 절연층상에 형성되고, 상기 접지패턴과 상기 제1접지면에 전기적으로 접속되는 제2도전층으로 구성되며, 여기서 상기 디지탈 IC의 상기 접지단자의 접지임피던스는 상기 다수의 관통구멍중 하나에 삽입된 상기 디지탈 IC의 상기 접지단자를 상기 제1접지면을 통해 상기 접지 패턴과 상기 제2도전층에 접속시킴으로써 감소되는 것을 특징으로 하는 전원단자, 접지단자, 다수의 신호단자 및 적어도 하나의 접속단자를 갖는 다른 전자소자를 가지는 적어도 하나의 디지탈 IC가 장착되어 전자기 간섭을 방지할 수 있는 인쇄회로기판.
2. 제1항에 있어서, 상기 제1도전층은 상기 디지탈 IC의 상기 전원단자를 둘러싸는 영역에 형성되는 전원면을 더욱 포함하며, 상기 전원면은 상기 전원단자가 접속되어야하는 상기 하나의 접속영역층의 상기 제2영역보다 큰 제5판영역을 가지며, 여기서 상기 전원면은 상기 신호패턴과 상기 제2도전층 사이에 형성된 라인과 라인간의 분포용량 보다 큰 정전용량이 상기 전원면과 상기 제2도전층 사이에 형성되도록 하는 상기 절연층에 의해서 상기 제2도전층과 분리되는 것을 특징으로 하는 인쇄회로기판.
3. 제2항에 있어서, 상기 다른 전자소자는 다수의 커넥터 단자와 접지단자를 포함하며 상기 인쇄회로 기판을 다른 장치에 접속시키는 커넥터를 포함하고, 상기 절연베이스판은 상기 다수의 커넥터 단자가 삽입되는 제2다수의 관통구멍을 갖춰 형성되고, 상기 제1도전층은 상기 절연베이스판상의 상기 제2의 다수의 관통구멍 근처 영역에서 형성되고 상기 제2다수의 관통구멍중 하나에 삽입된 상기 커넥터의 상기 접지단자와 상기 제2도전층을 전기적으로 접속시키는 제2접지면을 더욱 포함하며, 상기 제2접지면은 상기 각각의 접속영역의 상기 제2판영역보다 큰 제6판영역을 가지며, 여기서 상기 커넥터의 상기 접지단자는 상기 커넥터의 상기 접지단자의 접지임피던스를 감소시키기 위해 상기 제2도전층을 통해 상기 제2접지면에 대한 상기접지패턴과 접속되는 것을 특징으로 하는 인쇄회로기판.
4. 제1항에 있어서, 상기 제1도전층은 상기 디지탈 IC의 상기 신호단자가 접속되는 상기 접속영역 근처 상기 절연베이스판상의 영역에서 형성되는 용량면을 포함하여, 상기 용량면은 상기 각각의 접속부의 상기 제2판영역보다 큰 제7판영역을 가지며, 여기서 상기 용량면은 제2도전층과 상기 신호패턴 사이에 형성된 라인과 라인간의 분포용량 보다 큰 정전용량이 상기 용량면과 상기 제2도전층 사이에 형성되도록 하는 상기 절연층에 의해서 상기 제2도전층과 분리되는 것을 특징으로 하는 인쇄회로기판.
5. 제1항에 있어서, 상기 다른 전자소자는 다수의 커넥터단자와 접지단자를 포함하며 상기 인쇄회로 기판과 다른 장치를 접속시키는 커넥터를 포함하고, 상기 절연베이스판은 상기 다수의 커넥터단자가 삽입되는 제2다수의 관통구멍을 갖춰 형성되고, 상기 제1도전층은 상기 절연베이스판상의 상기 제2다수의 관통구멍 근처 영역에서 형성되고 상기 제2다수의 관통구멍 중 하나에 삽입된 상기 커넥터의 상기 접지단자와 상기 도전층을 전기적으로 접속시키기 위한 제2접지면을 더욱 포함하며, 상기 제2접지면은 상기 각각의 접속영역의 상기 제2판영역 보다 큰 제6판영역을 가지며, 여기서 상기 커넥터의 상기 접지단자는 상기 커넥터의 상기 접지단자의 접지임피던스를 감소시키기 위해 상기 제2도전층을 통해 상기 제2접지면에 대한 상기 접지패턴과 접속되는 것을 특징으로 하는 인쇄회로기판.
6. 제1항에 있어서, 상기 제1도전층은 상기 디지탈 IC의 상기 신호단자가 접속되는 상기 접속부와 가까운 상기 절연베이스판상의 영역에서 형성되는 용량면을 포함하며, 상기 용량면은 상기 각각의 접속부의 상기 제2판영역 보다 큰 제7판영역을 가지며, 여기서 상기 용량면은 제2도전층과 상기 신호패턴 사이에 형성된 라인과 라인간의 분포용량 보다 큰 정전용량이 상기 용량면과 상기 제2도전층 사이에 형성되도록 하는 상기 절연층에 의해서 상기 제2도전층과 분리되는 것을 특징으로 하는 인쇄회로기관.
7. 절연베이스판; 상기 절연베이스판상에 형성되고, 신호패턴과 접지패턴을 형성하는 제1도전층; 상기 신호패턴을 최소한으로 덮기 위하여 상기 절연베이스판상에 형성된 절연층; 상기 절연층상에 형성되고 상기 접지패턴에 전기적으로 접속된 제2도전층; 사용중인 디지탈 IC를 수용할 수 있으며, 전원단자 수용영역 및 접지단자 수용영역을 갖는 적어도 하나의 영역; 상기 제1도전층에 의해서 상기 접지단자 수용영역 가까이에 형성되고 상기 접지단자 수용영역에 접속되며, 상기 제2도전층에 직접표면 접속되어 상기 디지탈 IC의 상기 접지단자의 접지 임피던스가 감소될 수 있도록 하는 넓은 영역의 접지면; 상기 제1도전층에 의해서 상기 디지탈 IC의 상기 전원단자 수용영역 가까이에 형성되고 상기 전원단자 수용영역에 접속되며, 상기 절연층을 삽입하기 위해 상기 제2도전층과 대향하여서 상기 신호패턴에 의해서 형성된 라인과 라인간의 분포용량보다 큰 정전용량이 상기 전원면과 상기 제2도전층사이에 형성될 수 있도록 하는 넓은 영역의 전원면; 사용중인 전기적인 커넥터를 수용할 수 있으며, 커넥터 접지단자 수용영역과 적어도 하나의 다른 단자수용영역을 갖는 영역; 상기 커넥터 접지단자 수용영역 가까이에서 형성되고 상기 제1도전층에 의해서 상기 커넥터 접지단자 수용영역에 접속되며, 상기 제2도전층에 직접표면접속 되어 상기 커넥터의 상기 접지단자의 접지 임피던스가 감소될 수 있도록 하는 넓은 영역의 제2접지면; 및 상기 다른 단자수용영역 가까이에 형성되고 상기 다른 단자 수용영역에 접속되며, 상기 절연층을 삽입하기 위해서 상기 제2도전층과 대향하여서 상기 신호패턴에 의해서 형성되는 라인과 라인간의 분포용량 보다 큰 정전용량이 상기 용량면과 상기 제2도전층 사이에 형성될 수 있도록 하는 넓은 영역의 용량면으로 구성되는 것을 특징으로 하는 전자기 간섭을 방지할 수 있는 인쇄회로기판.
8. 절연베이스판; 상기 절연베이스판상에 형성되고 신호패턴과 접지패턴을 형성하는 제2도전층; 상기 신호패턴을 최소한으로 덮기 위해 상기 절연베이스판상에 형성된 절연층; 상기 절연층상 상에 형성되고 상기 접지패턴에 전기적으로 접속되는 제2도전층; 사용중인 디지탈 IC를 수용할 수 있으며, 전원단자 수용영역 및 접지단자 수용영역을 갖는 적어도 하나의 영역; 상기 제1도전층에 의해서 상기 접지단자 수용영역 가까이에 형성되고 상기 접지단자 수용영역에 접속되며, 상기 제2도전층에 직접표면 접속되어 상기 디지탈 IC의 상기 접지단자의 접지임피던스가 감소될 수 있도록 하는 넓은 영역의 접지면; 사용중인 전기적인 커넥터를 수용할 수 있으며, 커넥터 접지단자 수용영역과 적어도 하나의 다른 단자수용영역을 갖는 영역; 상기 커넥터의 상기 커넥터 접지단자 수용영역 가까이에 형성되고 상기 제1도전층에 의해서 상기 커넥터접지 수용영역에 접속되며, 상기 제2도전층에 직접표면 접속되어 상기 커넥터의 상기 접지단자의 접지임피던스가 감소될 수 있도록 하는 넓은 영역의 제2접지면; 및 상기 커넥터의 상기 다른 단자수용영역 가까이에 형성되고 상기 다른 단자수용영역에 접속되며, 상기 절연층을 삽입하기 위해 상기 제2도전층에 대향하여서 상기 신호패턴에 의해서 형성된 라인과 라인간의 분포용량 보다큰 정전용량이 상기 용량면과 상기 제2도전층 사이에 형성될 수 있도록 하는 넓은 영역의 용량면으로 구성되는 것을 특징으로 하는 전자기 간섭을 방지할 수 있는 인쇄회로기판.
9. 절연베이스판; 상기 절연베이스판상에 형성되고 신호패턴과 접지패턴을 형성하는 제1도전층; 상기 신호패턴을 최소한으로 덮기 위해서 상기 절연베이스판상에 형성된 절연층; 상기 절연층상에 형성되고 상기 접지패턴과 전기적으로 접속하는 제2도전층; 적어도 하나의 신호수용 단자영역을 가지며 적어도 하나의 신호수용단자를 갖는 전기소자와 접속하는데 쓰이는 적어도 하나의 영역; 및 상기 전기소자에 연관된 상기 신호수용단자영역 가까이에 형성되고 상기 신호수용단자 영역에 접속되며, 상기 절연층을 삽입하기 위해 상기 제2도전층과 대향하여서 상기 신호패턴에 의해서 형성된 라인과 라인간의 분포용량 보다큰 정전용량이 상기 용량면과 상기 제2도전층사이에 형성되도록하는 넓은영역의 용량면으로 구성되는 것을 특징으로 하는 전자기 간섭을 방지할 수 있는 인쇄회로기판.
10. 제9항에 있어서, 상기 정전용량은 상기 전기소자의 상기 신호수용단자에 대한 바이패스용량으로 작용하도록 상기 제2도전층에 의해서 형성된 접지에 접속되는 것을 특징으로 하는 전자기 간섭을 방지할 수 있는 인쇄회로기판.
11. 제10항에 있어서, 상기 전기소자는 고주파수 영역에서 동작하는 소자를 포함하는 것을 특징으로 하는 전자기 간섭을 방지할 수 있는 인쇄회로기판.