JPH01175292A - Emi対策用回路基板 - Google Patents

Emi対策用回路基板

Info

Publication number
JPH01175292A
JPH01175292A JP33556387A JP33556387A JPH01175292A JP H01175292 A JPH01175292 A JP H01175292A JP 33556387 A JP33556387 A JP 33556387A JP 33556387 A JP33556387 A JP 33556387A JP H01175292 A JPH01175292 A JP H01175292A
Authority
JP
Japan
Prior art keywords
parts
weight
resin
copper
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33556387A
Other languages
English (en)
Other versions
JP2539871B2 (ja
Inventor
Fumio Nakaya
仲谷 二三雄
Shinichi Wakita
真一 脇田
Hisatoshi Murakami
久敏 村上
Tsunehiko Terada
恒彦 寺田
Katsuya Nakagawa
克也 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nintendo Co Ltd
Tatsuta Electric Wire and Cable Co Ltd
Original Assignee
Nintendo Co Ltd
Tatsuta Electric Wire and Cable Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nintendo Co Ltd, Tatsuta Electric Wire and Cable Co Ltd filed Critical Nintendo Co Ltd
Priority to JP62335563A priority Critical patent/JP2539871B2/ja
Publication of JPH01175292A publication Critical patent/JPH01175292A/ja
Application granted granted Critical
Publication of JP2539871B2 publication Critical patent/JP2539871B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はEMI対策用回路基板に関し、特にたとえば
家庭用テレビゲームなどのようにケーブルなどによって
他の機器に接続される電子回路を構成する、EMI対策
用回路基板に関する。
〔従来技術〕
最近では、FCC(連邦通信委員会)と同じように、我
が国においても、電磁波妨害(EMI)についての規制
が厳しくなってきた。本件出願人は、先に、たとえば実
開昭58−72895号などによって、そのようなEM
Iを防止することができる装置を提案した。
〔発明が解決しようとする問題点〕
上述の従来技術は、シールドケースを用いるため、たと
えばパーソナルコンピュータやその他の独立した機器に
ついては非常に有効である。
しかしながら、たとえばファミリーコンピュータ(登録
商標)のような家庭用ゲーム機やパーソナルコンピュー
タ等の画像処理機能を有する電子機器のEMI対策とし
ては十分ではなかった。その理由は、ゲーム機本体が長
いケーブルを介して他の機器たとえばテレビジョン受像
機やコントローラなどに接続され、全体をシールドケー
スで覆うことができないからである。すなわち、上述の
従来技術では、シールドケース内に電磁波エネルギを閉
じ込めて不要輻射を防止するものであり、ゲーム機から
延びるケーブルを通して輻射される電磁波に対しては有
効ではない。
それゆえに、この発明の主たる目的は、新規な構成のE
MI対策用回路基板を提供することである。
この発明の他の目的は、回路基板上に構成された電子回
路からの不要な電磁波の輻射を効果的に抑制できる、E
MI対策用回路基板を提供することである。
この発明の他の目的は、シールド電極層とじて銅性イン
ク層を用いた、EMI対策用回路基板を提供することで
ある。
この発明のその他の目的は、部品実装のために溶融半田
槽に浸漬しても、銅性インク層に熱変形が生じることが
なくかつその導電性が低下する虞のない、EMI対策用
回路基板を提供することである。
〔問題点を解決するための手段〕
この発明は、簡単にいえば、基板、基板の少なくとも一
方主面上に形成され、かつ所望の回路に応じてアースパ
ターンを含む回路パターンが形成された導電層、アース
パターンの部分を除いて基板上に導電層を覆うように形
成される絶縁層、および絶縁層上に形成され、アースパ
ターンに接続されるシールド電極層を備え、そのシール
ド電極層を、金属銅粉100重量部と、メラミン樹脂3
5〜50%とポリエステル系樹脂20〜35重量%とレ
ゾール型フェノール樹脂15〜30重量%とからなる樹
脂混和物10〜25重量部と、脂肪酸または脂肪酸の金
属塩0. 1〜2重量部と、キレート形成剤0.5〜4
重量部とを配合してなる調性インクによって形成した、
EMI対策用回路基板である。
〔作用〕
導電層の上のシールド電極層がない従来の回路基板では
、導電層において隣接するパターン間で浮遊容量ないし
分布容量を形成する。この発明では、導電層の上にそれ
に接近してシールド電極層が形成されているので、導電
層の各パターンは隣接するパターンとの間でよりもむし
ろ、その接近したシールド電極層との間で分布容量を形
成する、このシールド電極層は、アースパターンに接続
されているので、高周波的にアースされることになる。
したがって、導電層の各パターンにたとえば誘導などに
よって生じた不要な電磁波は、上述の分布容量を通して
アースに流れる。そのため、回路基板それ自体において
不要な電磁波エネルギが除去される。
〔発明の効果] この発明によれば、電子回路を構成する回路基板それ自
体における不要成分のエネルギが低減されるので、たと
えそれにケーブルなどを接続しても、そのケーブルを通
して不要輻射が生じることはない。したがって、この発
明は、あらゆる形式の電子機器のEMI対策として非常
に有効である。すなわち、従来のもののように、シール
ドケースを用いるEMI対策では、電子回路基板それ自
体から延長されたケーブルなどを通して不要な電磁波が
輻射されたが、この発明の回路基板を用いれば、その回
路基板そのものにおいて既に不要な電磁波が除去されて
いるので、そこにケーブルなどを接続してもそれらにか
かわらず、安定的に不要輻射を防止することができる。
また、シールド電極層を形成するために、調性インクを
たとえば塗布だけでよいので、その製造工程が複雑にな
るという問題は生じない。しかも、その調性インクとし
て、金属銅粉100重量部と、メラミン樹脂35〜50
重量%とポリエステル系樹脂20〜35重量%とレゾー
ル型フェノール樹脂15〜30重量%とからなる樹脂混
和物10〜25重量部と、脂肪酸または脂肪酸の金属塩
0.1〜2重量部と、キレート形成剤0.5〜4重量部
とを配合してなる銅性インクを用いるので、耐熱性がよ
く、部品実装のためにその回路基板をたとえば溶融半田
槽に浸漬しても、銅性インク層すなわちシールド電極層
に熱変形(ふくれ等)を生ずることがなく、その導電性
が良好に維持される。
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
〔実施例〕
第1図はこの発明の一実施例を示す断面図である。この
回路基板ないしプリント基板10は、たとえば合成樹脂
やセラミックスのような絶縁材料からなる基板12を含
む。この基板12はいわゆる両面基板として構成されて
いて、基板12の両主面には、たとえば銅箔のような導
電層14が形成されていて、この導電層14にはエツチ
ングによって必要な回路のための回路パターンが形成さ
れる。なお、この回路パターンには、通常アースパター
ンが含まれる。
基板12にはスルーホール16があけられていて、この
スルーホール16の内壁にはめっきN18が形成される
。このめっき層18は、基板12の両面の導電層14を
相互に接続する必要のある場合に形成され、その両端が
対応するそれぞれの導電層14に接続される。なお、め
っき層18は、スルーホール16が単に部品(図示せず
)の挿入孔として用いられる場合には不要であるかも知
れない。
基板12の両主面には、導電層14を覆うように、しか
しアースパターン14aの部分を除いて、半田レジスト
層20が形成される。この半田レジスト層20は、導電
層14のうち、後の工程において半田が付着されるべき
ではない領域に形成されるものであるが、さらに、後述
の銅性インク層22と導電層14との絶縁を確保するた
めにも利用され得る。また、この半田レジスト層20に
よって覆われていないないアースパターン14aには、
後述の銅性インク層22が接続される。
基板12の両生面上には、半田レジスト層20の上に、
基板12のほぼ全面にわたって、導電層14を覆うよう
に、銅性インク層22が形成される。この銅性インク層
22を形成するための銅性インクとしては、たとえば、
タック電線株式会社製の後述のような組成を有する銅性
インクが利用可能である。ちなみに、この銅性インクは
、フィラーとしての銅の微粒子と、これら微粒子どうし
を強固に接着するためのバインダと、導電性を長期安定
に維持するための各種添加剤とを混合してつくられてい
る。銅微粒子の粒径は、この銅性インク層22を印刷形
成する際のシルクスクリーン−のメツシュ径よりも小さ
く選ばれる。また、バインダとしては、たとえばレゾー
ル型フェノール樹脂のような熱硬化性樹脂が用いられ、
粘度調整のために適宜の溶剤が利用される。
具体的にいえば、銅性インク層22を形成するために、
金属銅粉100重量部と、メラミン樹脂35〜50重量
%とポリエステル系樹脂20〜35重量%とレゾール型
フェノール樹脂15〜30重量%とからなる樹脂混和物
10〜25重量部と、脂肪酸または脂肪酸の金属塩0.
1〜2重量部と、キレート形成剤0.5〜4重量部とを
配合してなる銅性インクが用いられる。
金属銅粉は、片状、樹枝状1球状、不定形状などのいず
れの形状であってもよく、その粒径は100μm以下が
好ましく、特に1〜30μmが好ましい。粒径が1μm
未満のものは酸化されやすく、得られる塗膜の導電性が
低下するので好ましくない。そして、金属銅粉の配合量
は、常に100重量部として使用する。
樹脂混和物中のメラミン樹脂は、アルキル化メラミン樹
脂であって、メチル化メラミンまたはブチル化メラミン
樹脂などから選ばれる少なくとも1種を使用する。メラ
ミン樹脂は、上述の金属銅粉や他の成分をよくバインド
するものである。
樹脂混和物中のメラミン樹脂の配合量は、他のバインダ
として使用するポリエステル系樹脂およびレゾール型フ
ェノール樹脂との配合において、35〜50重景%で重
量。
メラミン樹脂の配合量が35重量%未満では、金属銅粉
を充分にバインドすることができず、メラミン樹脂の三
次元網目構造が不安定となって、耐熱性を著しく低下さ
せるので好ましくない、逆に、50重量%を超えるとき
は、回路基板の回路パターンを形成する銅箔との密着性
を著しく低下させるので好ましくない。
なお、耐熱性は、たとえば、260°Cの溶融半田槽に
60秒間浸漬して引き上げた後の表面状態を観察するこ
とによって評価できる。このとき表面に熱変形による凹
凸があれば耐熱性がよくないといえる。また、銅箔との
密着性は、たとえば、JISK5400 (1979)
の基盤目試験方法に準じて評価することができる。銅性
インク層にIon間隔で平行線を縦横に引き、ld中に
100個のます目ができるようにし、その上にセロハン
テープを貼付した後それを引き剥がし、まず目1個でも
剥がれたときは密着性がよくないといえる樹脂混和物中
のポリエステル系樹脂は、多価アルコールと多塩基酸と
の重縮合により生成される樹脂であり、アルキド樹脂、
マレイン酸樹脂、不飽和ポリエステル樹脂などが挙げら
れる。
樹脂混和物中のポリエステル系樹脂の配合量は、20〜
35重量%である。ポリエステル系樹脂の配合量が20
重量%未満では、回路基板の銅箔との密着性および耐熱
性があまりよ(な(、逆に35重量%を超えるときは、
耐熱性が低下して好ましくない。
樹脂混和物中のレゾール型フェノール樹脂は、硬い耐熱
性塗膜を形成する上で有効であり、その樹脂混和物中に
おける配合量は、15〜30重量%である。
レゾール型フェノール樹脂の配合量が15重量%未満で
は、耐熱性が著しく低下するので好ましくない。逆に、
30重量%を超えるときは、回路基板の銅箔との密着性
および耐熱性が好ましくない。
上述のような組成比を存する樹脂混和物の配合量は、金
属銅粉100重量部に対して、10〜25重量部であり
、好ましくは13〜22重量部である。
樹脂混和物の配合量が10重量部未満では、金属銅粉を
充分にバインドすることができない、逆に、25重量部
を超えるときは、塗膜の導電性が低下する。
脂肪酸または脂肪酸の金属塩は、飽和脂肪酸にあっては
炭素数16〜20のパルミチン酸、ステアリン酸、アラ
キン酸など、不飽和脂肪酸にあっては炭素数16〜18
のシーマリン酸、オレイン酸、リルン酸など、またそれ
らの金属塩にあってはナトリウム、カリウム、w4.亜
鉛、アルミニウムなどの金属との塩である。
これらの脂肪酸または脂肪酸の金属塩は、金属銅粉の樹
脂混和物中への微細分散を促進する。
脂肪酸または脂肪酸の金属塩の配合量は、金属銅粉10
0重量部に対して、0.1〜2重量であり、好ましくは
0.3〜1.5重量部である。
脂肪酸または脂肪酸の金属塩の配合量が0.1重量部未
満では、塗膜の導電性が低下し、逆に2重量部を超える
ときは、回路基板の銅箔との密着性および耐熱性が低下
する。
キレート形成剤は、モノエタノールアミン、ジェタノー
ルアミン、トリエタノールアミン、エチレンジアミン、
トリエチレンジアミン、トリエチレンテトラミンなどの
脂肪族アミンから選ばれる少なくとも1種であり、金属
銅粉の酸化を防止し、導電性の維持に寄与する。
キレート形成剤の配合量は、金属銅粉100重量部に対
して、0.5〜4重量部であり、好ましくは1〜3.5
重量部である。
キレート形成剤の配合量が0.5重量部未満では、塗膜
の導電性が低下する。逆に、4重量部を超えるときは、
耐熱性が低下するので好ましくない。
このような銅インクを作るとき、粘度調整をするために
、通常の有機溶剤を適宜使用することができる。そのよ
うな有機溶剤は、たとえばセルソルブアセテートブチル
セルソルブアセテートなどの公知の溶剤であってよい。
このような銅性インク層22はそれが硬化した後には、
その比抵抗はたとえば10−’〜10−sΩ・cmとな
り、その導電性について長期の安定性を有するものとな
る。また、銅箔すなわちアースパターン14aとの密着
性が極めてよく、アースが確実に行われるので、この銅
性インク層22が電磁波シールドとして良好に機能する
基板12の上面には、さらに、銅性インク層22を覆っ
て、第2の絶縁層としての半田レジスト層24が形成さ
れる。
上述の銅性インク層22がEMI対策として有効なので
ある。すなわち、導電層14の回路パターンが銅性イン
ク層22に近接して配置されるので、導電層の各回路パ
ターンには、隣接のパターンとの間よりむしろ、この銅
性インク層22との間で浮遊容量ないし分布容量が形成
される。したがって、この導電層14の回路パターンに
誘導された不要周波数成分のエネルギは、形成された分
布容量を介して銅性インク層22に流れる。一方、銅性
インク層22は、前述のように導電層14のアースパタ
ーン14aに接続されて高周波的にはアースされている
。したがって、銅性インク層22に流れ込んだ電磁波エ
ネルギは、結局、高周波アースに流れることになる。そ
のため、導電層14の各回路パターンには不要電磁波エ
ネルギが蓄積されることがない。したがって、もし、そ
の回路基板10によって電子回路を構成して、それにケ
ーブルなどを接続しても、このケーブルに輻射エネルギ
が乗ることはない。
このことを、第8図および第9図を参照して具体的に説
明する。第8図は従来の一般的な回路基板の等価回路図
であるが、この等価回路において、素子1aと1bとを
接続する信号線2および3ならびにアースライン4は、
それぞれ、その長さに応じたインダクタンスを有し、各
信号線2および3の間ならびに各信号線2および3とア
ースライン4との間には、線間距離に応じた分布容量が
生じる。ところが、アースライン4にインダクタンス成
分があると、信号中の高周波成分に対してアースライン
4がグランドとして働かず、インダクタンスによってア
ースライン4の両端に電位差が生じるとともに、これに
よるエネルギがアースライン4上に残留する。このエネ
ルギが大きくなると、ノイズとなって外部に漏れ、周辺
の電子部品機器に対して電磁波障害を及ぼす。
これに対して、この実施例の回路基板では、第9図に示
すような等価回路となり、アースライン4′が各信号線
2および3のパターンのほぼ全面を覆っているので、イ
ンダクタンス成分は含まれず、高周波の電位差が生じな
いため、アースライン4′にエネルギが滞留することは
殆どない。
また、従来の回路基板では、それぞれの分布容量が信号
線2および3間または各信号線2および3とアースライ
ン4との間の距離によって異なり、分布容量が不均一と
なり、信号の流れる経路の途中でインピーダンスが変化
して、高周波の伝送上のミスマツチングが生じる。この
ため、信号中の不要な高周波成分が信号線2および3上
に滞留してしまい、このエネルギがノイズとなって外部
電極に漏れ、または輻射してしまう。
これに対して、この実施例の回路基板では、各信号線2
および3とアースライン4′との間の距離がほぼ均一で
あり、それに伴って、両者間の分布容量が均一化され、
かつ信号線2および3間の分布容量を無視できる程度の
大きな値となる。したがって、従来なら各信号線2およ
び3上に蓄積された高周波成分のエネルギがその分布容
量を介してアースライン4′に流れてしまうので、不要
輻射が生じることはない。
第10図において、線Aが従来の基板を用いた場合の輻
射レベルを示し、線Bがこの発明の実施例の基板を用い
た場合を示す。この第10図から分かるように、従来の
場合にはたとえば67.03MHzにおいて50.60
dBμVもの大きな不要輻射があった。これに対して、
この実施例の回路基板を用いれば、輻射レベルは殆どノ
イズ成分だけとなり、FCCやその他の規制を全(問題
なく克服できる。
つぎに、第2図〜第7図を参照して、第1図実施例の回
路基板10の製造方法の一例について説明する。
先ず、第2図に示すように、基板12を準備する。この
基板12は、たとえばエポキシ樹脂や紙フエノールのよ
うな合成樹脂あるいはセラミックス等によって、その厚
みがたとえば1.2〜1゜6ffII11のものとして
作られる。そして、基板12の両主面には、たとえば3
0〜70μm程度の厚みの銅箔によって、後の工程で第
1の回路に応じたパターンが形成されるべき導電層14
’が形成される。
続いて、第3図に示すように、基板12に、導電層14
′も貫通するように、たとえば多軸ボール盤を用いて、
スルーホール16を形成する。このスルーホール16は
、両主面の導電層14’を相互接続するために利用され
るとともに、単なる電子部品のリード線挿入孔等として
も利用され得る。そして、穿孔端面の研磨処理をした後
、次工程に移る。
つぎに、第4図に示すように、スルーホール16の内壁
にたとえば電解めっきあるいは無電解めっきによって、
めっき層18を形成する。したがって、基板12の両面
の導電層14′どうしが接続される。
続いて、導電層14′をエツチングして、第5図に示す
ように、アースパターン14aを含む必要な回路に応じ
た回路パターンを形成する。すなわち、先ず必要な回路
に応じてエツチングレジストを印刷するとともに、スル
ーホール16の「孔埋め」などを施し、その後、ウェッ
トエツチングあるいはドライエツチングすることによっ
て必要な回路パターンを形成する。
その後、第6図に示すように一1第1の絶縁層として機
能する、半田レジスト層20を印刷する。
このとき、導電層14の酸化や劣化を防止するために、
防錆処理が施されてもよい。
ここまでの工程は、従来の多層基板のみならずプリント
基板の一般的な製造工程として、よく知られているとこ
ろである。
次に、第7図に示すように、第1の絶縁層すなわち半田
レジスト層20上に、導電層14を覆うように、はぼ全
面にわたって調性インク層22′を形成する。すなわち
、基板12の主面上に、調性インク層22として必要な
印刷パターンを有するシルクスクリーン(図示せず)を
配置、位置決めし、前述のような所定の調性インクによ
って、印刷する。なお、調性インク層22′は、アース
パターン14aを覆ってしまうように形成されてもよい
その後、印刷された調性インクを加熱して硬化させる。
フェノール樹脂は、熱硬化性のものであり、たとえば1
45°C30分程度で、縮程度応により硬化する。硬化
に際して、調性インクは、その面方向のみならず、その
厚み方向にも縮む。なお、発明者の実験によれば、硬化
した後の調性インク層22の基板12などとの接着強度
は、たとえば3φのランドで3 kgの引っ張り荷重に
耐えることができ、銅箔のような導電M14とほぼ等し
い。
最後に、第1図に示すように、基+Ji12の両面全域
にわたって、第2の絶縁層としての半田レジスト層24
を、たとえば塗布あるいは印刷によって、形成する。こ
のようにして、多層基板10が製造される。
なお、上述のいずれの実施例においても、電磁波シール
ドとしての調性インク層22を基板12の両主面上に形
成した。しかしながら、発明者の実験によれば、これら
は基板12の一方主面上にだけ形成されてもよい。
また、電磁波シールドとしての調性インク層22を基板
12の両主面上に形成する場合には、アースパターン1
4aは一方主面にのみ形成しておき、数箇所のスルーホ
ールをアースに接続し、他方主面の調性インク層22は
そのスルーホールに接続するようにしてもよい。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す断面図である。 第2図〜第7図は、それぞれ、第1図実施例の回路基板
を製造する方法の一例を工程順次に示す断面図である。 第8図および第9図は、それぞれ、この実施例の効果を
説明するための等価回路図であり、第8図が従来の一般
的な回路基板のものを示し、第9図がこの実施例の回路
基板のものを示す。 第10図はこの発明の詳細な説明するためのグラフであ
り、横軸に周波数を、縦軸に輻射電界強度を、それぞれ
示す。 図において、10は回路基板、12は絶縁基板、14は
導電層、20および24は半田レジスト層、22.22
’は銅性インク層を示す。 特許出願人   任天堂株式会社 (ばか1名) 代理人 弁理士 山 1)義 人 第 17 第 2 図                 リ4′
第5z 第8図 f、 9 q

Claims (1)

  1. 【特許請求の範囲】 1 基板、 前記基板の少なくとも一方主面上に形成され、かつ所望
    の回路に応じてアースパターンを含む回路パターンが形
    成された導電層、 前記アースパターンの部分を除いて前記基板上に前記導
    電層を覆うように形成される絶縁層、および 前記絶縁層を被うように、金属銅粉100重量部と、メ
    ラミン樹脂35〜50重量%とポリエステル系樹脂20
    〜35重量%とレゾール型フェノール樹脂15〜30重
    量%とからなる樹脂混和物10〜25重量部と、脂肪酸
    または脂肪酸の金属塩0.1〜2重量部と、キレート形
    成剤0.5〜4重量部とを配合してなる銅性インクによ
    って形成され、かつ前記アースパターンに接続されたシ
    ールド電極層を備える、EMI対策用回路基板。 2 前記シールド電極層を覆うように前記基板上に形成
    される第2の絶縁層を含む、特許請求の範囲第1項記載
    のEMI対策用回路基板。
JP62335563A 1987-12-28 1987-12-28 Emi対策用回路基板 Expired - Fee Related JP2539871B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62335563A JP2539871B2 (ja) 1987-12-28 1987-12-28 Emi対策用回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62335563A JP2539871B2 (ja) 1987-12-28 1987-12-28 Emi対策用回路基板

Publications (2)

Publication Number Publication Date
JPH01175292A true JPH01175292A (ja) 1989-07-11
JP2539871B2 JP2539871B2 (ja) 1996-10-02

Family

ID=18289979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62335563A Expired - Fee Related JP2539871B2 (ja) 1987-12-28 1987-12-28 Emi対策用回路基板

Country Status (1)

Country Link
JP (1) JP2539871B2 (ja)

Also Published As

Publication number Publication date
JP2539871B2 (ja) 1996-10-02

Similar Documents

Publication Publication Date Title
EP0384644B1 (en) Printed circuit board
US7109817B2 (en) Interference signal decoupling on a printed circuit board
KR930011606B1 (ko) Emi 대책용 회로기판
KR20200136942A (ko) 경화성 수지 조성물, 그의 경화물 및 프린트 배선판
US5466893A (en) Printed circuit board having enhanced EMI suppression
JPS6315497A (ja) Emi対策用回路基板
JPH01175292A (ja) Emi対策用回路基板
JPH05275819A (ja) プリント配線基板
JPS6315498A (ja) Emi対策用回路基板
JPS62213192A (ja) Emi対策用回路基板とその製造方法
JP2795716B2 (ja) プリント配線基板
JPH04302498A (ja) プリント配線基板
JPH0662900B2 (ja) 導電塗料
JPH04241496A (ja) プリント配線基板
JP2795715B2 (ja) プリント配線基板
JP2648006B2 (ja) Emi対策用回路基板
JP2763951B2 (ja) プリント配線基板
JPS62295498A (ja) Emi対策用回路基板
JPH0749820Y2 (ja) プリント配線基板
JPH04241497A (ja) プリント配線基板
JP2517757Y2 (ja) プリント配線基板
JP2963518B2 (ja) 導電性ペースト組成物
JP2648005B2 (ja) Emi対策用回路基板
JPH04302492A (ja) プリント配線基板
JP2613368B2 (ja) プリント回路基板およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees