CN113015314B - 电路板装置 - Google Patents

电路板装置 Download PDF

Info

Publication number
CN113015314B
CN113015314B CN201911323184.4A CN201911323184A CN113015314B CN 113015314 B CN113015314 B CN 113015314B CN 201911323184 A CN201911323184 A CN 201911323184A CN 113015314 B CN113015314 B CN 113015314B
Authority
CN
China
Prior art keywords
circuit
area
layer
winding
sensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911323184.4A
Other languages
English (en)
Other versions
CN113015314A (zh
Inventor
黄彦舜
张顺凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hiwin Technologies Corp
Original Assignee
Hiwin Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hiwin Technologies Corp filed Critical Hiwin Technologies Corp
Priority to CN201911323184.4A priority Critical patent/CN113015314B/zh
Publication of CN113015314A publication Critical patent/CN113015314A/zh
Application granted granted Critical
Publication of CN113015314B publication Critical patent/CN113015314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern

Abstract

一种电路板装置,包含第一电路层、第一绝缘层及第一绕线层。所述第一电路层包括适用于供第一电路元件设置的第一敏感电路区、与所述第一敏感电路区相连接的第一普通电路区,及多个位于所述第一敏感电路区且环绕所述第一电路元件外围的第一电连接点。所述第一绝缘层包括多个位置重合于所述第一电连接点的第一导电穿孔。所述第一绕线层包括第一绕线区及第一电性屏蔽区,所述第一电性屏蔽区面积大于所述第一电路元件且位置重合于所述第一导电穿孔,所述第一电性屏蔽区、所述第一电连接点与所述第一导电穿孔相互电连接且电位皆为第一屏蔽电压。借此,能达到提高抵抗杂讯干扰的功效。

Description

电路板装置
技术领域
本发明涉及一种电路板装置,特别是涉及一种能降低杂讯干扰的多层电路板装置。
背景技术
电路板装置中,由于电子元件、信号布线(layout)彼此距离靠近,因此,除了外部杂讯(如ESD、电源杂讯等)的干扰问题外,也会有电子元件自身产生的讯号互相干扰的内部杂讯问题。
为了解决上述问题,中国台湾证书号数第I393492、I290449、M318881号专利各公开了一种可降低杂讯的电路板装置。证书号数第I393492号专利是通过将供电子元件设置的第一层电路层进行分割,以隔离方式达到降低电子元件彼此干扰(内部杂讯)的功效,然而,此法由于切断了电子元件的电源与讯号在第一层电路层上的直接电流路径,导致电子元件的电源与讯号在接收到外部杂讯时,没有快速的路径可以疏导杂讯,造成抗外部杂讯效果较差。证书号数第I290449号专利是通过在供电子元件设置的第一层电路层上使用金属线路将敏感电子元件围绕隔离,仅留一个细长通道供讯号进出,因此,同样地,此法也切断了电子元件的电源与讯号的直接电流路径,导致抗外部杂讯效果较差。证书号数第M318881专利是通过在电路板装置外附加一块金属板,借以隔绝外部杂讯干扰,然而,此法不仅会增加电路板装置的成本与体积,且无法降低内部电子元件的相互杂讯干扰。
发明内容
本发明的目的在于提供一种能降低杂讯干扰的电路板装置。
本发明的电路板装置,包含第一电路层、第一绝缘层及第一绕线层。
所述第一电路层包括适用于供第一电路元件设置的第一敏感电路区、与所述第一敏感电路区相连接的第一普通电路区,及多个位于所述第一敏感电路区且环绕所述第一电路元件外围的第一电连接点。
所述第一绝缘层其中一侧面供所述第一电路层设置,且包括多个位置重合于所述第一电连接点且分别电连接所述第一电连接点的第一导电穿孔。
所述第一绕线层设置于所述第一绝缘层相反于所述第一电路层的一侧面,包括第一绕线区及第一电性屏蔽区,所述第一绕线区用于供电路绕线分布,所述第一电性屏蔽区为导电材质,面积大于所述第一电路元件且位置重合于所述第一导电穿孔,所述第一电性屏蔽区、所述第一电连接点与所述第一导电穿孔相互电连接且电位皆为第一屏蔽电压。
本发明的电路板装置,所述第一屏蔽电压为接地电压。
本发明的电路板装置,所述第一敏感电路区的接地布线与所述第一普通电路区的接地布线于所述第一电路层上相连接。
本发明的电路板装置,所述第一电性屏蔽区呈简单多边形。
本发明的电路板装置,所述第一导电穿孔分别邻近所述第一电性屏蔽区的各顶点。
本发明的电路板装置,所述第一敏感电路区的电源布线与所述第一普通电路区的电源布线于所述第一电路层上相连接,所述第一敏感电路区的讯号布线与所述第一普通电路区的讯号布线于所述第一电路层上相连接。
本发明的电路板装置,还包含依次设置的绝缘内层、第二绕线层、第二绝缘层及第二电路层,所述绝缘内层设置于所述第一绕线层相反于所述第一绝缘层的一侧面,所述第二电路层包括适用于供第二电路元件设置的第二敏感电路区、与所述第二敏感电路区相连接的第二普通电路区,及多个位于所述第二敏感电路区且环绕所述第二电路元件外围的第二电连接点,所述第二绝缘层其中一侧面供所述第二电路层设置,且包括多个位置重合于所述第二电连接点且分别电连接所述第二电连接点的第二导电穿孔,所述第二绕线层设置于所述第二绝缘层相反于所述第二电路层的一侧面,包括第二绕线区及第二电性屏蔽区,所述第二绕线区用于供电路绕线分布,所述第二电性屏蔽区为导电材质,面积大于所述第二电路元件且位置重合于所述第二导电穿孔,所述第二电性屏蔽区、所述第二导电穿孔与所述第二电连接点相互电连接且电位皆为第二屏蔽电压。
本发明的电路板装置,所述第一屏蔽电压与所述第二屏蔽电压皆为接地电压。
本发明的电路板装置,所述第二电性屏蔽区呈简单多边形,所述第二导电穿孔分别邻近所述第二电性屏蔽区的各顶点。
本发明的电路板装置,所述第二敏感电路区的接地布线与所述第二普通电路区的接地布线于所述第二电路层上相连接,所述第二敏感电路区的电源布线与所述第二普通电路区的电源布线于所述第二电路层上相连接,所述第二敏感电路区的讯号布线与所述第二普通电路区的讯号布线于所述第二电路层上相连接。
本发明的有益效果在于:通过将所述第一敏感电路区与所述第一普通电路区相连接,并搭配对应所述第一电路元件设置所述第一电连接点、所述第一导电穿孔与所述第一电性屏蔽区,可以通过提供快速疏导的路径,及借所述第一电性屏蔽区提供屏蔽,而达到提高抵抗杂讯干扰的功效。
附图说明
图1是本发明电路板装置的一个第一实施例的一个顶面示意图;
图2是所述第一实施例的一个底面示意图;
图3、图4是所述第一实施例的不完整的示意图;及
图5是本发明电路板装置的一个第二实施例的一个分解示意图。
具体实施方式
在本发明被详细描述前,应当注意在以下的说明内容中,类似的元件是以相同的编号来表示。
参阅图1与图2,本发明电路板装置的一个第一实施例,包含一个第一电路层2、一个第一绝缘层3,及一个第一绕线层4。于本实施例中,所述电路板装置为双层印刷电路板(Printed circuit board,缩写为PCB),且所述第一绝缘层3为印刷电路板的板体,所述第一电路层2与所述第一绕线层4则分别为所述板体两侧面所形成的印刷电路。
所述第一电路层2包括一个适用于供一个第一电路元件91设置的第一敏感电路区21、一个与所述第一敏感电路区21相连接的第一普通电路区22,及多个位于所述第一敏感电路区21且环绕所述第一电路元件91外围的第一电连接点23。
其中,所述第一敏感电路区21由于仅为一个虚拟分隔的区域,因此,以假想线绘制。所述第一电路元件91是指对杂讯敏感的电路,例如,主要控制晶片等。
所述第一普通电路区22用于供对杂讯较不敏感的电子元件设置,并供设置电路绕线,例如,设置接地布线、电源布线与讯号布线等。其中,较佳的设置是,所述第一敏感电路区21的接地布线与所述第一普通电路区22的接地布线于所述第一电路层2上相连接。所述第一敏感电路区21的电源布线与所述第一普通电路区22的电源布线于所述第一电路层2上相连接,所述第一敏感电路区21的讯号布线与所述第一普通电路区22的讯号布线于所述第一电路层2上相连接。由于上述接地布线、电源布线与讯号布线皆为本发明所属技术领域中具有通常知识者能依实际需求而进行绘制变化,因此,在图示中并未绘出。值得一提的是,上述接地布线、电源布线与讯号布线于所述第一电路层2上的电路绕线,是以具有良好的电流路径为目的进行绕线,也就是说,本发明所述第一普通电路区22的电路绕线不会具有过度蜿蜒的细长路径,以确保电流路径畅通。尤其是需要确保所述第一电路层2的所述第一敏感电路区21中的任何一个接地点到所述第一普通电路区22的接地点间的路径连续性是顺畅的,不因两者被划分在不同电路区而导致电流的回流路径受到阻挡。
所述第一绝缘层3其中一侧面供所述第一电路层2设置,且包括多个位置重合于所述第一电连接点23且分别电连接所述第一电连接点23的第一导电穿孔31。
所述第一绕线层4设置于所述第一绝缘层3相反于所述第一电路层2的一侧面,包括一个第一绕线区41及一个第一电性屏蔽区42,所述第一绕线区41用于供电路绕线分布,用于补足所述第一电路层2于绕线时所需的跨线设置,于所述第一绕线区41中,同样能依实际需求而设置有接地布线、电源布线与讯号布线等。所述第一电性屏蔽区42为整片完整连接的导电材质,面积大于所述第一电路元件91且位置重合于所述第一导电穿孔31。
所述第一电性屏蔽区42、所述第一电连接点23与所述第一导电穿孔31相互电连接且电位皆为一个第一屏蔽电压。其中,所述第一屏蔽电压较佳为接地电压。其中,所述第一电性屏蔽区42较佳是连接至一个供应电源(图未示)的接地电压点(0V),并通过所述第一导电穿孔31与所述第一电连接点23连接到所述第一电路层2内,以电连接至所述第一敏感电路区21与所述第一普通电路区22的接地布线(同样为0V),如此,以形成良好的电流回流路径。
于本实施例中,以所述第一电性屏蔽区42呈方形,所述第一导电穿孔31数量为四个且分别邻近所述第一电性屏蔽区42的各顶点作为说明,但不限于此。所述第一电性屏蔽区42能呈简单多边形,较佳为凸多边形。所述第一导电穿孔31较佳是分别邻近所述第一电性屏蔽区42的各顶点。所述第一导电穿孔31数量较佳是至少为四个。
参阅图3及图4,以所述第一电路层2、所述第一绝缘层3与所述第一绕线层4说明本发明的功效,为了说明清楚起见,将所述第一绕线层4脱离所述第一绝缘层3绘制,并以假想线绘制所述第一绕线层4对应的外框。
如图3所示,由于所述第一电性屏蔽区42是对应设置在所述第一电路元件91的正投影位置,因此,所述第一电性屏蔽区42可以提供所述第一电路元件91屏蔽,以及吸收所述第一电路元件91附近的外部杂讯(如图3中弯曲箭头所示)而防护所述第一电路元件91,再者,如图4所示,所述第一电路元件91周遭的电子元件(图未示)所产生的内部杂讯,可以是例如通过图4中右侧的所述第一电连接点23、所述第一导电穿孔31快速导入所述第一电性屏蔽区42,并经图4中左侧的所述第一导电穿孔31、所述第一电连接点23再流出,并朝图4中左侧的接地点(图未示)流去而宣泄(如图4中一细一粗的两个长箭头所示),从而减少所述第一电路元件91受到的内部杂讯干扰。值得一提的是,上述内部杂讯也可以是直接经由所述第一电路层2的接地布线而导流至图4中左侧的接地点,然而,由于所述第一电路层2主要用于供电路元件设置,因此,其接地布线提供的导流效果或有需补强处,通过增加上述经由所述第一导电穿孔31、所述第一电性屏蔽区42的导流路径,可以增加导出杂讯的能力,从而提高抗杂讯的功效。
经由以上的说明,能将本实施例的优点归纳如下:
一、通过对应所述第一电路元件91设置所述第一电连接点23、所述第一导电穿孔31与所述第一电性屏蔽区42,可以通过使所述第一电性屏蔽区42靠近所述第一电路元件91而提供屏蔽,提高抵抗外部杂讯的效果。
并且,通过将所述第一敏感电路区21与所述第一普通电路区22相连接设置,可以提供所述第一敏感电路区21在接收到外部杂讯时经所述第一普通电路区22快速疏导的路径,因此,当遭遇外界干扰如静电、杂讯或任何造成电路异常的突波时,因所述第一电路层2为完整未分割,具有良好的电流回流路径,所以可以疏导杂讯,避免系统产生异常,并且,当外部杂讯较大,所述第一电路层2的疏导路径不足以快速宣泄时,还可以由所述第一电连接点23、所述第一导电穿孔31快速导入所述第一电性屏蔽区42,并由所述第一电性屏蔽区42经所述第一绕线区41或是再向上回到所述第一电路层2经所述第一普通电路区22疏导宣泄,因此,具有良好的抗杂讯功效。
二、通过使所述第一敏感电路区21的接地布线与所述第一普通电路区22的接地布线于所述第一电路层2上相连接,所述第一敏感电路区21的电源布线与所述第一普通电路区22的电源布线于所述第一电路层2上相连接,所述第一敏感电路区21的讯号布线与所述第一普通电路区22的讯号布线于所述第一电路层2上相连接,可以提供所述第一敏感电路区21的接地布线、电源布线与讯号布线都有直接经由所述第一普通电路区22而疏导杂讯的路径。因此,可以提高抗杂讯干扰的功效。
本案经实验测试,可以确实提升抗内部与外部杂讯干扰的效果,能符合EMC认证,并通过工业等级测试。
参阅图5,为本发明电路板装置的一个第二实施例,所述第二实施例是类似于所述第一实施例,所述第二实施例与所述第一实施例的差异在于:
所述电路板装置还包含依次设置的一个绝缘内层5、一个第二绕线层6、一个第二绝缘层7及一个第二电路层8。
于本实施例中,所述电路板装置为四层印刷电路板,且所述第一绝缘层3、所述第二绝缘层7为印刷电路板的两个板体,所述第一电路层2与所述第二电路层8分别为所述板体位于外侧面的印刷电路,所述第一绕线层4与所述第二绕线层6分别为所述板体位于内侧面的印刷电路,所述绝缘内层5为夹设于所述板体间的绝缘材质。
所述绝缘内层5设置于所述第一绕线层4相反于所述第一绝缘层3的一侧面,所述第二电路层8包括一个适用于供一个第二电路元件92设置的第二敏感电路区81、一个与所述第二敏感电路区81相连接的第二普通电路区82,及多个位于所述第二敏感电路区81且环绕所述第二电路元件92外围的第二电连接点83。其中,所述第二敏感电路区81由于仅为一个虚拟分隔的区域,因此,以假想线绘制。所述第二电路元件92是指对杂讯敏感的电路,例如,控制晶片等。
所述第二普通电路区82用于供对杂讯较不敏感的电子元件设置,并供设置电路绕线,例如,设置接地布线、电源布线与讯号布线等。其中,较佳的设置是,所述第二敏感电路区81的接地布线与所述第二普通电路区82的接地布线于所述第二电路层8上相连接。所述第二敏感电路区81的电源布线与所述第二普通电路区82的电源布线于所述第二电路层8上相连接,所述第二敏感电路区81的讯号布线与所述第二普通电路区82的讯号布线于所述第二电路层8上相连接。由于上述接地布线、电源布线与讯号布线皆为所述发明所属技术领域中具有通常知识者能依实际需求而进行绘制变化,因此,在图示中并未绘出。值得一提的是,上述接地布线、电源布线与讯号布线于所述第二电路层8上的电路绕线,是以具有良好的电流路径为目的进行绕线,也就是说,本发明所述第二普通电路区82的电路绕线不会具有过度蜿蜒的细长路径,以确保电流路径畅通。尤其是需要确保所述第二电路层8的所述第二敏感电路区81中的任何一个接地点到所述第二普通电路区82的接地点间的路径连续性是顺畅的,不因两者被划分在不同电路区而导致电流的回流路径受到阻挡。
所述第二绝缘层7其中一侧面供所述第二电路层8设置,且包括多个位置重合于所述第二电连接点83且分别电连接所述第二电连接点83的第二导电穿孔71。
所述第二绕线层6设置于所述第二绝缘层7相反于所述第二电路层8的一侧面,包括一个第二绕线区61及一个第二电性屏蔽区62,所述第二绕线区61用于供电路绕线分布,用于补足所述第二电路层8于绕线时所需的跨线设置,于所述第二绕线区61中,同样能依实际需求而设置有接地布线、电源布线与讯号布线等。所述第二电性屏蔽区62为整片完整连接的导电材质,面积大于所述第二电路元件92且位置重合于所述第二导电穿孔71。
所述第二电性屏蔽区62、所述第二电连接点83与所述第二导电穿孔71的电位皆为一个第二屏蔽电压。其中,所述第二屏蔽电压较佳为接地电压。其中,所述第二电性屏蔽区62较佳是连接至所述供应电源的接地电压点(0V),并通过所述第二导电穿孔71与所述第二电连接点83连接到所述第二电路层8内,以电连接至所述第二敏感电路区82与所述第二普通电路区82的接地布线(同样为0V),如此,以形成良好的电流回流路径。
于本实施例中,以所述第二电性屏蔽区62呈方形,所述第二导电穿孔71数量为四个且分别邻近所述第二电性屏蔽区62的各顶点作为说明,但不限于此。所述第二电性屏蔽区62能呈简单多边形,较佳为凸多边形。所述第二导电穿孔71较佳是分别邻近所述第二电性屏蔽区62的各顶点。所述第二导电穿孔71数量较佳是至少为四个。
如此,所述第二实施例也能达到与上述第一实施例相同的目的与功效。并且,通过增加所述第二绝缘层7,能供设置所述第二电路层8与所述第二绕线层6,能提供更多空间供电路元件设置,再者,通过将所述第一绕线区41与所述第一电性屏蔽区42设置在同一层(所述第一绕线层4)、所述第二绕线区61与所述第二电性屏蔽区62设置在同一层(所述第二绕线层6),使所述第一绕线层4与所述第二绕线层6,皆可以同时达到电路绕线与电性屏蔽的功效,因此,还可以在不过多地增加电路板装置层数的成本下,达到提高抗杂讯干扰的效果,或者,可以在达到相似抗杂讯干扰效果的情况下,缩减电路板装置层数以降低成本,例如,能将现有六层印刷电路板中,两层作为电性屏蔽的地层(对应本发明的电性屏蔽区)与两层走线层(对应本发明的绕线区)分别以上述架构进行合并成本发明的两层绕线层,而使六层印刷电路板缩减为四层印刷电路板,如此,可以在达到相似抗杂讯干扰效果的情况下,大幅降低制作成本。
综上所述,本发明电路板装置,所以确实能达成本发明的目的。
以上所述者,仅为本发明的实施例而已,当不能以此限定本发明实施的范围,即凡依本发明权利要求书及说明书内容所作的简单的等效变化与修饰,皆仍属本发明的范围。

Claims (8)

1.一种电路板装置,包含第一电路层、第一绝缘层及第一绕线层,其特征在于:
所述第一电路层包括适用于供第一电路元件设置的第一敏感电路区、与所述第一敏感电路区相连接的第一普通电路区,及多个位于所述第一敏感电路区且环绕所述第一电路元件外围的第一电连接点;
所述第一绝缘层其中一侧面供所述第一电路层设置,且包括多个位置重合于所述第一电连接点且分别电连接所述第一电连接点的第一导电穿孔;
所述第一绕线层设置于所述第一绝缘层相反于所述第一电路层的一侧面,包括第一绕线区及第一电性屏蔽区,所述第一绕线区用于供电路绕线分布,所述第一电性屏蔽区为导电材质,面积大于所述第一电路元件且位置重合于所述第一导电穿孔,所述第一电性屏蔽区、所述第一导电穿孔与所述第一电连接点相互电连接且电位皆为第一屏蔽电压;
所述第一敏感电路区的接地布线与所述第一普通电路区的接地布线于所述第一电路层上相连接,所述第一敏感电路区的电源布线与所述第一普通电路区的电源布线于所述第一电路层上相连接,所述第一敏感电路区的讯号布线与所述第一普通电路区的讯号布线于所述第一电路层上相连接。
2.根据权利要求1所述的电路板装置,其特征在于:所述第一屏蔽电压为接地电压。
3.根据权利要求1所述的电路板装置,其特征在于:所述第一电性屏蔽区呈简单多边形。
4.根据权利要求3所述的电路板装置,其特征在于:所述第一导电穿孔分别邻近所述第一电性屏蔽区的各顶点。
5.根据权利要求1所述的电路板装置,其特征在于:还包含依次设置的绝缘内层、第二绕线层、第二绝缘层及第二电路层,所述绝缘内层设置于所述第一绕线层相反于所述第一绝缘层的一侧面,所述第二电路层包括适用于供第二电路元件设置的第二敏感电路区、与所述第二敏感电路区相连接的第二普通电路区,及多个位于所述第二敏感电路区且环绕所述第二电路元件外围的第二电连接点,所述第二绝缘层其中一侧面供所述第二电路层设置,且包括多个位置重合于所述第二电连接点且分别电连接所述第二电连接点的第二导电穿孔,所述第二绕线层设置于所述第二绝缘层相反于所述第二电路层的一侧面,包括第二绕线区及第二电性屏蔽区,所述第二绕线区用于供电路绕线分布,所述第二电性屏蔽区为导电材质,面积大于所述第二电路元件且位置重合于所述第二导电穿孔,所述第二电性屏蔽区、所述第二导电穿孔与所述第二电连接点相互电连接且电位皆为第二屏蔽电压。
6.根据权利要求5所述的电路板装置,其特征在于:所述第一屏蔽电压与所述第二屏蔽电压皆为接地电压。
7.根据权利要求5所述的电路板装置,其特征在于:所述第二电性屏蔽区呈简单多边形,所述第二导电穿孔分别邻近所述第二电性屏蔽区的各顶点。
8.根据权利要求5所述的电路板装置,其特征在于:所述第二敏感电路区的接地布线与所述第二普通电路区的接地布线于所述第二电路层上相连接,所述第二敏感电路区的电源布线与所述第二普通电路区的电源布线于所述第二电路层上相连接,所述第二敏感电路区的讯号布线与所述第二普通电路区的讯号布线于所述第二电路层上相连接。
CN201911323184.4A 2019-12-20 2019-12-20 电路板装置 Active CN113015314B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911323184.4A CN113015314B (zh) 2019-12-20 2019-12-20 电路板装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911323184.4A CN113015314B (zh) 2019-12-20 2019-12-20 电路板装置

Publications (2)

Publication Number Publication Date
CN113015314A CN113015314A (zh) 2021-06-22
CN113015314B true CN113015314B (zh) 2022-07-29

Family

ID=76381920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911323184.4A Active CN113015314B (zh) 2019-12-20 2019-12-20 电路板装置

Country Status (1)

Country Link
CN (1) CN113015314B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0444768A1 (en) * 1990-01-31 1991-09-04 Lucas Industries Public Limited Company Screening arrangement
JP2004265929A (ja) * 2003-02-13 2004-09-24 Matsushita Electric Ind Co Ltd 高周波多層プリント基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM303618U (en) * 2006-06-02 2006-12-21 Mitac Int Corp Apparatus for protecting electromagnetic interference
KR101056323B1 (ko) * 2009-09-15 2011-08-11 삼성모바일디스플레이주식회사 평판표시장치
CN107197593B (zh) * 2016-03-15 2019-09-24 上海和辉光电有限公司 一种柔性电路板及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0444768A1 (en) * 1990-01-31 1991-09-04 Lucas Industries Public Limited Company Screening arrangement
JP2004265929A (ja) * 2003-02-13 2004-09-24 Matsushita Electric Ind Co Ltd 高周波多層プリント基板

Also Published As

Publication number Publication date
CN113015314A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
CN104425459B (zh) 半导体装置及半导体装置的检查方法
TWI453768B (zh) Composite flexible circuit cable
CN101971716A (zh) 10g xfp相容的pcb
US20060124348A1 (en) Printed circuit board with insulative area for electrostatic discharge damage prevention
CN104955260B (zh) 部件内置电路板
US7791896B1 (en) Providing an embedded capacitor in a circuit board
CN205584642U (zh) 树脂多层基板
WO2018173263A1 (ja) 回路基板
CN101472454B (zh) 防止电磁干扰的电路板结构及方法
KR101739804B1 (ko) 표시장치
US9635752B2 (en) Printed circuit board and electronic device
US20120152608A1 (en) Printed circuit board with a screen
JP2009248635A (ja) 車載電子装置
CN113015314B (zh) 电路板装置
CN102740583A (zh) 电路板
CN2682776Y (zh) 电路基板干扰源的电磁波抑制及屏蔽结构
CN210670713U (zh) 一种具有静电防护功能的pcb板
TWI712358B (zh) 電路板裝置
JP2019096546A (ja) 平型配線構造
KR20160005291A (ko) 인쇄회로기판용 스파크 방지소자
CN103874402A (zh) 具有电磁干扰遮蔽结构的电子装置
CN110113863B (zh) 一种具有静电防护功能的pcb板
CN107660116A (zh) 信号传输装置
JP2001144387A (ja) 配線板のシールド配線構造
JP7485517B2 (ja) 回路基板装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant