CN101998763B - 裸芯片与印制电路板的连接结构及印制电路板、通信设备 - Google Patents

裸芯片与印制电路板的连接结构及印制电路板、通信设备 Download PDF

Info

Publication number
CN101998763B
CN101998763B CN201010272337XA CN201010272337A CN101998763B CN 101998763 B CN101998763 B CN 101998763B CN 201010272337X A CN201010272337X A CN 201010272337XA CN 201010272337 A CN201010272337 A CN 201010272337A CN 101998763 B CN101998763 B CN 101998763B
Authority
CN
China
Prior art keywords
circuit board
printed circuit
bare chip
conductor layer
microstrip line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010272337XA
Other languages
English (en)
Other versions
CN101998763A (zh
Inventor
罗兵
蔡华
缑海鸥
佛朗哥·马可尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201010272337XA priority Critical patent/CN101998763B/zh
Publication of CN101998763A publication Critical patent/CN101998763A/zh
Priority to PCT/CN2011/078757 priority patent/WO2012028064A1/zh
Application granted granted Critical
Publication of CN101998763B publication Critical patent/CN101998763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H01P3/006—Conductor backed coplanar waveguides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

本发明提供一种裸芯片与印制电路板的连接结构及印制电路板、通信设备，属通信领域。该结构包括：印制电路板和裸芯片；印制电路板上至少包括三层导体层，各导体层之间均通过绝缘层隔离，其中一层导体层为热衬底，热衬底之上的印制电路板设有开口槽，裸芯片设置在所述开口槽内的热衬底上，裸芯片两侧的印制电路板上的导体层形成混合式微带线，裸芯片通过多条键合线与所述混合式微带线电连接。通过在设置裸芯片的开口槽两侧的印制电路板上形成混合式微带线，从而使裸芯片通过键合线可以方便的与混合式微带线形成电连接。混合式微带线能保证传输线路的物理结构连续性及参考地的连接性，避免反射及损耗，并可提升MMW电路模块的规模。

Description

裸芯片与印制电路板的连接结构及印制电路板、通信设备
技术领域
本发明涉及通信领域，尤其涉及一种裸芯片与印制电路板的连接结构及印制电路板、通信设备。
背景技术
通信设备中的微波毫米波(MMW，Micro and Millimeter Waves)电路由于其工作频率极高，导致信号在电路中的损耗剧烈增加，同时因为电路阻抗的不连续性导致的反射问题也更加严重，而反射问题的存在会导致在接收端获得的信号幅度减小，产生反射损耗，并且反射在一定情况下会影响电路工作的稳定性。并且，由于MMW信号波长很短，在空间的辐射能力很强，还会导致不同电路单元之间相互影响的问题造成串扰，因此要增加屏蔽来避免串扰的影响，而屏蔽则使普通的散热方式不能使用，因此需要采用较精密的电路结构才能保证MMW电路工作正常，达到预定规格的要求。
目前广泛应用的MMW电路中，为避免反射及损耗，保证传输线路的物理结构连续性及参考地的连接性，从而保证电路回流(即MMW信号和地信号流经的途径)，一般采用双层结构的PCB，将裸芯片设置在PCB的开口内，PCB中的底层导体层(可以加散热金属)作为热衬底，表层的线路层上设有微带线结构，微带线结构常采用如图1所示由信号线、绝缘介质和参考地平面构成的微带线，通过键合线使裸芯片与微带线结构连接，采用接地的金属导体构成屏蔽腔，将不同的电路单元设置在不同的屏蔽腔内进行屏蔽避免串扰，从而解决MMW电路设计中易出现的反射、损耗、串扰及散热等问题。
但双层结构的PCB中只有一层导体层可作为线路层，另一层作为热衬底及参考地，虽保证了传输线路的物理结构连续性及参考地的连接性，但无法实现较大规模的MMW电路模块，使得目前的MMW电路模块存在规模较小，不能实现大规模电路设计。因此，如何在保证传输线路的物理结构连续性及参考地的连接性，避免反射及损耗的情况下，提升MMW电路模块规模是个需要解决的问题。
发明内容
基于上述现有技术所存在的问题，本发明实施例提供一种裸芯片与印制电路板的连接结构及印制电路板、通信设备，可以解决在保证传输线路的物理结构连续性及参考地的连接性，避免反射及损耗的情况下，提升MMW电路模块的规模。
本发明实施例提供一种裸芯片与印制电路板的连接结构，用在微波毫米波电路中，包括：
印制电路板和裸芯片；
印制电路板上至少包括三层导体层，各导体层之间均通过绝缘层隔离，其中一层导体层为热衬底，热衬底之上的印制电路板设有开口槽，裸芯片设置在所述开口槽内的热衬底上，裸芯片两侧的印制电路板上的导体层形成混合式微带线，裸芯片通过多条键合线与所述混合式微带线电连接。
本发明实施例还提供一种印制电路板，该电路板包括：
至少三层导体层，各导体层之间均通过绝缘层隔离，其中一层导体层为热衬底，热衬底之上的印制电路板设有开口槽，所述开口槽两侧的印制电路板上的导体层形成混合式微带线。
本发明实施例进一步提供一种通信设备，包括：
机壳和电路板；
所述电路板上设有微波毫米波电路，所述微波毫米波电路中包括上述的裸芯片与印制电路板的连接结构。
由上述本发明实施方式提供的技术方案可以看出，本发明实施方式通过在设置裸芯片的开口槽两侧的印制电路板上形成混合式微带线，从而使裸芯片通过键合线可以方便的与混合式微带线形成电连接。混合式微带线能保证传输线路的物理结构连续性及参考地的连接性，避免反射及损耗，同时，由于可采用包括至少三层导体层的PCB，可提升MMW电路模块的规模，有利于提高MMW通讯设备的系统集成度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为现有技术提供的MMW电路中采用的典型微带线的结构示意图；
图2为本发明实施例一提供的裸芯片与印制电路板的连接结构的示意图；
图3为本发明实施例一提供的连接结构的混合式微带线示意图；
图4为本发明实施例二提供的混合式微带线设置接地过孔的俯视示意图；
图5为本发明实施例二提供的混合式微带线设置接地盲孔的俯视示意图；
图6为本发明实施例二提供的混合式微带线的侧面剖视图；
图7为本发明实施例提供的连接结构中去掉侧边的耦合地导体只用参考地平面回流时的端口回损示意图；
图8为本发明实施例提供的连接结构中去掉侧边的耦合地导体只用参考地平面回流时的插入损耗示意图；
图9为本发明实施例提供的连接结构中去掉参考地平面只用侧边的耦合地导体回流时的端口回损示意图；
图10为本发明实施例提供的连接结构中去掉参考地平面只用侧边的耦合地导体回流时的插入损耗示意图；
图11为本发明实施例提供的裸芯片与混合式微带线连接结构的端口回损示意图；
图12为本发明实施例提供的裸芯片与混合式微带线连接结构的插入损耗示意图。
图1中各标号为：1-信号线；2-绝缘介质；3-参考地平面；
图2中各标号为：C11-导体层一；C12-导体层二；J11-绝缘层一；J12-绝缘层二；H1-热衬底；41-裸芯片；42-信号线；43-耦合地导体；44-信号键合线；45-接地键合线；46-接地过孔；47-参考地平面；
图3中各标号为：42-信号线；43-耦合地导体；47-参考地平面；J11-绝缘层一；
图4中各标号为：41-裸芯片；42-信号线；43-耦合地导体；44-信号键合线；45-接地键合线；46-接地过孔；
图5中各标号为：41-裸芯片；42-信号线；43-耦合地导体；44-信号键合线；45-接地键合线；46-接地过孔；48-接地盲孔；
图6中各标号为：C11-导体层一；C12-导体层二；J11-绝缘层一；J12-绝缘层而；H1-热衬底；42-信号线；43-耦合地导体；46-接地过孔；48-接地盲孔。
具体实施方式
为便于理解，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本实施例提供一种裸芯片与印制电路板的连接结构，可用在MMW电路模块、芯片封装、多芯片模块MCM、系统级封装模块SIP等中，如图2～4所示，该连接结构包括：印制电路板50和裸芯片41；
其中，印制电路板50上至少包括三层导体层，在本实施例中，以三层导体层为例，分别为C11、C12和C13。各导体层之间均设有绝缘层(在本实施例中以三层为例，各个导体层之间设有绝缘层，即导体层C11和C12之间设有绝缘层J11，导体层C12和C13之间设有绝缘层J12)，在一个实施例中，其中一层导体层可以为热衬底H1，一般采用最底层的导体层C13作为热衬底H1，在本实施例中如图2所示，将C13作为热衬底H1。
热衬底H1之上的印制电路板设有开口槽40，裸芯片41设置在该开口槽40内的热衬底H1上，裸芯片41两侧的印制电路板上的导体层C11、C12形成混合式微带线，裸芯片41通过多条键合线(如图2中的一条键合线44、和两条键合线45)与所述混合式微带线电连接；所述的混合式微带线如图3所示，包括：信号线42、耦合地导体43和参考地平面47；所述信号线42印制在印制电路板表层导体层C11中部，在信号线42两侧与信号线42形成一定间隔的两侧导体层作为耦合地导体43(即，在信号线42两侧与信号线42形成一定间隔的两侧导体层为后合导体43的两个部分)，表层导体层C11与热衬底H1之间的中间导体层C12作为参考地平面47，其中，信号线42与耦合地导体43位于信号线两侧的两部分之间的间隔为均为0.06～1.0mm。
上述连接结构中，裸芯片41通过多条键合线与混合式微带线电连接是将裸芯片41的输入端口的输入端子和接地端子通过三条键合线(一条信号键合线44和两条接地键合线45)与输入侧的混合式微带线电连接。在一个实施例中，具体是将裸芯片41的输入端口的输入端子通过一条信号键合线44与裸芯片41输入侧的混合式微带线的信号线42电连接，输入端口的两个接地端子各通过一条接地键合线45分别与裸芯片41输入侧的混合式微带线中与信号线发生强耦合的耦合地导体43电连接；裸芯片41的输出端口的输出端子和接地端子通过三条键合线(一条信号键合线44和两条接地键合线44)与输出侧的混合式微带线电连接，具体是将裸芯片41的输出端口的输出端子通过一条信号键合线44与裸芯片41输出侧的混合式微带线的信号线42电连接，输出端口的两个接地端子各通过一条接地键合线45分别与裸芯片41输出侧的混合式微带线中与信号线44发生强耦合的耦合地导体43电连接。
在上述连接结构中，在裸芯片41两侧的印制电路板上均设有一个或多个接地过孔46(设置在混合式微带线所在的印制电路板上)，使耦合地导体43和热衬底H1通过设置的接地过孔46电连接(参见图2和图4)。
上述这种用三条键合线使裸芯片与混合式微带线连接的结构，减小了因参考地不连续引起的反射问题，同时可以通过调节耦合地导体到信号线的距离或者信号线的线宽来控制局部的分布电容大小，为阻抗匹配提供了更加灵活的设计方案。通过采用这种连接结构，解决了现有采用双层结构PCB的MMW电路规模小的问题，可以在MMW电路模块中使用多层结构PCB，在保证传输线路的物理结构连续性及参考地的连接性，避免反射及损耗的前提下，提升了MMW电路模块的规模。从而有利于提高MMW通讯设备的系统集成度，降低MMW通讯设备的物料和组装成本；并且这种混合式微带线与MMW电路中传统的微带线互连方便，无需额外转换电路。
并且，本发明实施例提供采用混合式微带线结构与裸芯片连接的结构，能够降低信号线和其侧边的耦合地导体的耦合度，从而使信号线与耦合地导体之间的间隔增大，不需要采用过小(例如0.05mm或小于0.05mm)的导体间距，降低了制作的难度，采用普通的PCB制作工艺即可满足制作要求，降低了MMW电路制作的工艺难度并降低了成本。
实施例二
本实施例提供一种裸芯片与印制电路板的连接结构，该连接结构与实施例一给出的裸芯片与印制电路板的连接结构基本相同，不同的是在所述裸芯片两侧的印制电路板上均还设有一个或多个接地盲孔48，使参考地平面47与热衬底H1通过接地盲孔48电连接(即实现热衬底H1与导体层二C12电连接，参见图5和图6)。这种电路结构中，回流信号通过两个路径传播，一部分是通过接地键合线45到PCB表层导体层(即导体层一C11)的耦合地导体43；另一部分是通过热衬底H1到接地盲孔48再进入PCB中间层的参考地平面47。其中通过热衬底H1的部分由于接地过孔46位于信号线42的两侧，回流信号在平面方向需要经过较长路径的迂回才能达到信号线42的正下方，因此这部分回流信号的连续性不好，见图6。为此可以在作为参考地平面47的导体层二C12到热衬底H1之间采用埋孔结构的接地盲孔48进行改善，其结构如图6所示。采用埋孔结构可以在一定程度上提高电气性能，但是PCB制作成本和难度会相应上升。
上述本发明实施例给出的这种连接结构中，通过采用混合式微带线结构充分利用两条不完整的回流路径，保证了电路的回流，两条不完整的回流路径中一条回流路径是对于信号线和侧边的耦合地导体而言，若采用普通PCB工艺制作由于两者间距大于0.1m，无法形成足够的耦合回流量；对于第二条回流路径是相对于第二层参考地平面而言，由于裸芯片的地端连接在热衬底上，微带线与裸芯片之间的地形成了断层，难以形成连续的回流。因此，这两条回流路径均是不完整的回流路径。图7、8显示了只采用第二层参考平面时的驻波和插损仿真结果；图9、10显示了只采用侧边耦合地导体的驻波和插损仿真结果(耦合地导体到信号线间距为0.12mm)；图11、12显示了采用本发明实施例的连接结构的驻波和插损仿真结果。通过对比可以知道，采用本发明实施例的连接结构之后，连接处的插损和驻波指标都得到了较大改善。
因此，本发明实施例的连接结构既能满足MMW电路对于反射、损耗等要求，同时又可以利用多层结构的PCB，可制作大规模的电路，减少MMW通讯设备中的电路模块，并且，采用普通的PCB制作工艺即可，而不必采用制作MMW芯片的高精度制作工艺。
实施例三
本实施例提供一种印制电路板，用在MMW电路中，该电路板包括(电路板结构可参见图2)：
至少三层导体层C11、C12、C13，各导体层之间均通过绝缘层隔离J11、J12，其中一层导体层作为热衬底H1，一般采用最底层的导体层三C13作为热衬底H1，热衬底之上的印制电路板设有开口槽，所述开口槽两侧的印制电路板上的导体层形成混合式微带线。
上述印制电路板中的混合式微带线包括(可参见图3)：信号线42、耦合地导体43和参考地平面47；印制电路板表层的导体层一C11中部印制有信号线42，在信号线42两侧与信号线42形成间隔为0.06～1.0mm的两侧导体层作为耦合地导体43，表层导体层一C11与热衬底(即导体层一C13)之间的中间层的导体层二C12作为参考地平面47。
在上述印制电路板中，开口槽两侧的印制电路板上均设有一个或多个接地过孔46，使耦合地导体43、参考地平面47与热衬底h1通过接地过孔46电连接。
在开口槽两侧的印制电路板上还可以设置一个或多个埋孔结构的接地盲孔48，使参考地平面47与热衬底h1通过接地盲孔48电连接。
本实施例的印制电路板可应用在MMW电路模块、芯片封装、多芯片模块MCM、系统级封装模块SIP等中，使裸芯片与印制电路板通过多条键合线方便的连接，不但可以保证电路性能，避免反射等影响，并且，这种结构的印制电路板制作工艺简单，普通的PCB制作工艺即可满足要求。
实施例四
本实施例提供一种通信设备，可以是一种MMW通信设备，该设备包括：机壳和电路板；在电路板上设有微波毫米波电路，微波毫米波电路(MMW电路)中包括上述实施例一或实施例二中任一项给出的裸芯片与印制电路板的连接结构。这种设备中的MMW电路采用普通的PCB加工工艺即可以制作，成本低，并且其性能能满足MMW电路的各种要求。
综上所述，本发明实施例中通过采用混合式微带线，利用键合线使裸芯片与混合式微带线电连接，形成电路连接结构，应用了混合式微带线结构。采用混合模式的微带线能够降低信号线和侧边的耦合地导体的耦合度，从而不需要采用非常小的导体间距进行设计，降低了PCB制作的难度。采用三条键合线连接的混合式微带线结构，连接处的插损和驻波指标都得到了很大改善。通过本发明实施例的连接结构可解决MMW电路多层PCB设计中的关键技术问题，实现大规模MMW电路模块的开发，有利于提高MMW通讯设备的系统集成度，降低设备的物料和组装成本；并且采用更低的PCB制造难度，降低了PCB制造成本，MMW电路的输出结构采用混合式微带线，与MMW电路中传统的微带线互连方便，无需额外转换电路。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种裸芯片与印制电路板的连接结构，其特征在于，包括：
印制电路板和裸芯片；
印制电路板上至少包括三层导体层，各导体层之间均通过绝缘层隔离，其中一层导体层为热衬底，热衬底之上的印制电路板设有开口槽，裸芯片设置在所述开口槽内的热衬底上，裸芯片两侧的印制电路板上的导体层形成混合式微带线，裸芯片通过多条键合线与所述混合式微带线电连接；
所述混合式微带线包括：信号线、耦合地导体和参考地平面；所述信号线印制在印制电路板表层导体层中部，所述耦合地导体为在信号线两侧与信号线形成一定间隔的两侧导体层，所述参考地平面为所述表层导体层与热衬底之间的中间导体层；
所述裸芯片两侧的印制电路板上均设有一个或多个接地盲孔，使所述参考地平面与所述热衬底通过所述接地盲孔电连接。
2.根据权利要求1所述的裸芯片与印制电路板的连接结构，其特征在于，所述信号线与耦合地导体位于所述信号两侧的两部分之间的间隔均为0.06～1.0mm。
3.根据权利要求1所述的裸芯片与印制电路板的连接结构，其特征在于，所述裸芯片两侧的印制电路板上均设有一个或多个接地过孔，使所述耦合地导体、参考地平面与所述热衬底通过所述接地过孔电连接。
4.根据权利要求1所述的裸芯片与印制电路板的连接结构，其特征在于，所述裸芯片通过多条键合线与所述混合式微带线电连接包括：
裸芯片的输入端口的输入端子和接地端子通过三条键合线与输入侧的混合式微带线电连接；裸芯片的输出端口的输出端子和接地端子通过三条键合线与输出侧的混合式微带线电连接。
5.根据权利要求2所述的裸芯片与印制电路板的连接结构，其特征在于，所述裸芯片的输入端口的输入端子和接地端子通过三条键合线与输入侧的混合式微带线电连接包括：
裸芯片的输入端口的输入端子通过一条信号键合线与裸芯片输入侧的混合式微带线的信号线电连接，输入端口的两个接地端子各通过一条接地键合线分别与裸芯片输入侧的混合式微带线的耦合地导体电连接。
6.根据权利要求2所述的裸芯片与印制电路板的连接结构，其特征在于，所述裸芯片的输出端口的输出端子和接地端子通过三条键合线与输出侧的混合式微带线电连接包括：
裸芯片的输出端口的输出端子通过一条信号键合线与裸芯片输出侧的混合式微带线的信号线电连接，输出端口的两个接地端子各通过一条接地键合线分别与裸芯片输出侧的混合式微带线的耦合地导体电连接。
7.一种印制电路板，其特征在于，该电路板包括：
至少三层导体层，各导体层之间均通过绝缘层隔离，其中一层导体层为热衬底，热衬底之上的印制电路板设有开口槽，所述开口槽两侧的印制电路板上的导体层形成混合式微带线；
所述混合式微带线包括：信号线、耦合地导体和参考地平面；所述信号线印制在印制电路板表层导体层中部，所述耦合地导体为在信号线两侧与信号线形成一定间隔的两侧导体层，所述参考地平面为所述表层导体层与热衬底之间的中间导体层；
所述开口槽两侧的印制电路板上均设有一个或多个接地盲孔，使所述参考地平面与所述热衬底通过所述接地盲孔电连接。
8.根据权利要求7所述的印制电路板，其特征在于，所述信号线与所述耦合地导体位于所述信号线两侧的两部分之间的间隔均为0.06～1.0mm。
9.根据权利要求7所述的印制电路板，其特征在于，所述开口槽两侧的印制电路板上均设有一个或多个接地过孔，使所述耦合地导体、参考地平面与所述热衬底通过所述接地过孔电连接。
10.一种通信设备，其特征在于，包括：
机壳和电路板；
所述电路板上设有微波毫米波电路，所述微波毫米波电路中包括权利要求1～6任一项所述的裸芯片与印制电路板的连接结构。
CN201010272337XA 2010-09-02 2010-09-02 裸芯片与印制电路板的连接结构及印制电路板、通信设备 Active CN101998763B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010272337XA CN101998763B (zh) 2010-09-02 2010-09-02 裸芯片与印制电路板的连接结构及印制电路板、通信设备
PCT/CN2011/078757 WO2012028064A1 (zh) 2010-09-02 2011-08-23 裸芯片与印制电路板的连接结构及印制电路板、通信设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010272337XA CN101998763B (zh) 2010-09-02 2010-09-02 裸芯片与印制电路板的连接结构及印制电路板、通信设备

Publications (2)

Publication Number Publication Date
CN101998763A CN101998763A (zh) 2011-03-30
CN101998763B true CN101998763B (zh) 2013-01-16

Family

ID=43788002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010272337XA Active CN101998763B (zh) 2010-09-02 2010-09-02 裸芯片与印制电路板的连接结构及印制电路板、通信设备

Country Status (2)

Country Link
CN (1) CN101998763B (zh)
WO (1) WO2012028064A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101998763B (zh) * 2010-09-02 2013-01-16 华为技术有限公司 裸芯片与印制电路板的连接结构及印制电路板、通信设备
CN102393863B (zh) * 2011-06-15 2013-06-12 西安电子科技大学 金丝键合线的阻抗匹配方法
CN103413797B (zh) * 2013-07-29 2015-10-14 中国科学院电工研究所 一种三维结构单元组装的功率半导体模块
CN105070704B (zh) * 2015-08-17 2017-07-28 成都振芯科技股份有限公司 一种提高多通道信号间隔离度的布线结构
CN108370078B (zh) * 2015-11-20 2020-10-27 古野电气株式会社 多层基板及雷达装置
CN105934095B (zh) * 2016-06-28 2019-02-05 Oppo广东移动通信有限公司 Pcb板及具有其的移动终端
CN106211570B (zh) * 2016-09-22 2019-06-11 京信通信系统（中国）有限公司 射频pcb连接结构及连接方法
CN106851983A (zh) * 2017-03-28 2017-06-13 华为技术有限公司 具有埋入器件的电路板结构及其制作方法
CN107333385B (zh) * 2017-07-02 2019-06-21 中国航空工业集团公司雷华电子技术研究所 一种微波多层板端口及其处理方法
CN108090267B (zh) * 2017-12-11 2022-02-11 广州全界通讯科技有限公司 一种pcb版图结构
CN108882645A (zh) * 2018-07-30 2018-11-23 中国电子科技集团公司第五十四研究所 一种高效散热的功率放大器制造方法及散热机箱
CN109803487B (zh) * 2019-02-18 2022-03-08 西安茂德通讯科技有限公司 微波收发组件
CN112105142A (zh) * 2020-10-10 2020-12-18 华域视觉科技(上海)有限公司 混和电路板
CN112479150A (zh) * 2020-10-23 2021-03-12 上海航天控制技术研究所 一种裸芯片组合封装结构
CN113948848B (zh) * 2021-12-20 2022-04-12 成都瑞迪威科技有限公司 一种接地良好的天线互联结构
CN114520212B (zh) * 2022-04-20 2022-08-23 之江实验室 一种支持高速信号传输的宽频芯片封装结构
CN118213732A (zh) * 2022-12-15 2024-06-18 合肥华凌股份有限公司 微带线耦合器、射频模块和射频解冻装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819964A (zh) * 2009-02-27 2010-09-01 株式会社电装 集成电路安装板、印刷布线板和制造集成电路安装板方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261306A (ja) * 1998-03-12 1999-09-24 Toshiba Corp 平面回路型伝送線路
JP2003264405A (ja) * 2002-03-08 2003-09-19 Opnext Japan Inc 高周波伝送線路およびそれを用いた電子部品並びに電子装置
US7276987B2 (en) * 2002-10-29 2007-10-02 Kyocera Corporation High frequency line-to-waveguide converter and high frequency package
CN100471358C (zh) * 2006-11-27 2009-03-18 华为技术有限公司 一种匹配电容及应用匹配电容的印制线路板及阻抗匹配装置
CN101814645B (zh) * 2009-02-25 2013-05-29 台湾积体电路制造股份有限公司 耦合微条线结构及其制造方法
CN101998763B (zh) * 2010-09-02 2013-01-16 华为技术有限公司 裸芯片与印制电路板的连接结构及印制电路板、通信设备

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819964A (zh) * 2009-02-27 2010-09-01 株式会社电装 集成电路安装板、印刷布线板和制造集成电路安装板方法

Also Published As

Publication number Publication date
CN101998763A (zh) 2011-03-30
WO2012028064A1 (zh) 2012-03-08

Similar Documents

Publication Publication Date Title
CN101998763B (zh) 裸芯片与印制电路板的连接结构及印制电路板、通信设备
CN105680133B (zh) 基片集成脊波导板间垂直互联电路结构
CN201383535Y (zh) 一种矩形波导-基片集成波导信号转换及功率分配器
CN108063302B (zh) 射频基板垂直互联结构
US20100182105A1 (en) Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
CN108598690B (zh) 毫米波Massive MIMO天线单元及阵列天线
CN208173791U (zh) 毫米波Massive MIMO天线单元及阵列天线
CN103120038B (zh) 结构体和配线基板
CN103098567B (zh) 结构体和配线基板
CN104112891A (zh) 信号传输电缆和柔性印刷电路板
CN104681896A (zh) 一种多路一体化介质移相器
CN112397863A (zh) 用于毫米波的转接结构以及多层转接结构
CN110797616B (zh) 一种基于基片集成同轴线结构的多层数模混压板
CN204614906U (zh) 一种多路一体化介质移相器
CN108684139B (zh) 一种电路板
CN102544666B (zh) 宽带非共面馈通
CN111129681B (zh) 一种平衡-不平衡变换装置、通信器件及通信系统
CN109803487A (zh) 微波收发组件
CN115707171A (zh) 电路板、天线结构及电子设备
Hejase et al. A hybrid land grid array socket connector design for achieving higher signalling data rates
CN101752350A (zh) 多层互补式金属传输线结构
CN115494456B (zh) 雷达收发装置及雷达装置
CN212033207U (zh) 一种新型功分器适用于5g的功分器
CN111540719B (zh) 串接螺旋带状线的多tsv毫米波垂直互连结构
Dave et al. Free Space Vertical Interconnects using Near Field Coupling Antennas in a Fabry-Perot Cavity Environment

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant