CN105070704B - 一种提高多通道信号间隔离度的布线结构 - Google Patents
一种提高多通道信号间隔离度的布线结构 Download PDFInfo
- Publication number
- CN105070704B CN105070704B CN201510503600.4A CN201510503600A CN105070704B CN 105070704 B CN105070704 B CN 105070704B CN 201510503600 A CN201510503600 A CN 201510503600A CN 105070704 B CN105070704 B CN 105070704B
- Authority
- CN
- China
- Prior art keywords
- isolation
- ground level
- ground
- isolated
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Waveguides (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种提高多通道信号间隔离度的布线结构,它包括键合指层、第一隔离地平面、第一印制线层、第二隔离地平面、第二印制线层和引脚焊盘,第一印制线层上下等距的敷设有第一隔离地平面和第二隔离地平面;键合指层包括第一差分对键合指、第二差分对键合指、第一隔离地键合指和第二隔离地键合指;第一印制线层包括第一差分对、第二差分对、第一隔离地线和第二隔离地线。该结构在差分对上下布设隔离地平面,在差分对之间布设相互独立的隔离地线,隔离地平面和隔离地线之间相互独立,形成隔离地孤岛,隔离地平面与隔离地线通过互连盲孔连接,形成隔离墙,显著提高多通道信号间的隔离度。
Description
技术领域
本发明属于集成电路封装技术领域,特别是一种提高多通道信号间隔离度的布线结构。
背景技术
随着集成电路频率越来越高,封装对产品电性能的影响越来越大;封装的寄生参数,不仅影响了射频IO的电性能,还会影响临近IO的工作;随着后摩尔时代的继续发展,集成电路外形越来越小,这加大了高频集成电路外壳的设计难度。
传统布线结构并未对射频IO进行隔离处理,将严重影响射频IO的电性能。近年,也有同行对传统布线结构进行改进,在其键合指层的上下各增加了隔离地层,但这只稍微提高了隔离度。随着传输频率的增加,信号损耗越发严重。由于键合指布线空间有限,常常也并未对射频用键合指进行左右隔离处理,而传输通道之间存在较高的串扰及耦合效应,这将增加信号的损耗,致使隔离度低。
发明内容
本发明的目的在于克服现有技术的不足,提供一种提高多通道信号间隔离度的布线结构,该结构在差分对上下布设隔离地平面,在差分对之间布设相互独立的隔离地线,隔离地平面和隔离地线之间相互独立,形成隔离地孤岛,隔离地平面与隔离地线通过互连盲孔连接,形成隔离墙,显著提高多通道信号间的隔离度。
本发明的目的是通过以下技术方案来实现的:一种提高多通道信号间隔离度的布线结构,它包括键合指层、第一隔离地平面、第一印制线层、第二隔离地平面、第二印制线层和引脚焊盘,第一印制线层上下等距的敷设有第一隔离地平面和第二隔离地平面;键合指层包括第一差分对键合指、第二差分对键合指、第一隔离地键合指和第二隔离地键合指;第一隔离地平面包括第一隔离地平面左半部分和第一隔离地平面右半部分;第一印制线层包括第一差分对、第二差分对、第一隔离地线和第二隔离地线;第二隔离地平面包括第二隔离地平面左半部分和第二隔离地平面右半部分;第二印制线层包括第一差分对外延线和第二差分对外延线;第一差分对键合指和第二差分对键合指之间布设有第一隔离地线键合指和第二隔离地线键合指;
第一差分对与第二差分对之间布设有第一隔离地线和第二隔离地线;第一差分对通过互连盲孔与第一差分对外延线连接,第二差分对通过互连盲孔与第二差分对外延线连接;第一差分对键合指通过互连盲孔与第一差分对连接,第二差分对键合指通过互连盲孔与第二差分对连接,第一隔离地线键合指通过互连盲孔与第一隔离地线连接,第二隔离地线键合指通过互连盲孔与第二隔离地线连接;
第一隔离地线和第二隔离地线相互独立,形成“隔离地孤岛”;第一隔离地线上布设有互连盲孔,该互连盲孔与第一隔离地平面左半部分、第二隔离地平面左半部分连接,形成“隔离墙”;第二隔离地线上布设有互连盲孔,该互连盲孔与第一隔离地平面右半部分、第二隔离地平面右半部分连接,形成“隔离墙”。
所述的第一印制线层基板材质为陶瓷或FR4。
所述的第一隔离地平面和第二隔离地平面根据第一印制线层基板材质的不同具有不同的敷设距离;基板材质为陶瓷时,敷设距离为220-280um;基板材质为FR4时,敷设距离为30-60um。
本发明的有益效果是:本发明提供了一种提高多通道信号间隔离度的布线结构,该结构在差分对上下布设了隔离地平面,在差分对之间布设了相互独立的隔离地线,隔离地平面和隔离地线之间相互独立,形成隔离地孤岛,隔离地平面与隔离地线通过互连盲孔连接,形成隔离墙,各信号通道采用独立的参考平面,减小参考平面带来的耦合,显著提高多通道信号间的隔离度。
附图说明
图1为布线结构截面图;
图2为布线结构俯视图;
图3为布线结构轴测图;
图4为只在差分对上下布设隔离地平面的仿真结果图;
图5为在差分对上下布设隔离地平面并在差分对之间敷设隔离地线的仿真结果图;
图6为在差分对上下布设隔离地平面、在差分对之间布设相互独立的隔离地线,并布设隔离墙的仿真结果;
图中,1-键合指层,1.1-第一差分对键合指,1.2-第二差分对键合指,1.3-第一隔离地键合指,1.4-第二隔离地键合指,2-第一隔离地平面,2.1-第一隔离地平面左半部分,2.2-和第一隔离地平面右半部分,3-第一印制线层,3.1-第一差分对, 3.2-第二差分对,3.3-第一隔离地线,3.4-第二隔离地线,4-第二隔离地平面,4.1第二隔离地平面左半部分,4.2-第二隔离地平面右半部分,5-第二印制线层,5.1-第一差分对外延线,5.2-第二差分对外延线,6-引脚焊盘,7-互连盲孔。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案,但本发明的保护范围不局限于以下所述。
如图1、图2和图3所示,一种提高多通道信号间隔离度的布线结构,它包括键合指层1、第一隔离地平面2、第一印制线层3、第二隔离地平面4、第二印制线层5和引脚焊盘6,第一印制线层3上下等距的敷设有第一隔离地平面2和第二隔离地平面4;键合指层1包括第一差分对键合指1.1、第二差分对键合指1.2、第一隔离地键合指1.3和第二隔离地键合指1.4;第一隔离地平面2包括第一隔离地平面左半部分2.1和第一隔离地平面右半部分2.2;第一印制线层3包括第一差分对3.1、第二差分对3.2、第一隔离地线3.3和第二隔离地线3.4;第二隔离地平面4包括第二隔离地平面左半部分4.1和第二隔离地平面右半部分4.2;第二印制线层5包括第一差分对外延线5.1和第二差分对外延线5.2;第一差分对键合指1.1和第二差分对键合指1.2之间布设有第一隔离地线键合指1.3和第二隔离地线键合指1.4;
第一差分对3.1与第二差分对3.2之间布设有第一隔离地线3.3和第二隔离地线3.4;第一差分对3.1通过互连盲孔7与第一差分对外延线5.1连接,第二差分对3.2通过互连盲孔7与第二差分对外延线5.2连接;第一差分对键合指1.1通过互连盲孔7与第一差分对3.1连接,第二差分对键合指1.2通过互连盲孔7与第二差分对3.2连接,第一隔离地线键合指1.3通过互连盲孔7与第一隔离地线3.3连接,第二隔离地线键合指1.4通过互连盲孔7与第二隔离地线3.4连接;
第一隔离地线3.3和第二隔离地线3.4相互独立,形成“隔离地孤岛”;第一隔离地线3.3上布设有互连盲孔7,该互连盲孔7与第一隔离地平面左半部分2.1、第二隔离地平面左半部分4.1连接,形成“隔离墙”;第二隔离地线3.4上布设有互连盲孔7,该互连盲孔7与第一隔离地平面右半部分2.2、第二隔离地平面右半部分4.2连接,形成“隔离墙”。
所述的第一印制线层3基板材质为陶瓷或FR4。
所述的第一隔离地平面2和第二隔离地平面4根据第一印制线层3基板材质的不同具有不同的敷设距离;基板材质为陶瓷时,敷设距离为220-280um;基板材质为FR4时,敷设距离为30-60um。
如图4所示为只在差分对上下布设了隔离地平面的仿真结果,当信号达到1.6GHz时,隔离度为-41.3dB。
如图5所示为在差分对上下布设隔离地平面并在差分对之间敷设隔离地线的仿真结果,当信号达到1.6GHz时,隔离度为-51.7dB,提高了10dB;
图6所示为在差分对上下布设隔离地平面、在差分对之间布设相互独立的隔离地线,并布设隔离墙的仿真结果,当信号达到1.6GHz时,隔离度为-86.2dB,相对提高了30dB,显著提高了多通道信号间的隔离度。
Claims (3)
1.一种提高多通道信号间隔离度的布线结构,其特征在于:它包括键合指层(1)、第一隔离地平面(2)、第一印制线层(3)、第二隔离地平面(4)、第二印制线层(5)和引脚焊盘(6),第一印制线层(3)上下等距的敷设有第一隔离地平面(2)和第二隔离地平面(4);键合指层(1)包括第一差分对键合指(1.1)、第二差分对键合指(1.2)、第一隔离地键合指(1.3)和第二隔离地键合指(1.4);第一隔离地平面(2)包括第一隔离地平面左半部分(2.1)和第一隔离地平面右半部分(2.2);第一印制线层(3)包括第一差分对(3.1)、第二差分对(3.2)、第一隔离地线(3.3)和第二隔离地线(3.4);第二隔离地平面(4)包括第二隔离地平面左半部分(4.1)和第二隔离地平面右半部分(4.2);第二印制线层(5)包括第一差分对外延线(5.1)和第二差分对外延线(5.2);第一差分对键合指(1.1)和第二差分对键合指(1.2)之间布设有第一隔离地线键合指(1.3)和第二隔离地线键合指(1.4);
第一差分对(3.1)与第二差分对(3.2)之间布设有第一隔离地线(3.3)和第二隔离地线(3.4);第一差分对(3.1)通过互连盲孔(7)与第一差分对外延线(5.1)连接,第二差分对(3.2)通过互连盲孔(7)与第二差分对外延线(5.2)连接;第一差分对键合指(1.1)通过互连盲孔(7)与第一差分对(3.1)连接,第二差分对键合指(1.2)通过互连盲孔(7)与第二差分对(3.2)连接,第一隔离地线键合指(1.3)通过互连盲孔(7)与第一隔离地线(3.3)连接,第二隔离地线键合指(1.4)通过互连盲孔(7)与第二隔离地线(3.4)连接;
第一隔离地线(3.3)和第二隔离地线(3.4)相互独立,形成“隔离地孤岛”;第一隔离地线(3.3)上布设有互连盲孔(7),该互连盲孔(7)与第一隔离地平面左半部分(2.1)、第二隔离地平面左半部分(4.1)连接,形成“隔离墙”;第二隔离地线(3.4)上布设有互连盲孔(7),该互连盲孔(7)与第一隔离地平面右半部分(2.2)、第二隔离地平面右半部分(4.2)连接,形成“隔离墙”。
2.根据权利要求1所述的一种提高多通道信号间隔离度的布线结构,其特征在于:所述的第一印制线层(3)基板材质为陶瓷或FR4。
3.根据权利要求1所述的一种提高多通道信号间隔离度的布线结构,其特征在于:所述的第一隔离地平面(2)和第二隔离地平面(4)根据第一印制线层(3)基板材质的不同具有不同的敷设距离;基板材质为陶瓷时,敷设距离为220-280um;基板材质为FR4时,敷设距离为30-60um。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510503600.4A CN105070704B (zh) | 2015-08-17 | 2015-08-17 | 一种提高多通道信号间隔离度的布线结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510503600.4A CN105070704B (zh) | 2015-08-17 | 2015-08-17 | 一种提高多通道信号间隔离度的布线结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105070704A CN105070704A (zh) | 2015-11-18 |
CN105070704B true CN105070704B (zh) | 2017-07-28 |
Family
ID=54500040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510503600.4A Active CN105070704B (zh) | 2015-08-17 | 2015-08-17 | 一种提高多通道信号间隔离度的布线结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105070704B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106169640A (zh) * | 2016-06-22 | 2016-11-30 | 安徽天兵电子科技有限公司 | 一种tr组件的封装工艺 |
CN112133687B (zh) * | 2020-10-12 | 2023-02-21 | 成都振芯科技股份有限公司 | 一种多通道dds芯片基板封装结构及方法 |
CN114449749A (zh) * | 2020-11-03 | 2022-05-06 | 南京中兴新软件有限责任公司 | 电路板 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1913742A (zh) * | 2005-08-12 | 2007-02-14 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板布线架构 |
CN101814471A (zh) * | 2009-02-25 | 2010-08-25 | 承景科技股份有限公司 | 互连结构 |
CN101998763A (zh) * | 2010-09-02 | 2011-03-30 | 华为技术有限公司 | 裸芯片与印制电路板的连接结构及印制电路板、通信设备 |
CN102711362A (zh) * | 2011-03-28 | 2012-10-03 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
CN102892249A (zh) * | 2012-08-27 | 2013-01-23 | 广东欧珀移动通信有限公司 | Pcb板单点接地处理方法 |
CN203399401U (zh) * | 2013-08-29 | 2014-01-15 | 上海市共进通信技术有限公司 | 实现信号穿层时降低电磁干扰的印刷电路板结构 |
CN203675425U (zh) * | 2013-12-24 | 2014-06-25 | 上海斐讯数据通信技术有限公司 | 一种保护信号完整性的印刷电路板 |
CN205092234U (zh) * | 2015-08-17 | 2016-03-16 | 成都振芯科技股份有限公司 | 一种提高多通道信号间隔离度的布线结构 |
-
2015
- 2015-08-17 CN CN201510503600.4A patent/CN105070704B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1913742A (zh) * | 2005-08-12 | 2007-02-14 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板布线架构 |
CN101814471A (zh) * | 2009-02-25 | 2010-08-25 | 承景科技股份有限公司 | 互连结构 |
CN101998763A (zh) * | 2010-09-02 | 2011-03-30 | 华为技术有限公司 | 裸芯片与印制电路板的连接结构及印制电路板、通信设备 |
CN102711362A (zh) * | 2011-03-28 | 2012-10-03 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
CN102892249A (zh) * | 2012-08-27 | 2013-01-23 | 广东欧珀移动通信有限公司 | Pcb板单点接地处理方法 |
CN203399401U (zh) * | 2013-08-29 | 2014-01-15 | 上海市共进通信技术有限公司 | 实现信号穿层时降低电磁干扰的印刷电路板结构 |
CN203675425U (zh) * | 2013-12-24 | 2014-06-25 | 上海斐讯数据通信技术有限公司 | 一种保护信号完整性的印刷电路板 |
CN205092234U (zh) * | 2015-08-17 | 2016-03-16 | 成都振芯科技股份有限公司 | 一种提高多通道信号间隔离度的布线结构 |
Also Published As
Publication number | Publication date |
---|---|
CN105070704A (zh) | 2015-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105070704B (zh) | 一种提高多通道信号间隔离度的布线结构 | |
CN104183986B (zh) | 插头连接器 | |
US8558398B1 (en) | Bond wire arrangement for minimizing crosstalk | |
CN102986307B (zh) | 结构化电路板和方法 | |
CN106450827B (zh) | 线缆及线缆连接器组件 | |
CN106449574B (zh) | 同轴式差分对硅通孔结构 | |
JP5861868B2 (ja) | 電子回路および電子回路の製造方法 | |
CN108063302A (zh) | 射频基板垂直互联结构 | |
US20130215587A1 (en) | Multilayer wiring board and electronic device | |
EP2534683B1 (en) | Interconnect pattern for transceiver package | |
US7646091B2 (en) | Semiconductor package and method using isolated Vss plane to accommodate high speed circuitry ground isolation | |
EP2169770A3 (en) | Ground sleeve having improved impedance control and high frequency performance | |
US9006910B2 (en) | Interconnection structure | |
US20070144773A1 (en) | Circuit board | |
US20090289348A1 (en) | Solution for package crosstalk minimization | |
TW201127232A (en) | Circuit board with air hole | |
IL275262B1 (en) | Low profile signal splitter for additive manufacturing technology | |
CN206163797U (zh) | 新型高速连接器 | |
CN106356350B (zh) | 一种基于硅通孔互连的系统级封装的电磁耦合抑制方法 | |
CN103889145B (zh) | 线路板及电子总成 | |
CN205092234U (zh) | 一种提高多通道信号间隔离度的布线结构 | |
CN105047632B (zh) | 一种小型化高隔离度陶瓷封装结构 | |
KR101971281B1 (ko) | 패키지 기판 및 이를 포함하는 반도체 패키지 | |
CN105336727B (zh) | 一种苯环型基板通孔传输结构及基板通孔垂直传输结构 | |
CN102412230A (zh) | 用于射频工艺中的电感地屏蔽结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |