CN217116500U - 一种优化高密度pcb信号质量的pcb结构 - Google Patents
一种优化高密度pcb信号质量的pcb结构 Download PDFInfo
- Publication number
- CN217116500U CN217116500U CN202220564011.2U CN202220564011U CN217116500U CN 217116500 U CN217116500 U CN 217116500U CN 202220564011 U CN202220564011 U CN 202220564011U CN 217116500 U CN217116500 U CN 217116500U
- Authority
- CN
- China
- Prior art keywords
- fan
- pcb
- top surface
- layer
- signal quality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型公开一种优化高密度PCB信号质量的PCB结构,包括具有N层厚的PCB板,具有顶面和底面,其中,N为大于2的正整数;在N为奇数时,从顶面的器件扇出过孔至(N+1)/2层,底面的器件扇出过孔至[(N+1)/2+1]层,在N为偶数时,从顶面的器件扇出过孔至N/2层,底面的器件扇出过孔至(N/2+1)层;在顶面和底面设置BGA器件时,顶面和底面的BGA器件的焊盘错开设置,以使得顶面和底面的焊盘的扇出过孔在垂直方向上不重合。本实用新型通过顶面和底面扇出只穿过1/2板厚的盲孔,使高密度的信号过孔在空间上隔离开;通过底面和顶面贴器件错开的方式,使每个焊盘朝四周自动扇出的盲孔与另一面焊盘扇出的盲孔均能保持水平方向上的一定距离,提高了信号之间的隔离度,减小串扰。
Description
技术领域
本实用新型涉及PCB板领域,尤其涉及一种优化高密度PCB信号质量的PCB结构。
背景技术
随着PCB技术的快速发展,产品公司对PCB的信号质量和尺寸大小的要求越来越严格。尤其在射频、微波、高速领域,设计上的一小步偏差,可能就会造成性能上极大的区别。PCB设计往往要在结构(如板厚、尺寸、叠层等)和信号质量(信号在PCB上传播的损耗、抗干扰能力等)做出权衡。很多PCB设计,或是出于成本考虑,或是受限于产品功能限制的特殊结构,器件和信号之间距离极近,高速信号模块顶底贴,信号经过通孔时互相干扰,使用传统的PCB结构,难以保证优良的信号质量。
实用新型内容
本实用新型的目的是提供一种优化高密度PCB信号质量的PCB结构,使得可以减少PCB信号在过孔的损耗,提高信号抗干扰能力,提升信号的插损、回损指标。
为实现上述目的,采用以下技术方案:
一种优化高密度PCB信号质量的PCB结构,包括具有N层厚的PCB板,所述PCB板具有顶面和底面,其中,N为大于2的正整数;
在N为奇数时,从所述顶面的器件扇出过孔至(N+1)/2层,所述底面的器件扇出过孔至[(N+1)/2+1]层,在N为偶数时,从所述顶面的器件扇出过孔至N/2层,所述底面的器件扇出过孔至(N/2+1)层;
在所述顶面和所述底面设置BGA器件时,所述顶面和所述底面的BGA器件的焊盘错开设置,以使得所述顶面和所述底面的所述焊盘的扇出过孔在垂直方向上不重合。
进一步的,所述顶面的器件的扇出过孔和所述底面的器件的扇出过孔之间设置隔离介质。通过设置隔离介质,防止短路。
进一步的,所述隔离介质的厚度大于4mil。确保防护效果。
进一步的,所述顶面的器件的扇出过孔和所述底面的器件的扇出过孔在水平方向上存在大于4mil的孔壁间距。保持水平方向4mil以上的孔壁间距,使串扰指标在可接受范围内。
进一步的,设置所述顶面的BGA器件的中心坐标为(0,0),其对应的所述焊盘的中心间距为X,则所述底面的BGA器件的中心坐标为(x/2,x/2),以使得所述顶面和所述底面的所述焊盘的扇出过孔在垂直方向上不重合。顶面和底面BGA器件焊盘错开,使得底面的焊盘位置处于顶面四个圆形焊盘正中间,从而实现顶面和底面的焊盘的扇出过孔在垂直方向上不重合。
进一步的,所述顶面和所述底面的所述焊盘的扇出过孔,与相邻的四个所述焊盘的距离相等,具体的,设置扇出过孔的所述焊盘坐标为(0,0),每个所述焊盘之间的间距为ymil,则对应的所述焊盘的扇出过孔的孔位坐标为(y/2,y/2)。
进一步的,所述PCB板还包括贯穿整板的通孔。
采用上述方案,本实用新型的有益效果是:
可以在优化高密度器件顶底贴的PCB信号性能的同时,降低制板成本。通过顶面和底面扇出只穿过1/2板厚的盲孔,使高密度的信号过孔在空间上隔离开;通过底面和顶面贴器件错开的方式,使每个焊盘朝四周自动扇出的盲孔与另一面焊盘扇出的盲孔均能保持水平方向上的一定距离,提高了信号之间的隔离度,减小串扰。非密集焊盘区域和低速信号使用通孔,降低PCB盲孔数量,节省成本。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型实施例的PCB板的示例图;
图2为本实用新型实施例的顶面焊盘和底面焊盘的的示例图;
图3为本实用新型实施例的顶面或/和底面的焊盘的扇出过孔的示例图。
其中,附图标识说明:
1、PCB板;110、顶面;120、底面;2、焊盘;3、隔离介质;4、孔位。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接于”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。
需要说明的是,本实用新型实施例中的外部、内部、中部等方位用语,仅是互为相对概念或是以产品的正常使用状态为参考的,而不应该认为是具有限制性的。
请参阅图1,一种优化高密度PCB信号质量的PCB结构,包括具有N层厚的PCB板1,PCB板具有顶面110和底面120,其中,N为大于2的正整数;具体在本实施例中,以12层PCB板1为例,对本实用新型的设计结构做示范性说明。
在N为奇数时,从顶面110的器件扇出过孔至(N+1)/2层,底面120的器件扇出过孔至[(N+1)/2+1]层,在N为偶数时,从顶面110的器件扇出过孔至N/2层,底面120的器件扇出过孔至(N/2+1)层;
具体的,在N等于12时,从顶面110的器件扇出过孔至第6层,底面120的器件扇出过孔至第7层,如图1的示范性图示。
在顶面110和底面120设置BGA器件时,顶面110和底面120的BGA器件的焊盘2错开设置,以使得顶面110和底面120的焊盘2的扇出过孔在垂直方向上不重合。
具体的,如图2的示范性图示,为了方便理解,图2将顶面110的焊盘2和底面120的焊盘2虚拟显示在同一个平面上,在实际中,图2所画的实线圆形为处于顶面110的焊盘2,虚线圆形为底面120的焊盘2。
在一实施方式中,请继续参阅图1,顶面110的器件的扇出过孔和底面120的器件的扇出过孔之间设置隔离介质3。通过设置隔离介质3,防止短路。其中,隔离介质3的厚度大于4mil。确保防护效果。
在一实施方式中,顶面110的器件的扇出过孔和底面120的器件的扇出过孔在水平方向上存在大于4mil的孔壁间距。保持水平方向4mil以上的孔壁间距,使串扰指标在可接受范围内。
在一实施方式中,请参阅图2,设置顶面110的BGA器件的中心坐标为(0,0),其对应的焊盘2的中心间距为X,则底面120的BGA器件的中心坐标为(x/2,x/2),以使得顶面110和底面120的焊盘2的扇出过孔在垂直方向上不重合。顶面110和底面120BGA器件焊盘2错开,使得底面120的焊盘2位置处于顶面110四个圆形焊盘2正中间,从而实现顶面110和底面120的焊盘2的扇出过孔在垂直方向上不重合。
在一实施方式中,请参阅图3,顶面110和底面120的焊盘2的扇出过孔,与相邻的四个焊盘2的距离相等,具体的,设置扇出过孔的焊盘2坐标为(0,0),每个焊盘2之间的间距为y mil,则对应的焊盘2的扇出过孔的孔位4坐标为(y/2,y/2)。
在一实施方式中,PCB板1还包括贯穿整板的通孔。
本实用新型在优化高密度器件顶底贴的PCB信号性能的同时,降低制板成本。通过顶面110和底面120扇出只穿过1/2板厚的盲孔,使高密度的信号过孔在空间上隔离开;通过底面110和底面120贴器件错开的方式,使每个焊盘2朝四周自动扇出的盲孔与另一面焊盘2扇出的盲孔均能保持水平方向上的一定距离,提高了信号之间的隔离度,减小串扰。非密集焊盘区域和低速信号使用通孔,降低PCB盲孔数量,节省成本。
最后应说明的是:以上实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
Claims (7)
1.一种优化高密度PCB信号质量的PCB结构,其特征在于,包括具有N层厚的PCB板,所述PCB板具有顶面和底面,其中,N为大于2的正整数;
在N为奇数时,从所述顶面的器件扇出过孔至(N+1)/2层,所述底面的器件扇出过孔至[(N+1)/2+1]层,在N为偶数时,从所述顶面的器件扇出过孔至N/2层,所述底面的器件扇出过孔至(N/2+1)层;
在所述顶面和所述底面设置BGA器件时,所述顶面和所述底面的BGA器件的焊盘错开设置,以使得所述顶面和所述底面的所述焊盘的扇出过孔在垂直方向上不重合。
2.根据权利要求1所述的优化高密度PCB信号质量的PCB结构,其特征在于,所述顶面的器件的扇出过孔和所述底面的器件的扇出过孔之间设置隔离介质。
3.根据权利要求2所述的优化高密度PCB信号质量的PCB结构,其特征在于,所述隔离介质的厚度大于4mil。
4.根据权利要求1所述的优化高密度PCB信号质量的PCB结构,其特征在于,所述顶面的器件的扇出过孔和所述底面的器件的扇出过孔在水平方向上存在大于4mil的孔壁间距。
5.根据权利要求1所述的优化高密度PCB信号质量的PCB结构,其特征在于,设置所述顶面的BGA器件的中心坐标为(0,0),其对应的所述焊盘的中心间距为X,则所述底面的BGA器件的中心坐标为(x/2,x/2),以使得所述顶面和所述底面的所述焊盘的扇出过孔在垂直方向上不重合。
6.根据权利要求5所述的优化高密度PCB信号质量的PCB结构,其特征在于,所述顶面和所述底面的所述焊盘的扇出过孔,与相邻的四个所述焊盘的距离相等,具体的,设置扇出过孔的所述焊盘坐标为(0,0),每个所述焊盘之间的间距为y mil,则对应的所述焊盘的扇出过孔的孔位坐标为(y/2,y/2)。
7.根据权利要求1所述的优化高密度PCB信号质量的PCB结构,其特征在于,所述PCB板还包括贯穿整板的通孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220564011.2U CN217116500U (zh) | 2022-03-10 | 2022-03-10 | 一种优化高密度pcb信号质量的pcb结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220564011.2U CN217116500U (zh) | 2022-03-10 | 2022-03-10 | 一种优化高密度pcb信号质量的pcb结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217116500U true CN217116500U (zh) | 2022-08-02 |
Family
ID=82603232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220564011.2U Active CN217116500U (zh) | 2022-03-10 | 2022-03-10 | 一种优化高密度pcb信号质量的pcb结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217116500U (zh) |
-
2022
- 2022-03-10 CN CN202220564011.2U patent/CN217116500U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7256354B2 (en) | Technique for reducing the number of layers in a multilayer circuit board | |
US20220084849A1 (en) | Chip packaging apparatus and terminal device | |
CN206961822U (zh) | 芯片的封装结构及印刷电路板 | |
US20140293566A1 (en) | Circuit board and electronic device | |
EP4171179A1 (en) | Printed circuit board and electronic device with printed circuit board | |
WO2019001079A1 (zh) | 一种印刷电路板和通信设备 | |
EP3828924A1 (en) | Vertical interconnection structure of a multi-layer substrate | |
CN217116500U (zh) | 一种优化高密度pcb信号质量的pcb结构 | |
US20230420900A1 (en) | Electronic assembly and electronic device | |
US10971450B2 (en) | Hexagonally arranged connection patterns for high-density device packaging | |
CN115279038B (zh) | 一种适用于高速信号传输的布线方法和pcb板 | |
US20140014404A1 (en) | Ball Grid Array (BGA) And Printed Circuit Board (PCB) Via Pattern To Reduce Differential Mode Crosstalk Between Transmit And Receive Differential Signal Pairs | |
WO2023019824A1 (zh) | 一种基板及其封装结构 | |
CN215988713U (zh) | 一种基板及其封装结构 | |
CN105336727B (zh) | 一种苯环型基板通孔传输结构及基板通孔垂直传输结构 | |
US20110199165A1 (en) | Circuit substrate | |
CN209747758U (zh) | 一种pcb板连接器、pcb板、电子设备及移动终端 | |
CN215642480U (zh) | 基于龙芯处理器的电路主板 | |
CN215871994U (zh) | 一种电路板及电子设备 | |
CN216017245U (zh) | 高强度计算机主板 | |
US20240222834A1 (en) | Low-loss transmission line structure | |
CN219592693U (zh) | 一种fmc高速连接器底板的pcb布局布线结构 | |
US9824978B2 (en) | Connection patterns for high-density device packaging | |
CN221596441U (zh) | 球栅阵列的差分引脚结构及其芯片 | |
CN219019106U (zh) | 一种直通模块线路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |