TW409335B - Probe card and probe test method for semiconductor integrated circuit using the probe card - Google Patents

Probe card and probe test method for semiconductor integrated circuit using the probe card Download PDF

Info

Publication number
TW409335B
TW409335B TW085112468A TW85112468A TW409335B TW 409335 B TW409335 B TW 409335B TW 085112468 A TW085112468 A TW 085112468A TW 85112468 A TW85112468 A TW 85112468A TW 409335 B TW409335 B TW 409335B
Authority
TW
Taiwan
Prior art keywords
probe
semiconductor integrated
card
test
integrated circuit
Prior art date
Application number
TW085112468A
Other languages
English (en)
Inventor
Tomomi Momohara
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW409335B publication Critical patent/TW409335B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

409335 A7 B7 i、發明説明(1 ) 〔發明所屬之技術領域〕 本發明係關於使用在半導體積體電路之探測試驗之探 針卡,及使用-探針卡之探測試驗方法》 〔先前之技術〕 半導體積體電路之探測試驗係在晶圓製程終了後,切 割之前,即,半導體稹體電路在半導體晶圓上形成爲行列 狀之狀態下進行,爲半導體積體電路之電氣特性試驗。介 經此試驗,半導體積體電路之否否在晶圓狀態下被判別, 不良之半導體積體電路晶片被挑出。由於不良之晶片在晶 圓狀態被判別之故,在之後之組合工程可以避開不良之晶 片,可以獲得防止生產成本之無用的增加之效果。 但是,近年來,半導體積體電路、之積體度增加,試驗 時間徒然增長。對應之策:將先前晶片一個一個試驗者改 成把複數之晶片同時試驗,使得晶片一個之試驗時間縮短 〇 圖1 2爲表示先前之探針卡以及介經該探針卡而被試 驗之半導體晶圓之斜視圖。 如圖1 2所示者,在半導體晶圓1上,半導體積體電 路晶片3形成爲行列狀。同圖中,晶片3合計形成爲8 4 個。 又,在使用於晶片3之探測試驗之探針卡5,設置一 個之探針孔7,由此探針孔7被導出對應於一列4行合計 4個之晶片3 a〜3 d之探針群9 a〜9 d * 本紙張尺度適用中國國家標準(CNS > Α4規格(210Χ297公釐) 一 4 一 --^--「-----r-東-- (請先閲讀背面之注$項再填寫本1) 訂 .經濟部中央標準局貝工消費合作社印製 A7 B7 409335 五、發明説明(2 ) 在先前’使用此種探針卡5,同時測定4個之晶片 3 a〜3 d之電氣特性。 (請先聞讀背面之注意事項再填k本頁) 但是’半導體積體電路之積體度特別是以半導體記憶 體爲中心,益來益高,例如即使使用圖1 2所示之探針卡 '5,晶片一個之試驗時間會轉爲更增加。 爲了再度縮短此試驗時間之增加,嘗試每一列之對應 晶片之個數增加,使同時可以測定之晶片3之個數增加。 圖1 3爲表示先前之其他的探針卡以及介經該探針卡 而被試驗之半導體晶圓之斜視圖* 如圖1 3所示者,在探針卡5中*由一個之探針孔7 被導出對應於一列8行合計8個之晶片3 a〜3 h之探針 群9 a〜9 h,與示於圖1 2之探針卡5比較,同時可以 測定之晶片3之個數增加4個》使用此種探針卡5,半導 體晶圓一枚所要之試驗時間再被縮短。 經濟部中央標準局貝工消費合作社印製 但是,使用探針卡5進行探測試驗時,不良品之數目 雖只有若干但發覺有增加之傾向。爲了證實此傾向,把晶 片一個一個地重新試驗看看,在使用探針卡5之論驗中被 判爲不良品之晶片中,判明也有良品存在。 此種不良品之增加的原因,現在要舉出可想像者的話 ’如下: 在同時測定中,由同時被測定之全部的晶片來之應答 信號,通過探針卡同時傳至測試機》測試機將應答傅到之 信號之位準,以及應答而到信號之上昇、下降時間和某容 許範圍,或某容許值比較,以判斷晶片爲良品或不良品》 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局貝工消費合作社印製 A7 _____B7_'_五、發明説明(3 ) 探針群9和設置在卡之邊緣,用於使探針卡與測試機 接觸之接觸子群11,通過設置在卡之內部未圖示出之配 線而相連接》ΐ晶片應答而來之信號之位準,在傳到測試 機以前由於卡內之配線當然下降。又,由晶片應答而來之 信號之上昇,下降時間也因卡內之配線之電容而當然改變 〇 每一列之對應晶片之個數被增加之探針卡,卡徑D很 大。卡徑D—變大時,卡之中央附近之探針群9 (在圖 13中爲探針群9 d以及9 e )和接觸子群1 1連接用之 配線之長度,和卡之端部附近之探針群9(在圖13中爲 探針群9 a以及9 h)和接觸子群1 1連接用之配線之長 度之差變大。最長之配線和最短之配線之差變大時 > 配線 群之電阻以及電容之偏差變大。又,配線長太長時,微小 配線間產生串音(crosstalk)之機率也高。 再者,卡徑D變大時,卡本身易變形。卡本身變形時 ,探針和晶片焊墊之接觸點,以及探針和測試機之接觸點 之接觸電阻值分別產生偏差。又,卡本身之受形也形成對 設置在卡內之配線群施加應力β配線中在施加過多之應力 之部分,配線之電氣特性也會局部的變化* 這些之問題之其中之一,或這些之問題引起相乘效果 ,使探測試驗之精度劣化· 特別是把一個之容許範圍,或一個之容許值和多數之 信號同時比較同時測定時’上述之問題都成爲產生無用不 良品之原因。設置在卡內之配線群之電阻以及電容之偏差 ----J-----^装—— ~ j ·- S . ; : J'〆. (請先閲讀背面之注意事項再4,寫本頁) 訂. 严 Ψ 本紙張尺度適用中國國家標準(CNS )八4規格(2丨〇><297公釐) 6 經濟部中央標準局員工消費合作社印製 409335 A? Β7 五、發明説明(4 ) ,接觸電阻值之偏差,配線群之局部的電氣特性之變化* 微小配線間串音之其中之一都會隱匿各晶片本身之真之特 性,或真的能i。 又,此種探測試驗之精度之劣化在大規模容量化之半 齊體記憶裝置很顯著。其原因爲由於裝置之動作非常地高 速,嚴格設定信號之上昇,下降時間之容許值,或容許範 圍。大規模容量化半導體記憶裝置在現有半導體裝置之中 爲最纖細敏感裝置之一。因此,具有些微之誤差發展成無 法預期之誤動作之可能性》爲了預防無法預期之誤動作, 在探針試驗賦與嚴苛條件,爲了以嚴苛條件試驗,在設置 於上述卡內之配線群所引起之問題,例如即使僅是些微之 問題,在良品、不良品之選別上,被更加大反映著β 〔發明欲解決乏諫題〕 如上述者,有爲了提髙半導體積體電路之生產性,探 測試驗時間也想縮短之要求。此要求以增加可以同時測定 之晶片之個數可以滿足之。 但是’使同時可以測定之晶片之個數增加時,不良品 不必要地增加,產生了半導體積體電路之生產成本上昇之 新的問題》 本發.明係有鑑於上述之點而成者,其目的在提供可以 提昇半導體積體電路之生產性之同時,也可以抑制半導體 積體電路之生產成本之探針卡,以及使用該探針卡之半導 體積體電路之探測試驗方法。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) J----J-----y,裝丨| - · .· _ .'.-(請先閱讀背面之注意事硬再填寫本頁)
,1T -7 - 經濟部中央標準局員工消費合作社印製 409335 A7 ______B7__五、發明説明(5 ) 〔用於解決課題之裝置〕 爲了達成i述之目的,在關於本發明之探針卡係爲一 種使用於半導體積體電路在半導體晶圓上形成爲行列狀之 狀態下,進行半導體積體電路之探測試驗方法之探針卡, 其特徵爲:具有對應於2列而且至少2行以上之上述半導 體積體電路之連接端子之探針群,接受由測試機來之試驗 信號,通過上述探針群將上述試驗信號同時對上述2列 ,而且至少2行以上之半導體積體電路供給,同時,把由 上述2列,而且至少2行以上之半導體積體電路來之應答 信號通過上述探針群同時地接受,將上述應答信號供給上 述測試機。‘ 〔發明之實施形態〕 以下,就本發明之實施形態說明之。值此說明之際, 於全部之圖面中,相同之部分賦與相同之參考標號,避免 重複之說明。 圖1係表示關於本發明之第1之實施形態之探針卡與 介經該探針卡而被試驗之半導體晶圓之關係之斜視圖,圖 2爲將示於圖1之探針卡之探針孔附近放大之放大圖。 如圖1所示者,在半導體晶圓1上半導體積體電路晶 片3形成爲行列狀。在此第1之實施形態中,和先前相同 地,晶片3合計形成爲84個。 在使用於晶片3之探測試驗之探針卡15,設置對應 (請先聞讀背面之注$項再填寫本頁) 7:—·^. *1Τ τι 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局負工消費合作社印製 409335 at _ B7 五、發明説明(6 ) 於2列4行合計8個之晶片3 a〜3 h之探針群1 9 a〜 1 9 h »在卡基板2 0設置一個之探針孔1 7。在此探針 孔1 7之內部/探針群19 a〜1 9 h被導出。探針孔 1 7在此例中*形成爲具有2個之短邊與2個之長邊之長 方形之貫穿孔。對應於第1列之半導體積體電路晶片3 a 〜3h之外部焊墊群31 (參照圖2)之探針群19a〜 1 9 d係沿著2個之長邊之中之一邊而形成,對應於第2 列之半導體積體電路晶片3 e〜3 h之外部焊墊群3 1之 探針群1 9 e〜1 9 h係沿著由相對於上述一邊之另一邊 而形成*被導出於卡基板2 0之表面,和未圖示出之測試 機接觸之接觸子群2 1分別沿著卡基板2 0之邊緣而配置 。探針群1 9通過肜成在卡基板2 0之內部|或卡基板 2 0之表面而未圖示出之配線連接於接觸子群2 1。由未 圖示出之測試機來之試驗信號供給接觸子群2 1,傳達到 探針群1 9。而且,由未圖示出之測試機來之試驗信號介 經探針群1 9 ,同時供給2列4行合計8個之晶片3 a〜 3h。接受試驗信號之晶片3a〜3h分別輸出應答信號 。應答信號供給探針群1 9 *傳達到接觸子群2 1。傳達 到接觸子群2 1之應答信號供給上述測試機。測試機將應 答信號之位準,以及應答信號之上昇,下降時間等和每一 試驗項目分別有之容許範圍,或容許值比較•同時地判斷 2列4行合計8個之晶片3 a〜3 h之分別爲良品或不良 品 於關於此種之第1之實施形態之探針卡1 5時,和先 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
-9 - A7 B7 409335 五、發明説明(7 ) (請先間讀背面之注意事項再填寫本頁) 前之1列8行之探針卡5同樣地,由於可以同時地測定8 .個之晶片3a〜3h,一個晶片之試驗時間可以縮短,結 果可以縮短半g體晶圓每一枚之試驗時間。 而且,卡徑口和先前之1列4行之探針卡5幾乎可以 爲相同之卡直徑之故*形成在卡基板2 0之內部,或表面 未圖示山之配線群之中,最長者和最短者之差變小,配線 群之電阻以及電容之偏差可以小。因而,成爲隱匿各晶片 本身之真的特性,或真的能力之原因之設置在卡基板2 0 之配線間之歪斜失真差(skeff)變小,可以抑制探測試驗 之精度之劣化。又,卡徑D可以小之故,卡基板2 0之變 形之問題也少。而且,配線之長度全體的短之故,微小配 線間串音也被減低。 由這些之各點,依據關於第1之實施形態之探針卡 1 5時,可以獲得提昇生產性之同時,也可以抑制生產成 本之效果。 經濟部中央標準局貝工消費合作社印裂 圖3爲用於將本發明之效果和先前比較說明之圖,( a)圖表示先前之探測試驗之結果之圖,(b)圖表示第 1之實施形態之探測試驗之結果之圖。 首先,如圖3 (a)所示者,在使用示於圖10之探 針卡5而同時測定1列8行之晶片3 a〜3 h時,每8個 之晶片,可以取得良品3個。 • ·1- —^1 在同圖中,晶片之真的特性,或真的能力以虛線表示 ',由此種晶片之真的特性或真的能力來看,良品在8個之 晶片中應存在7個》使用示於圖10之探針卡5同時測定 本紙張尺度適用中國國家榇準(CNS ) Α4規格(210X297公釐) -10 - 409335 A7 _B7_' 五、發明説明(8 ) 時,4個無用的被判斷成不良。 但是,如圖3 (b)所示者,在使用關於第1之實施 形態之探針卡f 5同時測定2列4行之晶片3 a〜3 h時 ,每8個之晶片,可以取得良品6個1良品可以增加3個 又,示於圖3 (a)之晶片3a〜3h和示於圖3 ( b)之晶片3a〜3h,嚴格而言雖然不是相同之晶片, 但在圖3 (a) , (b)中,爲了說明發明之效果,將晶 片之真的特性或真的能力調製備齊。 重要的地方爲使用示於圖1 0之探針卡5同時測定中 ,被認識爲不良之晶片之真的特性,或真的能力位於合格 線附近者,在使用關於第1之實施形態之探針卡1 5同時 測定中*成爲可以被認識成良品。介經如此,半導體積體 電路之良率提昇,其生產成本得以抑制變成可能。 接著,就關於本發明之第2實施形態之探針卡說明之 〇 圖4爲關於本發明之第2實施形態之探針卡之平面圖 經濟部中央標隼局負工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 〇 此第2之實施形態係於第1之實施形態說明過之探針 卡1_5中,使設置在卡基板2 0之配線群之長度分別爲最 短地,於配線群之佈局下功夫者。 如圖4所示者,探針卡1 5之沿著探針孔1 7之長軸 方向有中心線3 0。以此中心線3 0爲界,在卡基板2 0 之紙面右側之領域3 3 R,設定4個之配線區域3 5 a〜 本紙ϋ適用中國國家標準(CNS ) A4规格(210X297公釐} ~ ~~ -11 - 409335 A7 B7 五、發明説明(9 ) 3 5 d,另一方面,在卡基板2 0之紙面左側之領域3 3 L,設定其他之4個的.配線區域3 5 e〜3 5 h 〇在配線 區域3 5 a,‘對應於晶片3 a之焊墊之探針群1 9 a ( 示於圖1 ’圖2 ’在圖4中爲了避免圖面繁雜化,未圖示 出)與對應於晶片3 a之焊墊之接觸子群2 1 a互相連接 之配線群3 7 a形成在其上。以下同樣地,在配線區域 3 5 b,將未圖示出之探針群1 9 b與接觸子群2 1 b互 相連接之配線群3 7 b形成其上,……,在配線區域 3 5 h,將未圖示出之探針群1 9 h與接觸子群2 1 h互 相連接之配線群37h形成其上。 經濟部中央標準局貝工消費合作社印製 將對應於如此之晶片3 a〜3 d之列之探針群19 a 〜1 9 d,接觸子群2 1 a〜2 1 d,以及將探針群 .1 9 a〜19 d與接觸子群2 la〜2 Id互相連接之配 線群3 7 a〜3 7 d設置在分別以沿著探針孔1 7之長軸 方向之中心線3 0爲界而分割成2份之一方之領域3 3 R ,將對應於晶片3 e〜3 h之列之探針群1 9 e〜1 9 h ,接觸子群.2 1 e〜2 1 h,以及將探針群1 9 e〜 19h,接觸子群2 1e〜21h,互相連接之配線群 3 7 e〜3 7 h設置在分割爲2之另一方之領域3 3 L之 探針卡時,可以將配線群3 7 a〜3 7 h各別之長度設定 成最短。介經將配線群3 7 a〜3 7 h各別之長度設定成 最短,特別是配線群3 7之電阻以及電容之偏差,以及配 線間之串音可以分別變小。因此,更高精度之探測測試變 可能。可以獲得使用於把多數個之晶片3 a〜3 h同時測 本紙張尺度適用中國國家榉準(CNS ) A4規格(210 X 297公釐) -12 - 經濟部中央標準局員工消費合作社印製 409335五、發明説明(10 ) 定之探針卡。 接著’就關於本發明之.第3之實施形態之探針卡說明 之。 ‘ 圖5爲關於本發明之第3之實施形態之探針卡之平面 圖β 此第3之實施形態係於第1之實施形態說明過之探針 卡1 5中’配線間串音更減少地,於卡基板2 0之構造下 功夫者。 如圖5所示者,卡基板20分成第1層20— 1,第 2 層 20 — 2,第 3 層 20 — 3,第 4 層 20 — 4,第 5 層20 — 5,第6層20-6,以及第7層20 — 7之7 餍。在第1層卡基板2 0 - 1設置接觸子群2 1。配線群 3 7分別依信號之種類以及電源之種類分開設置在較第1 層卡基板20 — 1還下層之卡基板2 0 — 2〜20 — 7。 關於比形態之探針卡15使用在測試半導體記億裝置時。 因此,配線群3 7分成位址信號用配線群,資料信號用配 線群,接地線(VS S )群,行位址選通信號,列位址選 通信號等之控制信號用配線群,電源線(VC C)群,監 視器用等之其他之配線群之*7種類。而且,位址信號用配 線群於第2層卡基板2 0-2,資料信號用配線群於第3 層卡基板2 0 — 3,接地線群於第4層卡基板2 0 — 4, 控制信號用配線群於第5層卡基板2 0 - 5,電源群於第 6層卡基板2 0 — 6,其他之配線群於第7層卡基板2 0 -7分別設置者。形成在卡基板2 0 — 2〜2 0 — 7各層 A7 B7 (請先鬩讀背面之注意事項再填寫本頁) 1-装· ^/1 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) -13 - A7 B7 408335 五、發明説明(11 )
(請先閱讀背面之注意事項再填寫本頁J 之配線群3 7與形成在卡基板2 0 - 1之接觸子2 1係通 過形成在卡基板20 — 1〜20 — 7之通孔3 9而互相連 接。 於將如此之配線群3 7依卡基板2 0之內部之信號之 種類以及電源之種類而分層之探針卡中,可以把配線間串 音更有效地減少*因此,更高精度之探測測試變可能,可 以獏得使用於將多數個之晶片3 a〜3 h崗時測定之探針 卡。 又,關於此第3之實施形態之探針卡也可以和關於第 2之實施形態之探針卡組合。 接著,將使用關於本發明之探針卡之探測試驗方法之 例做爲本發明之第4,第5 ,第6之實施形態而說明之》 圖6爲關於本發明之第4實施形態之探測試驗方法之 構成圖。 本發明之第4實施形態爲依據在第1之實施形態說明 過之同時測定.,可以同時測定之晶片之個數可以更爲增加 之例子。 經濟部中央標隼局負工消費合作社印製 如圖6所示者,在一個之測試裝置4 1設置複數之測 試站43 (43 — 1〜43 — 4) •在各測試站43各安 裝一個探針卡15 (15 — 1〜15 — 4)。而且,介經 測試裝置41 ,將複數之晶圓1 (1 — 1〜1 — 4)通過 測試站4 3以及探針卡1 5同時測定。 如此之探測試驗方法時,以1枚之探針卡1 5可以同 時測定之晶片數爲L時,測試站4 3之數目爲Μ時,可以 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 14 409335 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(12 ) 同時測定LXM個之晶片。因此,測定精度高之探測測試 可以更多之晶片同時進行之。 在圖6所示之例中,.上述晶片之數目L爲8,上述測 試站4 3之數目Μ爲4之故,可以同時測定3 2個之晶片 。而且,使用第1之實施形態,或第2之實施形態,或第 3之實施形態,或組合第2與第3之實施形態之探針卡而 測定之故,即使同時測定3 2個之所謂的大量晶片,其之 測定精度也不會降低。 圖7爲關於本發明之第5之實施形態之探測試驗方法 之構成圖。 本發明之第5之實施形態爲依據在第4之實施形態說 明過之同時測定,可以抑制每一個晶片之設備投資,價格 性能比之良好之試驗方法之例· 如圖7所示者,在一個之測試裝置4 1設置一個之測 試站4 3,在一個之測試站4 3設置複數之探針卡1 5 ( 15-1,15 — 2)。而且,介經測試裝置41,將1 片之晶圓1通過一個之測試站4 3以及複數之探針卡1 5 (15 — 1,15-2)同時測定。 如此之探測試驗方法時,以一枚之探針卡1 5可以同 時測定之晶片數爲L時,探針卡之安裝枚數爲Ν時,可以 同時測定L X Ν個之晶片。因此,和第4之實施形態相同 地,測定精度髙之探測測試可以更多之晶片同時進行之β 在圖7所示之例中,上述晶片之數目L爲8,上述要 裝枚數Ν爲2之故,以一台之測試站4 3可以同時測定 表紙張尺度適用中國國家標準(〇灿)八4規格(2丨0父297公釐) (請先閲讀背面之注意事項再填寫本頁) -15 - 409335 A7 B7 經濟部中夬標準局員工消費合作社印製 五、發明説明(13 ) 1 6個之晶片。而且,該測定精度由於使用上述之測定精 度高之探針卡2枚之故,不會降低* 更多數目έ探針卡15安裝在一個之測試站之故,每 一個測試站之晶片同時測定數可以增加之故,可以抑制每 一個晶片之設備投資*又,雖係可以同時測定多數個之晶 片之探測路,可以使測試站之數目少之故,用於配置上述 探測器之地面可以小。地面可以小時|可以抑制此地面之 空調成本之同時,可以提昇空調精度,特別是地面內之清 淨度。因此,採測試驗時可以抑制因雖係微量但在地面內 有存在可能性之對半導體有害物質,例如鈉等所致之晶片 之污染,以及因導電性微粒子,例如矽碎片等所致之配線 間之短路,等此類事故之發生^ 又,如圖7所示者,關於第5之實施彤態之試驗方法 ,晶圓1之直徑中變大•在一枚之晶圓1形成之晶片數增 加時,變得更有效。 圖8爲關於本發明之第6之實施形態之探測試驗方法 之構成圖。 本發明之第6之實施形態爲組合第4之實施形態與第 5之實施形態之例。 如圖8所示者,在一個之測試裝置4 1安裝複數之測 試站43 (43 — 1 ,43 — 2),在各測試站43 ( 43—1 ,43—2)分別安裝複數之探針卡15 (15 -1*15-4)。而且,介經測試裝置41將複數之晶 圓1 (1 — 1 ,1-2)通過複數之測試站43 (43 — (諳先閱讀背面之注意事項再填寫本育) 訂 東>1
JI 本紙張尺度適用中國國家標準(CNS > Α4規格(_210Χ2.97公釐) -16 - A7 B7 409335 五、發明説明(u) 1,43-2)以及複數之探針卡15 (15 — 1,15 _ 4 )同時測定。 (請先閲讀背面之注意事項再填寫本頁) 如此之探ίΐ試驗方法時,以一枚之探針卡1 5可以同 時測定之晶片數爲L時’測試站之數目爲Μ時,探針卡之 安裝枚數爲Ν時,可以同時測定L ΧΜΧΝ個之晶片。 因此,和第4之實施形態相同地,測定精度高之探測 測試可以更多之晶片同時進行。而且,和第5之實施形態 相同地,價格性能比也良好》 接著*介經關於本發明之探針卡而試驗,將合適之半 導體積體電路做爲本發明之第7之實施形態以說明之 經濟部中央標準局員工消費合作社印製 在關於本發明之探針卡中,將2列至少2行以上之半 導體積體電路晶片同時測定爲庳品或不良品。在此種卡中 *沿著設置在卡基板之探針孔之一邊,設置對應於與第1 列之晶片對應之晶片之焊墊之探針群,沿著與上述之一邊 相對之另一邊,設置對應於與第2列之晶片對應之晶片之 焊墊之探針群被當做較理想》爲什麼呢?此係爲了實現在 第2之實施形態說明過地,使形成在卡基板之配線群之長 度可以最小之配線群之佈局,爲最有效之故》 在介經此種探針群而被測定之半導體積體電路晶片中 ,焊墊一列配置者爲所盼望。 圖9表示探針群和半導體積體電路晶片之焊墊之對應 關係圖。 如圖9所示者,有長方形之平面狀之半導體積體電路 晶片3,在沿著此晶片3之長軸方向之中心線,配置一列 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -17 - 經濟部中央標準局負工消費合作社印製 409335 A7 _ ___B7_^_ _ 五、發明説明(15 ) 排列之焊墊3 1 · —般稱中心焊墊型晶片。 如此之中心焊墊型之晶片時,焊墊3 1爲一列之故, 探針群1 9易和這些之焊墊接觸。特別是圖2也有顯示 .者,晶片3 a〜3h雖係2列,焊墊3 1之列只有2列之 故,很適合實現沿著如上述之探針孔1 7之相面對之2個 之邊而設置之探針群19a〜19h。 又,中心焊墊型之晶片很多使用在例如大規模容量之 半導體記憶裝置。 又,如圖1 0所示者,焊墊3 1沒有必要嚴密地一列 配置,也可以鋸齒型地配置* 接著,把關於本發明之探針卡之變形之形當成本發明 之第8之實施形態說明之。 圖1 1爲關於本發明之第8之實施形態之探針卡之平 面圖。 在第1之實施形態說明過之探針卡1 5中,爲同時可 以測定2列4行合計8個之晶片者。在此第6之實施形態 中說明過之探針卡_1 5中,如圖9所示者,爲可以同時測 定2列8行合計1 6個之晶片者。 在8行同時測定之探針卡中*卡直徑D增加,和使用 圖13所示之探針卡5同時測定產生同樣之問題。 但是,8行同時測定之探針卡之精度,由於今後之探 針卡技術之進步,在提昇到和現在之4行同時測定之探針 卡同程度之精度之場合時,如圖1 1所示者,關於本發明 之探針卡也可以改良成可·以同時測定2列8行合計1 6個 本紙浪尺度適用中國國家標準(C.NS ) A4規格(2!0><297公釐) (請先閲讀背面之注$項再填寫本頁) V辱 訂 -18 - A7 B7 409挪 五、發明説明(16 ) 之晶片。此場合之效果和第1之實施形態相同,爲了可以 同時測定1 6個之晶片,較1列1 6行之探針卡,卡徑D 可以較小’半‘體積體m路之生產性之提昇,與半導體積 體電路之生產成本之抑制可以同時地達成。 如此之關於本發明之探針卡,並不限定於2列4行者 ,因應探針卡技術之進展,可以使行數順序增加i 又,在關於圖1 ,圖4,圖5以及圖11所示之本發 明之實施形態之探針卡1 5中,接觸子2 1雖被設爲外緣 一列,但在接觸子2 1之數目增加,在外緣一列配置不完 之時,也可以把接觸子2 1例如同心圓狀地複數列設置。 〔發明之效果〕 如以上說明者*依據本發明時,可以提供:可以提昇 半導體積體電路之生產性之同時,也可以抑制半導體積體 電路之生產成本之探針卡,及使用該探針卡之半導體積體 電路之探測試驗方法。 經濟部中夬標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁} 〔圖面之簡單說明〕 圖1表示關於本發明之第1之實施形態之探針卡之斜 視圖。 圖2爲示於圖1之探針卡之探針孔附近之放大圖。 圖3 ,圖3 (a)表示先前之探測試驗之結果,圖3 (b)表示依據本發明之探測試驗之結果。 圖4爲關於本發明之第2之實施形態之探針卡之平面 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 19 - 409335 A7 B7 五、發明説明(17 ) 圖。 圖5爲關於本發明之第3之實施形態之探針卡之斜視 圖。 圖6爲關於本發明之第4之實施形態之探測試驗方法 之構成圖》 f 圖7爲關於本發明之第5之實施形態之探測試.驗方法 之構成圓。 圖8爲關於本發明之第6之實施形態之探測試驗方法 之構成圖。 圖9爲表示關於本發明之第7之實施形態之探針群與 晶片之焊墊之對應關係圖。 圖1 0表示關於本發明之第7之實施形態之探針群與 晶片之焊墊之對應關係之其他例之圖。 圖1 1爲關於本發明之第8之實施形態之探針卡之斜 視圖》 圖 視 。斜 圖之 視卡 斜針 之探 卡之 針他 探其 之之 前前 先先 示示 表表 2 3 -—* 1 圖圖 請 閱· 面 之 注
I i 訂 >** 經濟部中央標準局貝工消費合作社印装 片 - h , 晶卡 9 圓路針 1 晶電探 ~ 體體 一 a 導積 ί 9 半體 4 1 i 導 I , i 半 5 9 4-11 I ; ? -3 1 h 1 孔 明 ~ 3 | .針 說 1 ί 5 探 之 I a 1 J 號 1 3 , ϊ 標, ,5 7 c 1 3 1 1 群 針 探 2 7 板 基 卡 本紙張尺度適用中國國家標隼(CNS > A4規格(21〇 X 297公釐) -20 - 409335 'A7 __^_B7_^_ 五、發明説明(,。) 1 〇 21 ,21a〜21h……接觸子群, 3 1……外部焊墊群,3 5 a〜3 5 h……配線區域, 3 4
h 1 置 裝 試 測。 ί 站 i 試 一| 測 4 ; t. ♦ 群 4 線·-配 3 (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局舅工消費合作社印簟 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -21 -

Claims (1)

  1. 409335 A8 BS C8 D8 弟#委眞明示’本衆修1.1#.是否變更原實質内容 經濟部中央標準局員Η消費合作社印製 六、申請專利範圍 梅件1·第8511246 8號專利申請案 .中文申請專利範圍修正本 民國86年12月修正 .1. 一種探針卡,用以探針測試呈行列排列於半導體晶 圓上之半導體積體電路,包含:卡基體:提供於卡基體上 之探釙群,以接觸至少被安排呈2行及至少2列之上述半 導體積體電路之連接端子,其特徵爲:一由一測試機所供 應之測試信號,經由該群探針同時地由該等探針供應至各 個半導體積體電路,各個半導體積體電路係排列呈2行及 至少2列者,及由排列呈2行及2列之半導體積體電路所 產生之回應信號係經由各個探針群同時供應至測試機者。 2. 如申請專利範圍第1項所述之探針卡,其中上述卡 .基體具有第1及第2長側邊之矩形貫穿孔,其可使探針群 貫穿上述矩形貫穿孔,而其中部份探針群係沿著矩形貫穿 孔之第1長側邊配置而可接觸配列於第1行半導體積體電 路之連接端子上,及其他之探針群係沿著方形貫穿孔的第 2長側遵配列而接觸配列在第1行半導體積體電路的連接 端子々 . 3. 如申請專利範圍第2項所述之探針卡,其中更包括 外露於上述卡基體表面而與測試機連接之接觸子群,及將 上述探針接觸子群連接於探針群之配線群,及上述之探針 基體包含沿著上述矩形貫穿孔縱軸分m的第1及第2半部 ,被連接於探針上之配線與配列在第1行之半導體積體電 路的連接端子接觸及連接.該等配線之探針接觸子供應該探 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS } A4規格(210X297公釐) 409335 A8 BS C8 D8 弟#委眞明示’本衆修1.1#.是否變更原實質内容 經濟部中央標準局員Η消費合作社印製 六、申請專利範圍 梅件1·第8511246 8號專利申請案 .中文申請專利範圍修正本 民國86年12月修正 .1. 一種探針卡,用以探針測試呈行列排列於半導體晶 圓上之半導體積體電路,包含:卡基體:提供於卡基體上 之探釙群,以接觸至少被安排呈2行及至少2列之上述半 導體積體電路之連接端子,其特徵爲:一由一測試機所供 應之測試信號,經由該群探針同時地由該等探針供應至各 個半導體積體電路,各個半導體積體電路係排列呈2行及 至少2列者,及由排列呈2行及2列之半導體積體電路所 產生之回應信號係經由各個探針群同時供應至測試機者。 2. 如申請專利範圍第1項所述之探針卡,其中上述卡 .基體具有第1及第2長側邊之矩形貫穿孔,其可使探針群 貫穿上述矩形貫穿孔,而其中部份探針群係沿著矩形貫穿 孔之第1長側邊配置而可接觸配列於第1行半導體積體電 路之連接端子上,及其他之探針群係沿著方形貫穿孔的第 2長側遵配列而接觸配列在第1行半導體積體電路的連接 端子々 . 3. 如申請專利範圍第2項所述之探針卡,其中更包括 外露於上述卡基體表面而與測試機連接之接觸子群,及將 上述探針接觸子群連接於探針群之配線群,及上述之探針 基體包含沿著上述矩形貫穿孔縱軸分m的第1及第2半部 ,被連接於探針上之配線與配列在第1行之半導體積體電 路的連接端子接觸及連接.該等配線之探針接觸子供應該探 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS } A4規格(210X297公釐) 声年r月,
    A8 B8 CS D8 六、申請專利範圍 附件1 : 第0 8 5 1 1 2 4 6 8號專利申請案 j * 中文申請專利範圍修正本 民國90年5月修正 1 . 一種探針卡,用以探針測試呈行列狀排列於半導 體晶圓上之半導體積體電路,其特徵爲: 包含有: 卡基體;和 由配置在前述卡基體上的複數個探針所組成,且可被 導入到設在前述卡基體上的一個矩形狀的探針孔內,用來 與排列成兩列且至少兩行以上的複數個半導體積體電路的 連接端子接觸的探針群; 而前述探針群係可對於與前述複數個探針分別同時接 觸的排列成兩列且至少兩行以上的所有的半導體積體電路 的每一個都經由該探針群同時且筮列獨立地供給其來自於 測試機的測試信號,並且經由該探針群將來自於前述各個 半導體積體電路的回應信號同時且並列獨立地供給到前述 測試機。 2. 如申請專利範圍第1項之探針卡,其中,前述複 個探針之中,用來與第一列的前述半導體積體電路的接觸 端子進行接觸的複數個探針,是沿著前述探針孔的一邊配 置,而用來與第二列的前述半導體積體電路的接觸端子進 行接觸的複數個探針,是沿著與前述探針孔的一邊相向的 另一邊配置。 3. 如申請專利範圍第2項之探針卡,其中,更包括 本紙張尺度適用中國國冢標準CCNS)A4規格(210 X 297公犮) ------------ · 111 (請先閱讀背面之主意事項再填寫本頁) 訂---------唉 經濟部智婪財產局員工消費合作社印製 409335 A8 B8 C8 D8 六、申請專利範圍 針基體之第1半部,及被連接於探針上之配線與配列在第 2行之半導體積體電路的連接端子接觸及連接該等配線之 探針接觸子被供應在該探針基體之第2半部* 4. 如申請專利範圍第3項所述之探針卡•其中上述探 針基體係具備複數層,上述之配線係根據信號種類與電源 種類而分割成複數群,·並將配線群分別形成於各層之間者 〇 5. —種測試半導體積體電路之探針測試系統,包含: 多數提供在探針卡基體上之探針,用以接觸排列再每 ——半導體晶圓上至少2行之半導體積體電路的焊墊; 複數個測試站支持並連接於上述探針卡,其可供應測 試信號至探針卡及接收來自上述探針卡的測試信號:及 一測試裝置可供應測試信號至測試站及接收來自上述 測試站的測試信號,藉以決定半導體積體電路是否無瑕疵 ,其特徵爲: 經濟部中央標隼局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 上述之測試信號是從測試機經由上述測試站、上述探 針卡基體及上述探針而供應至半導體積體電路,回應信號 則是由半導體積體電路經由上述之探針群、上述卡基體及 上述測試站而供應至上述之測試裝置。 6. 如申請專利範圍第5項所述之探針系統,其中每一 測試站均連接於複數個探針卡基體,及連接各測試站之上 述探針卡基體的各個探針係接觸於同一半導體晶圓之半導 體積體電路的接觸焊墊上《 + 7. —種探針測試方法,用以測試成行列狀配置於半導 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公嫠) 409335 A8 B8 C8 D8 申請專利範圍 體晶圓之半導體積體電路,包含步驟: 將探針設定與排列呈至少2行以上之半導體稹體電路 以 路 S 體 稹 體 導 半 之 上。 以性 列特 2 氣 少電 至之 及呈路 ;列電 觸排體 接試稹 墊測體 焊時導 觸同半 接 定 的 決 (請先Η讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局負工消費合作社印袈 本紙張尺度逋用中國國家標準(CNS ) Α4规格(210X297公釐) 声年r月,
    A8 B8 CS D8 六、申請專利範圍 附件1 : 第0 8 5 1 1 2 4 6 8號專利申請案 j * 中文申請專利範圍修正本 民國90年5月修正 1 . 一種探針卡,用以探針測試呈行列狀排列於半導 體晶圓上之半導體積體電路,其特徵爲: 包含有: 卡基體;和 由配置在前述卡基體上的複數個探針所組成,且可被 導入到設在前述卡基體上的一個矩形狀的探針孔內,用來 與排列成兩列且至少兩行以上的複數個半導體積體電路的 連接端子接觸的探針群; 而前述探針群係可對於與前述複數個探針分別同時接 觸的排列成兩列且至少兩行以上的所有的半導體積體電路 的每一個都經由該探針群同時且筮列獨立地供給其來自於 測試機的測試信號,並且經由該探針群將來自於前述各個 半導體積體電路的回應信號同時且並列獨立地供給到前述 測試機。 2. 如申請專利範圍第1項之探針卡,其中,前述複 個探針之中,用來與第一列的前述半導體積體電路的接觸 端子進行接觸的複數個探針,是沿著前述探針孔的一邊配 置,而用來與第二列的前述半導體積體電路的接觸端子進 行接觸的複數個探針,是沿著與前述探針孔的一邊相向的 另一邊配置。 3. 如申請專利範圍第2項之探針卡,其中,更包括 本紙張尺度適用中國國冢標準CCNS)A4規格(210 X 297公犮) ------------ · 111 (請先閱讀背面之主意事項再填寫本頁) 訂---------唉 經濟部智婪財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 露於上述卡基體表面用來與測試機接觸的接觸子群;以及 用來將.上述各接觸子群與上述各探針群互相接觸的配線群 被連接在與前述第一列的前述半導體稹體電路的接觸 端子對應的探針群的配線群以及接觸子群,係分別被配置 在前述卡基體上之以前述一個探針孔爲中心分割成兩個區 域的其中一側; 被連接在與前述第二列的前述半導體積體電路的接觸 端子對應的探針群的配線群以及接觸子群,係分別被配置 在前述卡基體上之以前述一個探針孔爲中心分割成兩個區 域的其中另一側。 4.如申請專利範圍第3項之探針卡,其中與前述各 觸子群及前述各探針群互相連接的配線群,係依信號的種 類以及電源的種類,而在前述卡基體的內部被分別配置於 不同的階層。 5 種半導體積體電路之探測試驗系統,其特徵爲 包含有: 複數個卡基體:和 由分別配置在前述複數個卡基體的各卡基體上的複數 個探針所組成,且可被導入到設在前述各卡基體上的一個 矩形狀的探針孔內,用來與形成在半導體晶圓上之排列成 兩列且至少兩行以上的複數個半導體積體電路的連接端子 接觸的複數個探針群;和 連接於由前述探針卡基體及前述複數個探針所組成的 本紙張尺度適用中國囷家標準(CNS)A4規格(210_=< 297公釐)—Z — n In U 1« ^^1 lev i n n€ f— 4Λ * i tt Eft n n I— VI I I -- ^^1 I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印" A8 B8 C8 D8 六、申請專利範圍 茔少一個以上的探針卡,用來對於前述探針卡供給測試信 號.,以.及接收來自於前述探針卡的回應信號的揮試站:和 爲了判斷前述半導體積體電路是否無瑕疵,用來對於 前述測試站供給測試信號,以及接收來自於前述測試站的 前述回應信號的測試裝置, 來自於前述測試裝置的測試信號是經由前述測試站以 及設置在前述探針卡基體上的複數個探針,對於前述複數 個探針所分別同時接觸的排列成兩列且至少兩行以上的所 有的前述各半導體積體電路都同時且並列獨立地被供給, 並且, 來自於前述複數個探針所分別同時接觸的排列成兩列 且至少兩行以上sf所有的前述各半導體積體電路的回應信 號,是經由前述複數個探針以及前述測試站同時且並列獨 立地供給到前述測試裝置" 6 .如申請專利範圍第5項之半導體積體電路之探測 驗系統,其中前述各測試站是連接著複數個前述探針卡基 體,並且設置在前述探針卡基體上之與前述各測試站連接 的前述複數個探針,是用來與排列在同一半導體晶圓上的 複數個半導體積體電路的連接端子相連接》 7 . —種探測試驗方法,係用來對於呈行列狀排列形 在半導體晶圓上的複數個半導體積體電路進行探針測試的 方法*其特徵爲: 包括有: 將被導出於設在卡基體上的矩形狀的一個探針孔內的 __ 、 .7_ 本i氏張尺度適用國家標準(CNS)A4規格(210 X 297公发)—0 _ ------------' ^--------訂---------線 -* (请先閲讀背面之注意事項再填寫本頁) A8B8C8D8 六、申請專利範圍 複數個探針接觸於排列成兩列且至少雨行以上的複數個半 導體積.體電路的連接端子之步驟;及 針對於前述複數個探針所分別同時接觸的排列成兩列 且至少兩行以上的所有的前述各半導體積體電路都經由前 述複數個探針同時且並列獨立地供給來自於測試機的測試 信號,並且,經由前述複數個探針,將來自於前述各半導 體積體電路的回應信號’同時且並列獨立地供給到前述測 試機,以便同時且並列獨立地測定前述各半導體積體電路 的電氣特性之步驟。 ------------裝--------訂-------!線 - -(請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消f合作社印製 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW085112468A 1995-09-27 1996-10-12 Probe card and probe test method for semiconductor integrated circuit using the probe card TW409335B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07249531A JP3135825B2 (ja) 1995-09-27 1995-09-27 プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法

Publications (1)

Publication Number Publication Date
TW409335B true TW409335B (en) 2000-10-21

Family

ID=17194374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085112468A TW409335B (en) 1995-09-27 1996-10-12 Probe card and probe test method for semiconductor integrated circuit using the probe card

Country Status (4)

Country Link
US (3) US5818249A (zh)
JP (1) JP3135825B2 (zh)
KR (1) KR100328408B1 (zh)
TW (1) TW409335B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI494575B (zh) * 2012-06-18 2015-08-01 Sharp Kk Check the device

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135825B2 (ja) 1995-09-27 2001-02-19 株式会社東芝 プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法
US6750527B1 (en) * 1996-05-30 2004-06-15 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having a plurality of wells, test method of testing the semiconductor integrated circuit device, and test device which executes the test method
JPH1070243A (ja) * 1996-05-30 1998-03-10 Toshiba Corp 半導体集積回路装置およびその検査方法およびその検査装置
JP3984295B2 (ja) * 1996-10-11 2007-10-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ グラフィックタブレットに沿うペン速度を求める方法及びこの方法を実施するのに好適なグラフィックタブレット
US6196677B1 (en) 1998-05-20 2001-03-06 Advanced Micro Devices, Inc. Parallel test method
US6134685A (en) * 1998-03-16 2000-10-17 Advanced Micro Devices, Inc. Package parallel test method and apparatus
US6256882B1 (en) * 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6281694B1 (en) * 1999-11-30 2001-08-28 United Microelectronics Corp. Monitor method for testing probe pins
TW442880B (en) * 2000-02-02 2001-06-23 Promos Technologies Inc Method for automatically classifying the wafer with failure mode
US6724209B1 (en) * 2000-04-13 2004-04-20 Ralph G. Whitten Method for testing signal paths between an integrated circuit wafer and a wafer tester
US6714828B2 (en) * 2001-09-17 2004-03-30 Formfactor, Inc. Method and system for designing a probe card
JP4667679B2 (ja) * 2001-09-27 2011-04-13 Okiセミコンダクタ株式会社 プローブカード用基板
DE10241141B4 (de) * 2002-09-05 2015-07-16 Infineon Technologies Ag Halbleiter-Bauelement-Test-Verfahren für ein Halbleiter-Bauelement-Test-System mit reduzierter Anzahl an Test-Kanälen
TWI351524B (en) * 2003-07-28 2011-11-01 Nextest Systems Corp Apparatus for planarizing a probe card and method
US6943573B1 (en) * 2004-03-23 2005-09-13 Texas Instruments Incorporated System and method for site-to-site yield comparison while testing integrated circuit dies
US7282933B2 (en) * 2005-01-03 2007-10-16 Formfactor, Inc. Probe head arrays
JP2007121180A (ja) * 2005-10-31 2007-05-17 Fujitsu Ltd 半導体装置の試験装置及び半導体装置の試験方法
KR100772547B1 (ko) 2006-08-31 2007-11-02 주식회사 하이닉스반도체 반도체 장치 및 그의 테스트 방법
US7649366B2 (en) 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
US7852094B2 (en) * 2006-12-06 2010-12-14 Formfactor, Inc. Sharing resources in a system for testing semiconductor devices
CN101601128B (zh) * 2007-03-28 2011-09-28 富士通半导体股份有限公司 半导体装置的检测装置
KR100791945B1 (ko) * 2007-08-23 2008-01-04 (주)기가레인 프로브 카드
KR100907003B1 (ko) * 2007-11-09 2009-07-08 주식회사 하이닉스반도체 테스트 회로 및 이를 포함하는 반도체 장치
JP5069542B2 (ja) 2007-12-03 2012-11-07 株式会社日本マイクロニクス プローブカード
KR100925372B1 (ko) * 2008-01-14 2009-11-09 주식회사 하이닉스반도체 반도체 집적 회로의 테스트 장치 및 이를 이용한 테스트방법
JP5269897B2 (ja) * 2008-06-02 2013-08-21 株式会社アドバンテスト 試験システムおよび試験用基板ユニット
US7924035B2 (en) * 2008-07-15 2011-04-12 Formfactor, Inc. Probe card assembly for electronic device testing with DC test resource sharing
KR20100067861A (ko) * 2008-12-12 2010-06-22 주식회사 하이닉스반도체 프로브 카드 및 그 제조방법
KR20100069300A (ko) * 2008-12-16 2010-06-24 삼성전자주식회사 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법
EP2246708A1 (de) * 2009-04-30 2010-11-03 Micronas GmbH Verfahren zur Erstellung einer Defektkarte von auf einem Träger, insbesondere einem Halbleiter-Wafer, befindliche Einzelkomponenten, insbesondere Halbleiter-Bauelementen
US8278958B2 (en) * 2009-05-01 2012-10-02 Cambridge Silicon Radio Ltd. Semiconductor test system and method
KR101069677B1 (ko) * 2009-06-09 2011-10-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 이를 위한 프로브 테스트 제어 회로
JP2011226809A (ja) * 2010-04-15 2011-11-10 Toshiba Corp 半導体試験方法および半導体試験システム
US8836363B2 (en) * 2011-10-14 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Probe card partition scheme
TWI491887B (zh) * 2013-01-21 2015-07-11 Mjc Probe Inc 探針模組
US9508618B2 (en) * 2014-04-11 2016-11-29 Globalfoundries Inc. Staggered electrical frame structures for frame area reduction
KR102388044B1 (ko) * 2015-10-19 2022-04-19 삼성전자주식회사 테스트 장치 및 이를 포함하는 테스트 시스템
WO2020063483A1 (en) * 2018-09-28 2020-04-02 Changxin Memory Technologies, Inc. Chip test method, apparatus, device, and system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661136A (en) * 1979-10-25 1981-05-26 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor test equipment
US4523144A (en) * 1980-05-27 1985-06-11 Japan Electronic Materials Corp. Complex probe card for testing a semiconductor wafer
US4994735A (en) * 1988-05-16 1991-02-19 Leedy Glenn J Flexible tester surface for testing integrated circuits
JPH0287643A (ja) * 1988-09-26 1990-03-28 Nec Corp 半導体ウェーハ試験装置
US5012187A (en) * 1989-11-03 1991-04-30 Motorola, Inc. Method for parallel testing of semiconductor devices
US5254482A (en) * 1990-04-16 1993-10-19 National Semiconductor Corporation Ferroelectric capacitor test structure for chip die
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
US5148103A (en) * 1990-10-31 1992-09-15 Hughes Aircraft Company Apparatus for testing integrated circuits
JP2925337B2 (ja) 1990-12-27 1999-07-28 株式会社東芝 半導体装置
JP3135135B2 (ja) * 1991-04-18 2001-02-13 三菱電機株式会社 半導体装置,その製造方法,その試験方法及びその試験装置
JPH05113451A (ja) 1991-10-22 1993-05-07 Nippon Maikuronikusu:Kk プローブボード
JP3293995B2 (ja) * 1994-03-10 2002-06-17 株式会社東芝 プロ−ビング装置およびプロ−ビング方法
EP0707214A3 (en) * 1994-10-14 1997-04-16 Hughes Aircraft Co Multiport membrane probe to test complete semiconductor plates
US5642054A (en) * 1995-08-08 1997-06-24 Hughes Aircraft Company Active circuit multi-port membrane probe for full wafer testing
US5736850A (en) * 1995-09-11 1998-04-07 Teradyne, Inc. Configurable probe card for automatic test equipment
JP3135825B2 (ja) 1995-09-27 2001-02-19 株式会社東芝 プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI494575B (zh) * 2012-06-18 2015-08-01 Sharp Kk Check the device

Also Published As

Publication number Publication date
USRE41016E1 (en) 2009-12-01
USRE40105E1 (en) 2008-02-26
JP3135825B2 (ja) 2001-02-19
JPH0992694A (ja) 1997-04-04
KR100328408B1 (ko) 2002-07-06
KR970018326A (ko) 1997-04-30
US5818249A (en) 1998-10-06

Similar Documents

Publication Publication Date Title
TW409335B (en) Probe card and probe test method for semiconductor integrated circuit using the probe card
US6774475B2 (en) Vertically stacked memory chips in FBGA packages
US6303948B1 (en) Pad layout and lead layout in semiconductor device
US6333635B1 (en) Probe card for testing an integrated circuit chip
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
CN101946182A (zh) 用于测试集成电路的改进探针卡
TW200816339A (en) Bump test units and apparatus, and methods for testing bumps
KR20010027863A (ko) 여러번의 프로빙 및 안정된 본딩을 허용하는 패드를 갖는 집적회로 장치
JPH0342503B2 (zh)
US7514943B2 (en) Coordinate transforming apparatus for electrical signal connection
CN101358999B (zh) 探针组合体
EP1284499B1 (en) Semiconductor wafer for in-process testing an integrated circuit and corresponding manufacturing method
US11067658B2 (en) Probe card inspection wafer, probe card inspection system, and method of inspecting probe card
US11658081B2 (en) Semiconductor apparatus and semiconductor device
JP2951166B2 (ja) 半導体テスト装置、半導体テスト回路チップ及びプローブカード
JP2001077162A (ja) 半導体集積回路のプロービング試験方法
JPH05206383A (ja) 半導体ウエハー及びその検査方法
JP3093216B2 (ja) 半導体装置及びその検査方法
TW201443454A (zh) 晶片測試機
US20210280476A1 (en) Semiconductor substrate, semiconductor package including semiconductor substrate, and test method of semiconductor substrate
JP2891908B2 (ja) 半導体集積回路の試験装置およびその試験方法
JP2609591B2 (ja) 集積回路装置の製造方法
JPS6231148A (ja) 半導体装置
KR0124047B1 (ko) 웨이퍼 및 웨이퍼의 다이배치방법
TW504788B (en) A probing method for testing with high frequency