KR0124047B1 - 웨이퍼 및 웨이퍼의 다이배치방법 - Google Patents

Abstract

본 발명은 웨이퍼에서 특히 웨이퍼내에 형성되는 집적회로의 데이타 또는 정보 및 트랜지스터 등의 결합을 웨이퍼상에서 실시하도록 하는 웨이퍼 및 그 다이배치방법에 관한 것으로 본 발명에 의한 집적회로의 웨이퍼는, 동일 표면상의 임의의 컬럼방향에 다수개로 형성되는 지적회로를 가지는 웨이퍼에 있어서, 웨이퍼의 제1가장자리에 형성되는 제1번-인패드와, 제1가장자리의 반대편 가장자리에 형성되는 제2번-인패드와, 제1번-인패드와 연결되는 제1다이패드와 제2번-인패드에 연결되는 제2다이패드를 각각 가지는 상기 집적회로를 구비하고, 동일 컬럼방향에 형성되는 각각의 집적회로가 제1번-인패드와 제2번-인패드를 공유하여 번-인테스트가 이루어지는 웨이퍼 및 그 다이배치방법을 개시하고 있다. 이와 같은 본 발명에 의한 웨이퍼 및 그 다이배치방법은 멀티-칩 모듈과 KGD의 양산에 따른 비용절감이 가능하고 패키지 번-인 공정을 대체할 수 있으며, 다이크기의 축소(shrink)가 직접적인 생산성 향상으로 나타나는 효과가 얻어진다. 그리고 신뢰성 결함이 나타나는 다이를 조기에 스크린(screen)하므로서 조립과 검사공정에서의 원가절감과 공정 능력(capability)이 향상되며, 리던던시 쎌도 번-인을 진행하여 레이저 리페어시 신뢰성을 갖는 리던던시 쎌을 사용하여 종합수율의 향상효과를 가져올 수 있다.

Description

웨이퍼 및 웨이퍼의 다이배치방법

제1도는 본 발명에 의한 웨이퍼 다이배치방법의 제1실시예가 적용된 웨이퍼를 보여주는 도면.

제2도는 제1도에서 불량다이를 위한 레이저 절단방법을 보여주는 도면.

제3도는 제1도에서 정보 독출을 위한 제어회로의 구성방법을 보여주는 도면.

제4도는 본 발명에 의한 웨이퍼 다이배치방법의 제2실시예가 적용된 웨이퍼를 보여주는 도면.

제5도는 제4도의 점선원 부분을 확대하여 보여주는 도면.

제6도는 제4도의 각 다이와 메탈라인과의 접속을 단면적으로 보여주는 도면.

본 발명은 웨이퍼(wafer)에 관한 것으로, 특히 웨이퍼내에 형성되는 집적회로(IC : Integrated Circuit)의 데이타 또는 정보, 그리고 어드레스라인이나 트랜지스터 등의 결함 테스트(test)를 웨이퍼(wafer)상에서 실시하도록 하는 웨이퍼 및 그 다이배치방법에 관한 것이다.

당기술분야에 있어서, 웨이퍼공정을 통해 제조되는 집적회로중에서도 예컨대 다이나믹램(dynamic RAM)이나 스테이틱램(static RAM)과 같은 반도체 메모리장치(memory device)의 경우에는 칩(chip)의 패키지(package)공정 전(前) 또는 그 후(後)에 내부회로들의 신뢰성을 검사하기 위하여 번-인(Burn-In)테스트를 실시한다.

이 번-인 테스트는 동일 칩상에 내장되며 극미세화된 크기로 이루어지는 메모리쎌(memory cell)들의 결함(defect)을 검출하거나 또는 메모리쎌들의 강도를 시험하기 위한 것으로서, 각 메모리쎌들에 외부공급전원 또는 그 이상의 고전압을 장시간동안 공급함에 의해 그 결함여부를 검사하게 된다. 실제적으로 이 번-인테스트는 모든 집적회로제조회사에서 사용되고 있는 기술이며, 보다 효율적인 번-인테스트를 실시하기위한 여러 노력들이 진행되고 있는 실정이다.

한편 반도체메모리 장치에 있어서 집적도가 증가함에 따라 테스트시간도 이에 비례하여 늘어나게 된다. 반도체메모리 장치의 초기 단계, 즉, 예컨대 IM(mega : 2²⁰)급 이하의 집적도를 가지는 반도체메모리 장치에서는 그 테스트시간이 차지하는 비중이 전체 칩을 완성하는 시간에서 차지하는 비중을 고려하여 볼때 크게 문제시되지 않았지만, 64M급이나 256M급 이상의 차세대 반도체메모리 장치에 있어서는, 공정상의 진보와 더불어 메모리쎌 수의 엄청난 증가에 의해 테스트시간이 차지하는 비중이 상대적으로 크게 증가하게 되어 칩 제조시간의 증가를 야기시키는 요소로 크게 대두된다. 이는 제품단가를 높이고 제품 생산시일을 연장시키는 결과를 가져오게 되었다. 이와 관련하여 집적회로의 테스트동작을 패키지상태에서 실시하는 것과 웨이퍼상태에서 실시하는 것을 살펴보면 후술하는 바와 같다. 후술되는 설명은 반도체장치를 예를 들어 이루어질 것이다.

먼저, 패키지상태에서 실시되는 패키지 테스트에 관하여 살펴본다. 리차드 에이 엘더(Richard A Elder) 외 3인이 공동으로 발명하여 텍사스인스트루먼트(Texas Instruments)사에게 양도된 미합중국 특허 5,123,850호 (등록일 : 1992년6월23일, 발명의 명칭 : NON-DESTRUCTIVE BURN-IN TEST SOCKED INTEGRATED CIRCUIT DIE)는 패키지상태에서 번-인 테스트를 실시하기 위한 장치에 관한 기술을 개시하고 있다. 이 기술상의 특징을 요약하면 번-인 테스트시에 다이(Die : 이는 집적회로를 의미한다) 위의 본딩패드(bonding PAD) 또는 절연보호막이 손상되지 않도록 하는 테스트용 소켓(socket)을 구비하여 그 테스트를 실시하는 것이다. 이 기술을 살펴보면, 웨이퍼를 소오잉(sawing)하여 각각의 다이로 분리한 후, 번-인과 테스트를 진행하기 위하여 기판어셈블리(substrate assembly) 위에 다이(Die)를 부착(attach)한 후 그 위에 리드(Lid)/히트싱크(Heatsink) 및 래치어셈블리(latch assembly)를 덮는다. 이와 같은 기술에서는 제작완료(fabrcation-ou)된 웨이퍼는 검침(probe)을 사용한 테스트를 진행하게 된다. 그리고 나서 이 웨이퍼를 소오잉하여 웨이퍼내에서 우량다이(Known-Good-Die : 이하KGD라 칭함) 캐리어(carrier)인 기판어셈블리에 장착하여 번-인 및 테스트공정을 선별하고 기판어셈블리에서 분리(detach)시킨 후 조립공정으로 진행하게 된다. 그러나 이와 같은 방식은 기판과 다이패드(Die PAD)와의 접촉(contact) 불량으로 인한 번-인탈출(burn-in escape)과 테스트 과잉진행(test over-killing)과 같은 문제가 발생할 가능성이 있다. 그리고 대량의 기판자재(substrate material), 범용보드(universal board) 및 시스템제작 등으로 인하여 양산비용이 비싸고 대량생산이 어려운 문제가 있어 왔다.

한편, 칩이 패키지공정 후 실시하는 패키지 번-인에 비해, 패키지공정 전에 웨이퍼상태에서 실시하는 웨이퍼 번-인의 경우 패키지 번-인보다 결함체크 및 이에 따른 리페어(repair)가 용이하여 반도체제조회사에서 많이 사용되고 있는 번-인방법이다. 이를 살펴보면 다음과 같다. 휴 W 리틀베리(Hugh W. Littlebury) 외 1인이 공동으로 발명하여 모터롤라(Motorola)사에게 양도된 미합중국 특허 4,968,931호(등록인 : 1990년 11월 6일, 발명의 명칭 : APPARATUS AND METHOD BURNING IN INTEGRATED CIRCUIT WAFERS)는 웨이퍼상태에서 번-인 테스트를 실시하기 위한 장치에 관한 기술을 개시하고 있다. 이 기술상의 특징을 요약하면, 웨이퍼상의 칩 패드 구성과 동일하게 접촉핀(contact PIN)을 가진 멤브레인카드(Membrane card)를 사용하여 웨이퍼와 한쌍으로 웨이퍼 번-인을 진행하는 것이다. 이와 같은 기술을 웨이퍼 번-인을 위한 신호발생장치인 제어(control)시스템에서 발생된 모든 신호를 상기의 멤브레인카드로 전달하고 특성에 맞는 신호를 접촉핀을 통하여 웨이퍼 내 다이패드에 공급하는 방식으로 된다. 그러나 이와 같은 방식에서는 접촉핀과 패드와의 접촉확인이 불가능하고 KGD와 불량다이(fail die)를 선별하여 번-인을 진행하는 것이 어렵게 된다. 또한 많은 핀을 하나의 웨이퍼에 접촉시키므로서 발생하는 문제, 예컨대 잡음(noise)이나 접촉오픈(contact open) 또는 쇼트(short)와 같은 문제가 발생되어 전술한 바 있는 번-인 탈출현상이나 웨이퍼내의 모든 다이를 불량으로 만드는 현상이 발생할 수 있다.

따라서 본 발명의 목적은 멀티칩 모듈과 KGD생산의 양산적용이 가능하게 하는 웨이퍼 및 그 다이배치 방법을 제공함에 있다.

본 발명의 목적은 양산비용이 저렴하면서 대량생산을 가능하게 하는 웨이퍼 및 그 다이배치방법을 제출함에 있다.

본 발명의 또 다른 목적은 접촉핀과 패드와의 접촉확인이 가능하고 우량다이와 불량다이와의 선별적 번-인 진행을 용이하게 하는 웨이퍼 및 그 다이배치방법을 제공함에 있다. 본 발명의 또 다른 목적은 잡음이나 접촉오픈 또는 쇼트와 같은 문제에 근거하는 번-인 탈출현상의 발생이 방지되는 웨이퍼 및 그 다이배치방법을 제공함에 있다.

본 발명의 또 다른 목적은 패키지 번-인에서의 공정효과 이상으로 KGD와 생산비용의 절감이 이루어지는 웨이퍼 및 그 다이배치방법을 제공함에 있다.

이러한 본 발명의 목적들을 달성하기 위한 본 발명은, 웨이퍼상태에서 번-인 및 테스트가 이루어지는 집적회로를 향한 것이다.

이를 위하여 본 발명에 따른 웨이퍼는, 동일 표면상의 임의의 컬럼방향에 다수개로 형성되는 집적회로를 가지는 웨이퍼에 있어서, 웨이퍼의 제1가장자리에 형성되는 제1번-인패드와, 제1가장자리의 반대편 가장자리에 형성되는 제2번-인패드와, 상기 제1번-인패드와 연결되는 제1다이패드와 상기 제2번-인패드에 연결되는 제2다이패드를 각각 포함하는 상기 집적회로를 구비하고, 동일 컬럼방향에 형성되는 각각의 접적회로가 상기 제1번-인패드와 제2번-인패드를 공유하여 번-인 테스트가 이루어지는 웨이퍼임을 특징으로 한다.

본 발명에 의한 웨이퍼의 다이배치방법은, 동일 표면상의 임의의 컬럼방향에 다수개로 형성되는 집적회로를 가지는 웨이퍼에 있어서, 웨이퍼의 제1가장자리에 형성되는 제1번-인패드와, 제1가장자리의 반대편 가장자리에 형성되는 제2번-인패드와, 제1번-인패드와 연결되는 제1다이패드와 제2번-인패드에 연결되는 제2다이패드를 각각 포함하는 상기 집적회로를 구비하고, 동일 컬럼방향에 형성되는 각각의 집적회로가 상기 제1번-인패드와 제2번-인패드를 공유하여 번-인 테스트가 이루어지는 웨이퍼의 다이배치방법임을 특징으로 한다.

이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다.

후술되는 용어중에서 상측이라는 용어는 도면을 평면방향으로 바라본 것을 기준으로 하여 위쪽을 의미한다. 하측이라는 용어는 도면을 평면방향으로 바라본 것을 기준으로 하여 아래쪽을 의미한다. 컬럼이라는 용어는 도면을 평면방향으로 바라본 것을 기준으로 하여 수직방향을 의미한다. 웨이퍼라는 용어는 반도체기판을 나타내는 것으로 다수개의 집적회로를 동일평면상에 가지며, 설명의 편의 및 용어의 혼동(대개 반도체기판이라 함은 단지 단위 집적회로의 기판으로만 이해되어질 수 있다)을 피하기 위하여 후술되는 청구범위에서도 그대로 인용될 것임을 밝혀둔다.

제1도는 본 발명에 의한 웨이퍼 번-인을 실행하기 위한 다이배치방법을 개략적으로 보여주는 도면이다. 제1도의 구성을 설명하면 다음과 같다. 즉, 웨이퍼 2와, 웨이퍼 2상에 다수개로 형성되는 각각의 다이 4와, 각각의 다이 4내에 형성되는 다이패드 6과, 웨이퍼 2의 상측 및 하측 즉, 양쪽 가장자리에 각각 형성되는 번-인 패드 10a, 10b와, 다이패드 6을 번-인 패드 10a 또는 10b와 연결하는 도체라인으로서의 메탈라인(metal line) 12a 또는 12b로 이루어진다. 여기서 제1도의 실시구성을 살펴보면, 웨이퍼 2내에서 각 다이 4는 웨이퍼의 로우(row)와 컬럼(column)방향으로 그리고 웨이퍼 2내의 공간이 허용하는 대로 형성된다. 각 다이패드 6은 하나의 다이 4에 각각 8개씩 형성하며, 하나의 다이 4에는 메탈라인 12a 또는 12b와의 접속을 효율적으로 하기 위하여 상측 및 하측방향으로의 양 모서리쪽으로 4개씩 형성된다. 각 번-인 패드 10a 및 10b는 웨이퍼 2내의 양쪽 가장자리에 각 로우별로 4개씩 형성된다. 그래서 서로 같은 로우에 있는 각각의 다이 4는 서로 번-인 패드 10a 및 10b를 공유하게 된다. 한편, 하나의 다이 4의 내부구성을 상세히 살펴보면 다음과 같다. 점선원 내에 전체 구성이 나타난 임의의 다이 4-1을 예로 하면, 도면을 평면방향에서 바라보는 것을 기준으로 하여 상하측에 각각 4개씩의 다이패드 6이 서로 평행하게 형성된다. 이때 이 다이 4내의 상하측에 각각 4개씩의 다이패드 6이 서로 평행하게 형성될 시에 메탈라인의 접속형태를 보면, 웨이퍼 2의 하측에 형성되는 번-인 패드 10a와 접속하는 메탈라인 12a가 다이 4-1의 하측 다이패드와 접속하고 웨이퍼 2의 상측에 형성되는 번-인 패드 10b와 접속하는 메탈라인12b가 다이 4-1의 상측 다이패드와 접속함을 알 수 있다. 이와 같은 접속형태를 참조하면, 임의의 다이 4의 상부에는 웨이퍼의 상측에서 연결되는 메탈라인과 하측에서 연결되는 메탈라인이 각각 하나씩 교대로 형성됨을 용이하게 이해할 수 있을 것이다. 한편 메탈라인 12a 또는 12b는 각각 다이 4의 다이패드 6의 윗부분에서 각각 다이패드 6과 그 접속이 이루어지는 것으로 실시되었다.

이와 같은 제1도의 구성 및 그 방법상의 특징을 살펴보면 다음과 같다. 본 발명에서는 웨이퍼 2에 메탈라인 12a 및 12b를 침적(deposition)시켜 웨이퍼 2의 빈공간에 설계된 번-인 패드 10a 및 10b를 통하여 신호를 입력하게 된다. 따라서 웨이퍼 2에 멤브레인카드 기능과 기판어셈블리 기능을 모두 포함시킴에 의해 종래 기술의 문제점인 접촉문제해결과 기판어셈블이의 문제점 해결이 가능하다. 이는 웨이퍼 2상의 다이 4가 갖는 동일 기능의 다이패스 6들을 메탈라인 12a 및 12b를 사용하여 병렬연결하므로서 번-인 패드 10a 및 10b에 신호를 가하면 모든 로우의 다이 4에 스트레스(stress)를 가할 수 있게 된다. 이와 같이 하면 제1도와 같은 웨이퍼 2의 모든 다이패드 6과 접속하기 위한 멤브레인카드가 본 발명에서는 불필요하며, 또한 웨이퍼 2의 상측 및 하측의 빈 공간에 임의의 로우에 속하는 각각의 다이 4가 서로 공유할 수 있는 번-인 패드 10a 및 10b를 형성함에 의해 번-인 및 테스트를 진행하기 위해 필요로 되는 주변장비들을 간단화시킬 수 있다.

한편 제1도의 웨이퍼 2상에서 KGD외에 불량다이가 있을 수 있다. 이 불량다이의 경우에는 번-인을 실시할 필요가 없음은 당연한 사실이다. 그러나 공정상의 용이함을 위해서는 이 불량다이를 제외하고 따로 메탈라인을 침적시키는 것보다는, 먼저 메탈라인을 침적한 후 불량다이를 선별하여 불량다이에 접속된 메탈라인을 절단(cutting)시키는 것이 공정상 더 용이하고 또한 바람직하다. 이와 관련하여 제2도는 제1도의 웨이퍼 2상에서 불량다이의 경우 메탈라인을 절단시키는 방법을 보여주는 도면이다. 도시된 바와 같이 제2도는 제1도상의 다이패드 6을 수직으로 절단하여 확대시킨 도면으로서, 웨이퍼 번-인 공정전의 테스트에서 불량 또는 결함으로 판정된 다이패드 6 위에 침적된 메탈라인 12의 빗금친 부분 14를 예컨대 레이저(laser)투사와 같은 방법으로 절단한다. 그러면 메탈라인 12와 다이패드 6이 오픈되어 번-인 패드 10에 신호를 입력해도 불량다이는 번-인 진행이 되지 않는다.

제1도의 웨이퍼 2상에서는 다이패드 6을 통해 각각의 다이 4에 소정의 번-인 전압을 공급하도록 되는 구성이다. 그래서 이때에는 번-인 전압 공급 또는 데이타의 라이트와 같은 동작을 수행할 수 있으며, 시스템도 그에 관련된 회로 또는 장치만을 구비하면 된다. 이와 같은 상태에서 데이타의 독출과 같은 기능을 갖도록 하기 위하여 여러 다양한 변형 또는 부기가 이루어질 수 있다. 그 중 일예를 들어 데이타의 독출을 위한 방법을 설명하면 다음과 같다.

제3도는 제1도와 같은 웨이퍼상태에서 각각의 다이 4로부터 데이타의 독출을 위한 방법을 보여주고 있다. 전술한 바와 같이 제1도와 같은 방식으로 모든 다이패드 6에 메탈라인 12를 설계하면 다이나믹 번-인 방식, 즉 데이타라이트 기능만 가능하나, 제1도상의 다이패드 6들 중에서 출력인에이블패드인패드를 제3도와 같이 설계하면 모든 다이에 대한 데이타리드가 가능하여 기능테스트까지도 웨이퍼상태에서 진행할 수 있다. 제3도는 번인전압웨이퍼로 공급하는 패드가 4개인 경우를 예를 들어 나타내는 것으로서, 이에 대응하여 각 다이내의 다이패드도 4개인 경우 즉, 바이(by), 4 디바이스(device)인 경우를 도시하고 있다. 그리고 다이의 수는 이해의 용이함을 위해 3개만 도시되어 있다. 제3도의 구성을 살펴보면 도면번호16은 시스템으로부터 공급되는 제어신호(control signal)가 인가되는 라인이다. 도면번호 20은 번-인시에는 번-인전압이 그리고 데이타 독출동작시에는 출력인에이블(output enable)신호공급되는 번-인 및패드이며, 이 패드 20에는용 메탈라인 18이 연결된다. 도면번호 22, 24, 26, 28은 번-인시에는 각각 번-인 전압이 공급되는 패드로서 이는 제1도에서 번-인 패드 10과 같은 역할을 그리고 같은 위치에 형성되며, 데이타독출시에는 데이타의 입력(input) 또는 출력(output)을 담당하는 패드로 된다. 도면번호 30은 다이 50A, 50B, 50C 내에 구비되는패드이다. 도면번호 32, 34, 36, 38은 각각 번-인 전압을 공급받는 다이패드들이다. 도면번호 40, 42, 44, 46, 48은 각각 데이타독출동작을 위해신호의 논리를 조절하여패드 30으로 공급되도록 하는 버퍼(buffer)들이다. 이와 같은 구성에서 각 패드들의 수는 집적회로의 특성에 따라 달라질 수 있으며, 또한 버퍼의 경우에도 신호전달과 관련한 다른 로직으로 변형하여 실시할 수 있다.

제3도 회로의 동작을 살펴보면 웨이퍼상태에서 번-인을 진행할 경우 번-인 및패드 30에 하이(high)상태의 신호를 입력시키고신호제어소자들인 버퍼 40, 42, 44, 46, 48들을 스위칭온(switching-on), 즉, 소자제어라인 16에 로우(low)상태를 입력하면 모든 다이 50A, 50B, 50C에 데이타를 라이트하며 번-인이 진행된다. 이때 다른 패드 22, 24, 26, 28에 노멀(normal)의 라이트타이밍(write timing)에 맞추어 신호를 입력하면 된다. 번-인 후 테스트를 위한 데이타독출을 진행할 경우에는 예컨대 제3도의 회로에 있는제어소자인 버퍼 40과 제어라인 16을 이용하면 다이 50A의 데이타를 다이패드 32, 34, 36, 38을 통하여 데이타 입력/출력 패드 22, 24, 26, 28로부터 독출할 수 있게 된다. 다이 50B로부터 데이타를 독출할 경우에는 상기의 동작과 동일하나, 이때 다이 50B, 50C는 소자제어라인 16을 통한신호제어소자 40, 42, 48의 출력동작을 제어함에 의해, 독출동작이나 라이트동작을 진행하지 않는다. 그리고 다이 50B의 동작에 따라 워드라인(word line) 센싱(sensing)하며 재라이트(rewrite)동작인 리프레쉬(refresh)를 진행하므로 데이타가 보존된다. 그리고 같은 방법으로제어소자 40, 42, 44, 46, 48을 이용하면 제1도의 웨이퍼 2상의 다이 4의 수에 관계없이 모든 다이들을 선택하여 데이타를 독출할 수 있다. 여기서 제3도의신호를 공급하는 제어회로는 웨이퍼 2상에 설계할 수도 있고 또는 웨이퍼 번-인을 위한 시스템에 설계할 수도 있다.

한편제어회로를 시스템에 만들경우 제3도의메탈라인 18은 제1도의 메탈라인 12a, 12b들과는 다르게 설계되어야 한다. 즉, 제1도의 메탈라인 12a, 12b들은 로우방향으로 다이패드 4들을 연결하였으므로 제3도의메탈라인 18은 컬럼방향으로패드 30들을 연결하면 된다. 이때메탈라인 18은 컬럼방향으로 연결되므로 로우방향의 다이갯수만큼 생기게 된다. 여기서 웨이퍼 번-인은 웨이퍼상에서 집적회로공정완료(fabrication)→EDS(Electrical Die Sorting) DC 테스트→메탈침적→웨이퍼 번-인 및 테스트→식각(etching)→EDS테스트→조립의 공정을 흐르게 된다. 이때 주(主) 쎌(cell)의 결함을 리페어(repair)하기 위한 여분의 쎌인 리던던시(redundancy) 쎌도 번-인을 진행하면 EDS테스트 후 레이저리페어과정에서 신뢰성 결함이 발생한 다이들도 KGD로 전환시켜 테스트 수율(yield)을 향상시킬 수 있게 된다. 이와 같은 과정을 통하면, 차세대제품인 멀티-칩(multi chip) 모듈과 KGD의 생산을 현재의 공정능력으로도 양산적용이 가능하게 되고, 종래 기술의 문제점을 해결하여 저렴한 비용으로 대량생산이 가능하며 현재 패키지 상태에서 진행하는 다이나믹 및 인텔리전트(intellingent) 번-인 공정효과를 웨이퍼 레벨에서는 그 이상의 수준으로 실행하여 KGD뿐만 아니라 전 메모리제품을 포함한 집적회로에 대하여 생산비용의 절감이 가능하게 된다.

제4도는 본 발명에 의한 웨이퍼의 다이배치방법이 적용된 다른 실시예의 구성을 보여주는 도면이다. 제4도의 구성에 따른 특징을 살펴보면 다음과 같다. 제4도의 구성이, 예를 들면 다이의 수에 있어서 전술한 제1도의 구성에 개시된 다이의 수와 서로 다른 것은 단지 하나의 웨이퍼에 제1도와 같은 수의 다이만 존재하지 않는 것을 나타내기 위함이다. 제4도의 전체적인 구성은, 웨이퍼 2내에 형성되는 다수개의 다이(제4도에는 모두 73개의 다이로 이루어짐)에 있어서, 번-인 패드 10a 및 10b가 각각 웨이퍼의 상측 및 하측에 각 로우마다 각각 형성되어 각 다이패드 6과 연결되고, 출력패드 52가 좌측에 형성되어 각 다이 4의 번-인 및패드 6-1과 그 연결이 이루어지는 구성이다. 제4도의 구성을 상세하게 살펴보면, 출력패드 52의 수는 웨이퍼의 컬럼(column : 이는 도면의 수직방향을 의미한다.) 방향을 기준으로 하여 하나의 컬럼에 제일 많이 존재하는 다이의 수와 동일하게 실시한다. 그리고 이 출력패드 52는 가능한 한 도면을 기준으로하여 좌측 및/또는 우측 방향에서 비교적 여유공간이 있는 부분에 설치함이 바람직하다. 제4도에는 출력패드 52가 전부 웨이퍼 2의 좌측에 몰려 있는 구성을 도시하고 있지만, 이는 우측에 몰려있도록 구성하거나, 또는 웨이퍼에 따라 좌측과 우측에 각각 적정수의 패드를 분할하여 배열 실시하는 것도 바람직하다. 각 출력패드 52들과 각각의 다이 4를 연결하는 신호선이 도시된 바와 같이 그 수가 나타나 있다. 먼저 제4도에는 가장 많은 다이수를 가지는 컬럼을 살펴보면 3, 4, 5, 6컬럼에서 각각 11개로 나타나 있음을 알 수 있다. 이 컬럼에 존재하는 다이수에 따라 출력패드 역시 11개가 존재한다. 따라서 제4도를 살펴보면 출력패드가 좌측방향에 실시되어 있으므로, 도면의 우측을 기준으로 하여 3번째 컬럼에 위치한 다이들까지 그 컬럼수가 11개이므로 여기까지 출력패드와 연결되는 신호선(즉, 신호선 54-6)의 수는 11개로 된다. 그리고 도면의 우측에서 2번째 로우로 연결되는 신호선(즉, 신호선 54-7)은 이 2번째 로우의 컬럼수가 10개이므로 역시 10개가 연결된다. 그리고 제4도의 제일 우측의 로우에 있는 다이의 수는 모두 8개이므로 이에 대응하여 신호선(즉, 신호선 54-8)의 수는 8개로 이루어진다. 제4도의 구성에서는 출력패드 52로부터 연결되는 신호선이, 각 다이 4의 아랫부분 맨 좌측에 있는 다이패드 6-1과 그 접속이 이루어지는 것으로 나타나 있다. 그리고 제4도의 구성에서는 번-인 패드 10a 및 10b가 웨이퍼 2의 좌측에서 5번째 또는 우측에서 4번째 컬럼의 상측부 및 하측부에만 형성된 것을 개시하고 있지만, 이는 도면의 간략화를 위한 구성에 불과하여, 도시되지는 않았지만 다른 컬럼의 상측부 및 하측부에도 번-인 패드 10a 및 10b가 각각 존재함을 밝혀둔다. 한편 제4도의 구성에서도 제1도의 구성과 마찬가지로 번-인 패드로부터 각각의 다이로 공급되는 신호선을 실현함에 있어 고도의 공정기술을 요하지 않는 바, 그 제조방법에 따른 용이함을 가진다.

이하 제4도의 구성을 실현하기 위한 방법을 상세히 설명한다. 제5도는 제4도의 일부분 상세구성을 보여주고 있다. 제5도의 구성은 제4도의 점선원으로 표시된 부분을 확대도시하고 있다. 이 제5도는 번-인패드와 각 다이의 접속관계를 보여주고 있다. 제4도를 참조하면 제4도의 웨이퍼 2의 상측부에 있는 번-인패드 10a로부터 연결되는 신호선이 각 다이 4의 윗부분패드와 접속이 이루어지고, 웨이퍼 2의 하측부에 있는 번-인 패드 10b로부터 연결되는 신호선이 각 다이 4의 아랫부분 패드와 각각 접속이 이루어짐을 알 수 있을 것이다. 그래서 제5도에 도시된 바와 같이 각각의 다이 4내에는 웨이퍼 2의 상측부의 번-인 패드 10a로부터 연결된 신호선과 웨이퍼의 하측부의 번-인 패드 10b로부터 연결된 신호선이 하나씩 교대로 형성되며, 또한 각 다이의 패드 6과 접속되어 있다. 한편 제5도를 참조하면 제4도의 구성과 차이나는 신규한 패드 접속구성을 알 수 있다. 즉, 제1도에서는 각 메탈라인과 각 다이패드들의 접속을 살펴보면 각 다이패드들의 상부에서 그 접속이 이루어지는데 반해, 제4도에서는 각 메탈라인과 각 다이패드들의 접속을 살펴보면 각 다이패드들의 측면에서 그 접속이 이루어지는 것을 알 수 있다. 이와 같은 접속방법은 제1도의 그것에 비해 특히 레이저 절단시 더 유리하고 또한 그 공정이 신뢰성있으면서 용이한 잇점이 있다.

제6도는 각 다이내의 다이패드와 메탈라인과의 접속관계를 단면적으로 보여주는 구성을 도시하고 있다. 제4도의 각 다이중에서 불량다이의 경우에는 제6도의 구성에서 도면부호 60으로 나타난 부분을 절단함에 의해 예컨대 번-인 진행시 그 번-인이 진행되지 않도록 할 수 있다.

상술한 바와 같이 본 발명에 의한 웨이퍼 및 그 다이배치방법은 멀티-칩 모듈과 KGD의 양산에 따른 비용절감이 가능하고 패키지 번-인 공정을 대체할 수 있으며, 다이크기의 축소(shrink)가 직접적인 생산성 향상으로 나타나는 효과가 얻어진다. 그리고 신뢰성 결함이 나타나는 다이를 조기에 스크린(screem)하므로서 조립과 검사공정에서의 원가절감과 공정능력(capability)이 향상되며, 리던던시 쎌도 번-인을 진행하여 레이저 리페어시 신뢰성을 갖는 리던던시 쎌을 사용하여 종합수율의 향상 효과를 가져올 수 있다.

Claims (9)

1. 동일 표면상의 임의의 행과 열방향에 다수개로 형성되는 집적회로를 가지는 웨이퍼에 있어서, 상기 웨이퍼의 제1가장자리에 형성되는 제1번-인패드와, 상기 제1가장자리의 반대편 가장자리에 형성되는 제2번-인패드와, 상기 각각의 집적회로상에 형성되고 상기 제1번-인패드와 연결되는 제1다이패드와, 상기 각각의 집적회로상에 형성되고 상기 제2번-인패드에 연결되는 제2다이패드와, 상기 제1번-인패드와 상기 제1다이패드를 연결하는 제1도체라인과, 상기 제2번-인패드와 상기 제2다이패드를 연결하고 상기 각각의 제1도체라인 사이에 하나씩 형성되는 제2도체라인을 구비하고, 상기 임의의 열방향에 형성되는 각각의 집적회로가 상기 제1번-인패드와 제2번-인패드를 공유하여 번-인 테스트가 이루어짐을 특징으로 하는 웨이퍼.
2. 제1항에 있어서, 상기 제1도체라인 및 제2도체라인의 상기 제1다이패드 및 제2다이패드와의 접속은 각각 상기 제1다이패드 및 제2다이패드의 각 상부에서 접속이 이루어짐을 특징으로 하는 웨이퍼.
3. 제1항에 있어서, 상기 제1도체라인 및 제2도체라인의 상기 제1다이패드 및 제2다이패드와의 접속은 각각 상기 제1다이패드 및 제2다이패드의 각 측면에서 접속이 이루어짐을 특징으로 하는 웨이퍼.
4. 동일 표면상의 임의의 행방향과 상기 표면상의 임의의 열방향에 각각 다수개로 형성되는 집적회로를 가지는 웨이퍼에 있어서, 상기 웨이퍼의 제1가장자리에 형성되는 제1번-인패드와, 상기 제1가장자리의 반대편 가장자리에 형성되는 제2번-인패드와, 상기 각각의 집적회로상에 형성되고 상기 제1번-인패드와 연결되는 제1다이패드와, 상기 각각의 집적회로상에 형성되고 상기 제2번-인패드에 연결되는 제2다이패드와, 상기 제1번-인패드와 상기 제1다이패드를 연결하는 제1도체라인과, 상기 제2번-인패드와 상기 제2다이패드를 연결하고 상기 각각의 제1도체라인 사이에 하나씩 형성되는 제2도체라인과, 상기 열방향의 각각의 집적회로상에 적어도 상기 열의 수만큼 형성되는 출력인에이블패드를 구비하고, 상기 동일 행방향에 형성되는 각각의 집적회로가 상기 제1번-인패드와 제2번-인패드를 공유하고, 상기 각 집적회로의 출력인에이블패드를 통해서 데이타의 독출이 이루어짐을 특징으로 하는 웨이퍼.
5. 동일 표면상의 임의의 행방향과 상기 표면상의 임의의 열방향에 각각 다수개로 형성되는 집적회로를 가지는 웨이퍼의 다이배치방법에 있어서, 상기 웨이퍼의 제1가장자리에 형성되는 제1번-인패드와, 상기 제1가장자리의 반대편 가장자리에 형성되는 제2번-인패드와, 상기 각각의 집적회로상에 형성되고 상기 제1번-인패드와 연결되는 제1다이패드와, 상기 각각의 집적회로상에 형성되고 상기 제2번-인패드에 연결되는 제2다이패드와, 상기 제1번-인패드와 상기 제1다이패드를 연결하는 제1도체라인과, 상기 제2번-인패드와 상기 제2다이패드를 연결하고 상기 각각의 제1도체라인 사이에 하나씩 형성되는 제2도체라인을 각각 웨이퍼상에 배치하고, 상기 동일 컬럼방향에 형성되는 각각의 집적회로가 상기 제1번-인패드와 제2번-인패드를 공유하여 번-인 테스트가 이루어짐을 특징으로 하는 웨이퍼의 다이배치방법.
6. 제5항에 있어서, 상기 제1도체라인 및 제2도체라인의 상기 제1다이패드 및 제2다이패드와의 접속은 각각 상기 제1다이패드 및 제2다이패드의 각 상부에서 접속이 이루어짐을 특징으로 하는 웨이퍼의 다이배치방법.
7. 제5항에 있어서, 상기 제1도체라인 및 제2도체라인의 상기 제1다이패드 및 제2다이패드와의 접속은 각각 상기 제1다이패드 및 제2다이패드의 각 측면에서 접속이 이루어짐을 특징으로 하는 웨이퍼의 다이배치방법.
8. 동일 표면상의 임의의 행방향과 상기 표면상의 임의의 열방향에 형성되는 집적회로를 가지는 웨이퍼의 다이배치방법에 있어서, 상기 웨이퍼의 제1가장자리에 형성되는 제1번-인패드와, 상기 제1가장자리의 반대편 가장자리에 형성되는 제2번-인패드와, 상기 각각의 집적회로상에 형성되고 상기 제1번-인패드와 연결되는 제1다이패드와, 상기 각각의 집적회로상에 형성되고 상기 제2번-인패드에 연결되는 제2다이패드와, 상기 제1번-인패드와 상기 제1다이패드를 연결하는 제1도체라인과, 상기 제2번-인패드와 상기 제2다이패드를 연결하고 상기 각각의 제1도체라인 사이에 하나씩 형성되는 제2도체라인과, 상기 열방향의 각각의 집적회로상에 적어도 상기 열의 수만큼 형성되는 출력인에이블패드를 각각 웨이퍼상에 배치하고, 상기 동일 행방향에 형성되는 각각의 집적회로가 상기 제1번-인패드와 제2번-인패드를 공유하고, 상기 각 집적회로의 출력인에이블패드를 통해서 데이타의 독출이 이루어짐을 특징으로 하는 웨이퍼의 다이배치방법.
9. 웨이퍼의 다이배치방법에 있어서, 상기 웨이퍼의 임의의 컬럼방향에 다수개로 존재하는 다이와, 상기 각각의 다이내의 한쪽 가장자리에 형성되는 제1다이패드와, 상기 각각의 다이내의 상기 한쪽과 반대쪽 가장자리에 형성되는 제2다이패드와, 상기 각각의 다이내에 하나씩 형성되는 제3다이패드와, 상기 웨이퍼의 상측 가장자리에 형성하고 상기 제1다이패드수와 동등한 수로 되는 제1번-인패드와, 상기 웨이퍼의 하측 가장자리에 형성하고 상기 제2다이패드수와 동등한 수로 되는 제2번-인패드와, 상기 제1다이패드와 제1번-인패드를 연결하는 제1도체라인과, 상기 제2다이패드와 제2번-인패드를 연결하는 제2도체라인과, 상기 웨이퍼의 좌측가장자리에 형성하고 상기 임의의 컬럼방향에 다수개로 존재하는 다이의 수와 적어도 동등한 수로 되는 출력패드와, 상기 제3다이패드와 상기 출력패드를 연결하는 제3도체라인을 각각 포함하여 배치가 이루어지도록 하고, 상기 임의의 컬럼방향에 존재하는 각각의 다이내의 제3패드는 서로 다른 출력패드와 연결됨을 특징으로 하는 웨이퍼의 다이배치방법.