CN101601128B - 半导体装置的检测装置 - Google Patents

半导体装置的检测装置 Download PDF

Info

Publication number
CN101601128B
CN101601128B CN2007800510534A CN200780051053A CN101601128B CN 101601128 B CN101601128 B CN 101601128B CN 2007800510534 A CN2007800510534 A CN 2007800510534A CN 200780051053 A CN200780051053 A CN 200780051053A CN 101601128 B CN101601128 B CN 101601128B
Authority
CN
China
Prior art keywords
mentioned
substrate
probe
semiconductor device
checkout gear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800510534A
Other languages
English (en)
Other versions
CN101601128A (zh
Inventor
丸山祐治
田代一宏
岛林和彦
后藤繁
仲代隆之
越沼进
白川正芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101601128A publication Critical patent/CN101601128A/zh
Application granted granted Critical
Publication of CN101601128B publication Critical patent/CN101601128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种用于对形成在半导体基板上的多个半导体元件进行检测的半导体装置的检测装置(10)，其特征在于，具有：第一基板(11)，具有多个开口(12)，框体(20)，设置在上述开口(12)内，在框内配设有多个探针(13)，多个第二基板(14)，与上述第一基板(11)垂直地设置在上述开口(12)的周围，并与上述第一基板(11)连接；上述探针(13)贯穿上述框体(20)，从上述框体(20)周围通过上述开口(12)内与上述第二基板(14)连接。

Description

半导体装置的检测装置
技术领域
本发明涉及半导体装置的检测装置，更具体地说，涉及用于检测形成在1个半导体基板(晶片)上的多个半导体元件的半导体装置的检测装置。
背景技术
伴随电子仪器被要求高功能化和高性能化，更进一步要求安装在该电子仪器上的半导体装置(LSI，Large Scale Integrated circuit：大规模集成电路)具有高集成度化、高速化或大容量化。
因此，构成该半导体装置的半导体元件(LSI芯片)的动作速度被高速化，且外部连接端子的数量增加，而且，该外部连接端子之间的间隔被进一步缩小。尤其在系统LSI元件中，该趋势显著，从而难于高可靠性地对该系统LSI元件进行检测。
此外，在上述检测中，进行检测的检测时间变长。因此，为了在维持和提高生产性的同时降低制造成本，提出对于这些系统LSI元件等具有多个外部连接端子的半导体元件同时进行多个检测的方式。
例如，作为对在1个半导体基板上形成多个的半导体元件同时进行多个检测的方式，提出有使设置在探针卡(probe card)上的探针与形成在1个半导体基板上并在横向、纵向或倾斜方向相邻的2个半导体元件的电极端子接触，来同时对上述2个半导体元件进行检测的方式(参照专利文献1、2)。
此外，还提出有一种探针卡，具有多个探针单元、用于支撑这些探针单元的基台、用于使上述探针单元与外部的检测装置(tester)电连接的布线板，其中，上述探针单元具有：多个探针，能够与多个集成电路芯片的电极端子同时接触；布线板，在与上述晶片的表面垂直的方向上延伸；支撑体，用于将探针单元安装在上述基台上(专利文献3参照)。
专利文献1：JP特开昭56-61136号公报；
专利文献2：JP特开平9-172143号公报；
专利文献3：JP特开平7-201935号公报。
发明内容
发明所要解决的课题
对于在形成有多个具有多个微小的外部连接端子的半导体元件的半导体基板(晶片)中，在对该多个半导体元件进行检测时，为了在维持和提高生产性的同时降低制造成本，需要高检测精度地进行上述检测。更具体地说，需要提高使用检测装置进行测定(检测)的效率(测定效率、检测效率)。
因此，本发明是鉴于上述问题而作出的，其目的在于提供一种能够在对形成在1个半导体基板(晶片)上的多个半导体元件进行的检测中，实现高测定效率(检测效率)的半导体装置的检测装置。
用于解决课题的手段
根据本发明的一个观点，提供一种半导体装置的检测装置，其特征在于，具有：第一基板，具有多个开口；框状的树脂部，设置在上述开口内，并在框内配设有多个探针；框状的树脂部固定部，设置在上述开口内，固定在上述树脂部上；多个第二基板，设置在上述开口的周围，与上述第一基板垂直，并与上述第一基板连接；上述探针贯穿上述树脂部，从上述树脂部周围通过上述开口内而与上述第二基板连接。
可以在上述第一基板的周围设置有与该检测装置连接的检测用端子，上述检测用端子经上述第一基板上的第一布线以及上述第二基板上的第二布线，与上述探针电连接。此外，上述开口可以为四角形，在上述第一基板上等间隔地设置有2行2列。进一步，上述第二基板可以与上述第一基板垂直地设置在上述开口的四边周围。此外，上述第二基板可以与上述第一基板垂直地设置在上述开口的四边周围中的相邻的2个边上。进一步，上述第二基板与上述第一基板垂直并呈十字状地设置在4个上述开口与开口之间。
根据本发明的其他观点，提供一种半导体装置的检测装置，其特征在于，具有：第一基板，具有多个开口；框状的树脂部，设置在上述开口内，并在框内配设有多个探针；框状的树脂部固定部，设置在上述开口内，固定在上述树脂部上；多个第二基板，设置在上述开口的与设置有上述树脂部的面相反一侧的面上，与上述第一基板平行，与上述开口相向，且与上述第一基板连接；上述探针贯穿上述树脂部，从上述树脂部周围通过上述开口内而与上述第二基板连接。
上述开口可以为四角形，在上述第一基板上等间隔地设置有2行2列。此外，上述探针可以配设为相比上述框状的树脂部的框内更向内侧弯曲。上述第二基板可以在上述第一基板的上部与上述第一基板的主面大致平行且呈阶梯状地设置有多个。上述多个第二基板设置在上述第一基板的上部，并且呈阶梯状地设置为两层阶梯以上，第二层阶梯以上的上述第二基板朝向相邻的上述开口之间的相接线而向上述开口部的上部突出。
发明效果
根据本发明，提供一种半导体装置的检测装置，能够在对形成在1个半导体基板(晶片)上的多个半导体元件进行的检测中，实现高测定效率(检测效率)，由此，能够提高半导体元件的生产性以及降低制造成本。
附图说明
图1是本发明的第一实施方式的半导体装置的检测装置的俯视图。
图2是沿图1的线X-X进行剖切，沿箭头所示的方向进行观察的图。
图3是表示图2所示的树脂部和粘接固定树脂部的框体部的分解立体图。
图4是用于说明本发明的第一实施方式的半导体装置的检测装置的效果的图。
图5是表示本发明的第一实施方式的半导体装置的检测装置的第一变形例的俯视图。
图6是表示本发明的第一实施方式的半导体装置的检测装置的第二变形例的俯视图。
图7是表示本发明的第一实施方式的半导体装置的检测装置的第三变形例的俯视图。
图8是表示本发明的第一实施方式的半导体装置的检测装置的第四变形例的图。
图9是本发明的第二实施方式的半导体装置的检测装置的俯视图。
图10是沿图9的线Y-Y进行剖切，沿箭头所示的方向进行观察的图。
图11是表示本发明的第一实施方式的半导体装置的检测装置的变形例的图。
附图标记说明
10、60 探针卡
11探针卡基板
12开口部
13探针
14、30、50电路基板
15、16、17、25、35、55电极端子
19树脂部
20框体部
TU1、TU2、TU3、TU4检测单元
具体实施方式
下面，参照附图说明本发明的实施方式的半导体装置的检测装置。
[第一实施方式]
图1表示本发明的第一实施方式的半导体装置的检测装置的俯视图。
如图1所示，对于本发明的第一实施方式的半导体装置的检测装置中的探针卡10，在探针卡基板11上配设有4个检测单元(TU1至TU4)。
探针卡基板(检测电路基板)11为多层布线结构，例如，包括由玻璃环氧树脂制成的层间绝缘构件，和配设在层间绝缘构件的表面、背面以及内部的由铜(Cu)制成多个导电层。多层布线层包括信号线路、电源导电层以及接地导电层。以上述检测单元为单位(TU1至TU4)，在每个单位中配设上述信号线路、电源导电层以及接地导电层。
在各检测单元(TU1至TU4)中，贯穿探针卡基板11形成有大致矩形的开口部12。该大致矩形的开口部12的形状大致对应于作为检测对象的形成在半导体基板(晶片)上的被检测半导体元件(LSI芯片)的形状。
在上述开口部12的各边附近，连接有后述的探针13的电路基板14分别沿与开口部12的对应的边大致平行的方向，且与探针卡基板11的主面大致垂直地固定在该探针卡基板11上。另外，电路基板14与探针卡基板11的主面的连接角度不必是90度，可以以规定的角度倾斜。
在图1所示的例子中，12个电路基板14配设在探针卡基板11上。
电路基板14为多层布线结构，例如，包括由玻璃环氧树脂制成的层间绝缘构件，和配设在层间绝缘构件的表面、背面以及内部的由铜(Cu)制成 的多个导电层。多层布线层包括信号线路、电源导电层以及接地导电层。
在此，还参照图2。图2是沿图1的线X-X进行剖切，沿箭头所示的方向进行观察的图。
如图2所示，在电路基板14的主面上形成有电极端子15。在该电极端子15上连接有上述的探针13。探针13的数量、相互的间隔对应于被检测半导体元件的电极端子的配置情况来设定。探针13例如由钨(W)制成。
在电路基板14的与探针卡基板11接触的面的边缘部上形成有电极端子16。此外，在探针卡基板11的主面上的与上述电极端子16接触的位置上还形成有电极端子17。通过使用例如光刻技术以及蚀刻技术，能够微小且高精度地形成电路基板14的电极端子16和探针卡基板11的电极端子17，使两者直接接触，通过焊锡等导电性材料将两者固定连接在一起。
因此，连接有探针13的电极端子15经由形成在电路基板14的表层或内层上的布线而与电极端子16连接，该电极端子16经由与探针卡基板11的电极端子17连接的形成在探针卡基板11的表层或内层上的布线，而与后述的销连接端子部18(参照图1)电连接。
此外，在本例中，在检测单元TU1和检测单元TU2之间、检测单元TU1和检测单元TU3之间、检测单元TU3和检测单元TU4之间以及检测单元TU2和检测单元TU4之间设置的电路基板14中，在两主面(表面和背面)上分别形成有电极端子15，在各主面上连接有各检测单元的探针13。
但是，本发明不限于该例子，可以在检测单元TU1和检测单元TU2之间，检测单元TU1和检测单元TU3之间，检测单元TU3和检测单元TU4之间以及检测单元TU2和检测单元TU4之间，背对背地设置2个电路基板14。
但是，与形成在电路基板14的主面上的多个电极端子15连接的探针13，在由具有粘接性的环氧树脂等制成的树脂部19内插通，探针13的前端固定在与被检测半导体元件(LSI芯片)的外部连接电极端子接触的位置。
在此，参照图2、图3。在图3中示出图2所示的树脂部19和用于粘接固定树脂部19的框体部20的分解立体图。
例如，由陶瓷等制成的框体部(树脂部固定部)20为中空结构，经角部21连接固定在探针卡基板11上。更具体地说，框体部20以框体部20的中 空部分位于探针卡基板11的开口部12的方式，连接固定在探针卡基板11上。
另一方面，树脂部19也为中空结构，沿在图3中箭头所示的方向粘接固定在框体部20的主面上。
因此，插通树脂部19的探针13经框体部20固定在探针卡基板11上。
这样，探针13通过树脂部19而粘固在配设于探针卡基板11的开口部12上的框体部20上，一端连接在电路基板14的与探针卡基板11电连接的电极端子15上，另一端与被检测半导体元件(LSI芯片)的电极端子接触。
再次参照图1，在探针卡基板11的主面的外周附近，沿该外周配设有销连接端子部18。
在对被检测半导体元件(LSI芯片)实施检测时，销连接端子部18与从主检测装置即LSI检测装置的主体延伸的检测用端子(未图示)连接，供给电源以及施加检测信号等。因此，该销连接端子部18设置在探针卡基板11的外周附近。
该销连接端子部18对应于LSI检测装置主体的电极和端子，分为电源供给端子部22和检测信号端子部23，分别具有多个端子。
这样，在图1至图3所示的例子中，在形成于探针卡基板11上的开口部12的各边的附近，连接有探针13的电路基板14大致垂直固定在探针卡基板11的主面上。因此，连接有探针13的区域(针尾区域)的面积是上述电路基板14的较小的占有区域的面积，因此，在不使作为用于测定(检测)1个半导体元件的单元的检测单元TU1至TU4相互很大地分离的情况下，就能够有效地在1个探针卡基板11上设置多个检测单元。
对此，参照图4进一步进行说明。另外，在图4的(a)中示出比较例的局部俯视图，在图4的(b)中示出在本发明的第一实施方式的半导体装置的检测装置的探针卡基板11上，配设有检测单元TU1以及TU3的位置的局部俯视图。此外，在图4的(a)中，在与图2所示的位置相同的部位上，标注相同的附图标记，省略其说明。
在图1至图3所示的例子中，一侧前端与被检测半导体元件(LSI芯片)的电极端子接触的探针13，与大致垂直固定并电连接在探针卡基板11上的电路基板14连接。
于此相对，图4的(a)所示的比较例是在探针13与电路基板14的连接上不使用电路基板14的例子。
在图4的(a)所示的例子中，连接探针13的电极端子25配置在探针卡基板11的开口部12的周边，尤其配置在图4的(a)中点划线A所示的区域中。因此，与图4的(b)所示的本发明第一实施方式的半导体装置的检测装置中的检测单元TU1和TU3的间隔(在图4的(b)中点划线A所示的区域)相当的部分变大。
即，在图4的(a)所示的例子中，为了在相邻的检测单元间配设探针13和探针卡基板的电极端子25，需要将上述检测单元配设在多个被检测半导体元件(LSI芯片)分离后的位置上。
因此，在图4的(a)所示的例子中，在形成有被检测半导体元件(LSI芯片)的半导体基板(晶片)的周边部的测定(检测)中，几个上述检测单元处于半导体基板(晶片)或半导体基板(晶片)上的形成有被检测半导体元件(LSI芯片)的区域之外。结果，有可能产生无助于测定(检测)的检测单元，使测定效率(检测效率)恶化。
为了解决此问题，例如，还考虑使探针卡基板的电极端子25微小化，但由于需要通过手工作业或以手工作业为基准的手法将探针13一根一根连接在电极端子25上，所以若使电极端子25微小化则两者的连接变得困难。
于此相对，在本发明的第一实施方式的半导体装置的检测装置中，如图2所示，将连接探针13的电极端子15配设在电路基板14的表面上，使该电路基板14设置为大致垂直于探针卡基板11的主面。因此，能够使图4中点划线A所示的区域，即，检测单元TU1和TU3的间隔(参照图4的(b))变小。
此外，在本发明的第一实施方式的半导体装置的检测装置中，在相互相邻的检测单元TU1和检测单元TU2之间，检测单元TU1和检测单元TU3之间，检测单元TU3和检测单元TU4之间以及检测单元TU2和检测单元TU4之间设置的电路基板14中，在内层电分离的两主面(表面和背面)上分别形成电极端子15。
因此，能够使与配设在电路基板11的表面上的电极端子15连接的探针13和与配设在背面上的电极端子15连接的探针13分别对应于不同的被检测 半导体元件(LSI芯片)，由此，能够使相邻的检测单元的间隔窄小化来配置检测单元。
进一步，在本发明的第一实施方式的半导体装置的检测装置中，在图4中点划线A所示的区域中形成的电极端子17用于与电路基板14的电极端子16接合，不与探针13连接。因此，使电极端子17微小化也能够避免由于探针13的连接而发生的图4的(a)中的上述的问题。
进一步，如上所述，例如，通过使用光刻技术以及蚀刻技术，微小且高精度地形成电路基板14的电极端子16和探针卡基板11的电极端子17，两者通过焊锡等导电性材料粘固连接在一起。因此，通过简单的结构将探针卡基板11与电路基板14连接在一起。
另外，可以在电路基板14的电极端子16和探针卡基板11的电极端子17上配设连接器(连接件)，通过上述连接件使两者电连接。由此，能够容易地按需要解除电路基板14的电极端子16与探针卡基板11的电极端子17的连接。
这样，在图1至图3所示的例子中，在形成于探针卡基板11上的开口部12的各边的附近，连接有探针13的电路基板14大致垂直固定在探针卡基板11的主面上。因此，连接有探针13的区域(针尾区域)的面积为上述电路基板14的较小占有面积的面积，因此，不使用于测定(检测)1个半导体元件的单元即检测单元TU1至TU4相互分离较大，就能够有效地将多个检测单元设置在1个探针卡基板11上。
由此，能够提高用于同时测定(检测)多个半导体元件的检测单元的配置的自由度，从而能够高效地同时进行测定(同时检测)，由此，能够提高半导体元件的生产性以及降低制造成本。
但是，在图1所示的例子中，在开口部12的各边的附近，连接有探针13的电路基板14分别沿与开口部12的对应的边大致平行的方向，且与探针卡基板11的主面大致垂直地固定在该探针卡基板11上。即，在图1所示的例子中，12个电路基板14配设在探针卡基板11上。
但是，本发明不限于上述方式，如图5至图7所示，可以仅在探针卡基板11的具有大致矩形形状的开口部12的外周边中的相邻的位置上，配设连接有探针13的电路基板14。
在此，图5至图7是表示本发明的第一实施方式的半导体装置的检测装置的第一变形例至第三变形例的俯视图。另外，在图5至图7中，仅示出探针卡基板11的开口部12及其附近的区域，对于探针卡基板11的其他部位，由于与图1所示的例子相同所以省略图示。此外，在图5至图7中，在与图1所示的例相同的部位上，标注相同的附图标记，并省略其说明。
在图5所示的例子中，在探针卡基板11的具有大致矩形形状的开口部12的外周边的附近，仅在相互相邻的检测单元TU1和检测单元TU2之间，检测单元TU1和检测单元TU3之间，检测单元TU3和检测单元TU4之间以及检测单元TU2和检测单元TU4之间，配设有连接有探针13的电路基板14，在开口部12的外周边的其他边的附近，不使用电路基板14，探针13与形成在探针卡基板11上的电极端子25连接。
在上述方式中，在相互相邻的检测单元TU1至TU4之间，配设连接有探针13的电路基板14，因此不需要使该检测单元TU1至TU4相互较大地分离，就能够高效地在1个探针卡基板11上设置多个检测单元TU1至TU4。
在图6所示的例子中，形成有探针卡基板11的具有大致矩形形状的两个开口部12，在该开口部12的外周边的附近，仅在图6中纵向相互相邻的检测单元TU1和检测单元TU2之间配设连接有探针13的电路基板14，在开口部12的外周边的其他边的附近不使用电路基板14，探针13与形成在探针卡基板11上的电极端子25连接。
在上述方式中，在相互相邻的检测单元TU1以及TU2之间，配设连接有探针13的电路基板14，因此不需要使该检测单元TU1以及TU2相互较大地分离，就能够高效地在1个探针卡基板11上设置多个检测单元TU1以及TU2。
在图7所示的例子中，在相互倾斜的方向上形成有探针卡基板11的具有大致矩形形状的两个开口部12，仅在该开口部12的外周边中的相邻的2个边上，即图6中倾斜的方向上相互相邻的检测单元TU1和检测单元TU2之间，配设连接有探针13的电路基板14，在开口部12的外周边的其他边的附近，不使用电路基板14，探针13与形成在探针卡基板11上的电极端子25连接。
在上述方式中，在相互倾斜的方向上相邻的检测单元TU1以及TU2之 间配设连接有探针13的电路基板14，因此不需要使该检测单元TU1以及TU2相互较大地分离，就能够高效地在1个探针卡基板11上设置多个检测单元TU1以及TU2。
但是，对于在与探针卡基板11大致垂直设置的电路基板14的主面上形成的多个电极端子15中的没有连接有探针13的电极端子，可以按照需要，与电子部件或其他电极端子连接。参照图8对此进行说明。
在此，图8是表示本发明的第一实施方式的半导体装置的检测装置的第四变形例的图，并且是在探针卡基板11的开口部12进行剖切来观察的图。另外，在图8中，在与图2所示的位置相同的部位上，标注相同的附图标记，并省略其说明。
在图8所示的例子中，在与探针卡基板11大致垂直设置的电路基板14的主面上设置布线基板30，布线基板30的主面与电路基板14的主面部分重叠。即，在与探针卡基板11大致垂直的方向上，阶梯状地设置电路基板14和电路基板30。
电路基板30与电路基板14相同，为多层布线结构，例如，包括由玻璃环氧树脂制成的层间绝缘构件和配设在层间绝缘构件的表面、背面以及内部的由铜(Cu)制成的多个导电层。多层布线层包括信号线路、电源导电层以及接地导电层。
在电路基板30的主面(表面和背面)上形成有多个电极端子35。
在该电极端子35的一部分上连接有探针13。连接在电路基板30的电极端子35上的探针13与连接在电路基板14的电极端子15上探针13相同，插通树脂部19，经框体部20，固定在探针卡基板11上。
在电路基板30上，在与形成连接有探针13的电极端子35的面相反的面上形成的电极端子35，与形成在电路基板14上的电极端子15中的没连接有探针13的电极端子15连接。即，电路基板30与电路基板14连接，连接在电路基板30上的探针13经电路基板14与探针卡基板11电连接。
这样，在图8所示的例子中，在相邻的开口部12彼此之间设置1个电路基板14和2个电路基板30，但与图4的(a)所示的例子相比，能够使相邻的开口部12彼此之间的间隔变小，因此，能够不使多个检测单元相互较大地分离，有效地在1个探针卡基板11上设置多个检测单元。
此外，有时需要按照不同的测定对象(检测对象)即被检测半导体元件(LSI芯片)，使用具有不同电路结构的电路基板，在该情况下，通过适当地选择电路基板30，能够对各个被检测半导体元件(LSI芯片)进行准确的测定(检测)。
[第二实施方式]
在上述的本发明的第一实施方式中，连接有探针13的电路基板14在相邻的开口部12之间大致垂直地固定在探针卡基板11的主面上，但本发明不限于上述方式，可以将连接有探针13的电路基板与探针卡基板11的主面大致平行地设置在探针卡基板11上。参照图9以及图10将此作为本发明的第二实施方式进行说明。
图9是表示本发明的第二实施方式的半导体装置的检测装置的俯视图。此外，在图10中示出沿图9的线Y-Y进行剖切，沿箭头所示的方向进行观察的图。另外，在图9以及图10中，与图1以及图2所示的位置相同的部位上标注相同的附图标记，并省略其说明。
对于本发明的第二实施方式的半导体装置的检测装置的探针卡60，以大致覆盖贯穿探针卡基板11而形成的大致矩形的开口部12的方式，在各个开口部12，连接有探针13的电路基板50与探针卡基板11的主面大致平行地设置在探针卡基板11上。
电路基板50与本发明的第一实施方式的电路基板14相同，为多层布线结构，例如，包括由玻璃环氧树脂制成的层间绝缘构件和配设在层间绝缘构件的表面、背面以及内部的由铜(Cu)制成的多个导电层。多层布线层包括信号线路、电源导电层以及接地导电层。
在电路基板50的主面上形成有多个电极端子55。在规定个数的电极端子55上连接有上述探针13，在电路基板50与探针卡基板11接触的面上形成的电极端子55，与探针卡基板11的电极端子17连接。
因此，连接有探针13的电路基板50与探针卡基板11的电极端子17电连接，经由形成在探针卡基板11的表层或内层上的布线，而与后述的销连接端子部18电连接。
另外，在本例中，在形成于探针卡17的背面上的电极端子17上也连接有探针13。
在本例中也与本发明的第一实施方式相同，探针13插通由具有粘接性的环氧树脂等制成的树脂部19，探针13的前端固定在与被检测半导体元件(LSI芯片)的外部连接电极端子接触的位置上。
在上述本发明的第一实施方式中，连接有探针13的电路基板14在相邻的开口部12间，大致垂直地固定在探针卡基板11的主面上。另一方面，根据本例，不在相邻的开口部12间设置电路基板，而将连接有探针13的电路基板50与探针卡基板11的主面大致平行地设置上探针卡基板11上。
因此，不需要确保用于在相邻的开口部12间设置电路基板的空间，与图1以及图2所示的例子相比，能够进一步使相邻的开口部12彼此之间的间隔变小，因此，能够不使多个检测单元相互分离较大，从而有效地在1个探针卡基板11上设置多个检测单元。
另外，在本例中，在相邻的4个电路基板50间形成有间隙S(参照图9)，但可以是不形成上述间隙S的方式，即，使相邻的电路基板50的侧部接触的方式，或将具有与4个电路基板50的主面的总面积大致相等的面积的主面的电路基板设置在探针卡基板11上的方式。
但是，可以在探针卡基板11上阶梯状地重叠设置与探针卡基板11的主面大致平行地设置的电路基板。参照图11对此进行说明，图11作为表示本发明的第二实施方式的半导体装置的检测装置的变形例的图。图11表示在探针卡基板11的开口部12进行剖切来观察的图。另外，在图11中，在与已经说明的位置相同的部位上标注相同的附图标记，并省略其说明。
在图11所示的例子中，在探针卡基板11上与探针卡基板11的主面大致平行地呈阶梯状地设置连接有探针13的多个电路基板50，并且，连接有探针13的多个电路基板50露出到相互相邻的开口部12的间隔部分一侧。
在各电路基板50的主面上形成有多个电极端子55。在规定个数的电极端子55上连接有上述探针13，此外，经由没连接有探针13的电极端子55，电路基板50彼此之间连接在一起，并且，以与探针卡基板11接触的方式设置在探针卡基板11上的电路基板50与探针卡基板11的电极端子17连接在一起。
因此，连接有探针13的电路基板50与探针卡基板11的电极端子17电连接，经由形成在探针卡基板11的表层或内层上的布线，而与后述的销连 接端子部18电连接。
另外，在本例中，在形成于探针卡17的背面上的电极端子17上也连接有探针13。
在本例中也与本发明的第一实施方式相同，探针13插通由具有粘接性的环氧树脂等制成的树脂部19，探针13的前端固定在与被检测半导体元件(LSI芯片)的外部连接电极端子接触的位置上。
这样，根据本例，在探针卡基板11上与探针卡基板11的主面大致平行地阶梯状地设置有连接有探针13的多个电路基板50，并且，该连接有探针13的多个电路基板50露出到相互相邻的开口部12的间隔部分一侧，因此能够不扩大相邻的开口部12彼此间的间隔，设置多个电路基板50。
因此，在需要按照不同的测定对象(检测对象)即被检测半导体元件(LSI芯片)，使用具有不同的电路结构的电路基板的情况下，不需要使多个检测单元相互分离较大，而通过适当地选择电路基板50，能够按各个被检测半导体元件(LSI芯片)可靠地进行测定(检测)。
另外，在本例中，连接有探针13的电路基板14大致垂直于探针卡基板11的主面，但在本例中，可以不设置该电路基板14。
以上，通过实施例说明本发明，但本发明不被上述实施例限定，在本发明的范围内能够进行各种变形以及改良。
产业上的可利用性
本发明适用于半导体装置的检测装置，更具体地说，适用于用于检测形成在1个半导体基板(晶片)上的多个半导体元件的半导体装置的检测装置。

Claims (11)

1.一种半导体装置的检测装置，其特征在于，具有：
第一基板，具有多个开口，
框状的树脂部，设置在上述开口内，并在框内配设有多个探针，
框状的树脂部固定部，设置在上述开口内，固定在上述树脂部上，
多个第二基板，设置在上述开口的周围，与上述第一基板垂直，并与上述第一基板连接；
上述探针贯穿上述树脂部，从上述树脂部周围通过上述开口内而与上述第二基板连接。
2.如权利要求1所述的半导体装置的检测装置，其特征在于，
在上述第一基板的周围设置有与该检测装置连接的检测用端子，
上述检测用端子经由上述第一基板上的第一布线以及上述第二基板上的第二布线，而与上述探针电连接。
3.如权利要求1所述的半导体装置的检测装置，其特征在于，
上述开口为四角形，在上述第一基板上等间隔地设置有2行2列。
4.如权利要求3所述的半导体装置的检测装置，其特征在于，
上述第二基板设置在上述开口的四边周围，并与上述第一基板垂直。
5.如权利要求3所述的半导体装置的检测装置，其特征在于，
上述第二基板设置在上述开口的四边周围的相邻的2个边上，并与上述第一基板垂直。
6.如权利要求3所述的半导体装置的检测装置，其特征在于，
上述第二基板呈十字状设置在4个上述开口之间的4根相接线的位置上，并与上述第一基板垂直。
7.一种半导体装置的检测装置，其特征在于，具有：
第一基板，具有多个开口，
框状的树脂部，设置在上述开口内，并在框内配设有多个探针，
框状的树脂部固定部，设置在上述开口内，固定在上述树脂部上，
多个第二基板，设置在上述开口的与设置有上述树脂部的面相反一侧的面上，与上述第一基板平行，与上述开口相向，且与上述第一基板连接；
上述探针贯穿上述树脂部，从上述树脂部周围通过上述开口内而与上述第二基板连接。
8.如权利要求7所述的半导体装置的检测装置，其特征在于，
上述开口为四角形，在上述第一基板上等间隔地设置有2行2列。
9.如权利要求1至8中任一项所述的半导体装置的检测装置，其特征在于，
上述探针配设为，与上述框状的树脂部的框内相比，更向内侧弯曲。
10.如权利要求7所述的半导体装置的检测装置，其特征在于，
在上述第一基板的上部，与上述第一基板的主面大致平行且呈阶梯状地设置有多个上述第二基板。
11.如权利要求10所述的半导体装置的检测装置，其特征在于，
上述多个第二基板设置在上述第一基板的上部，并且呈阶梯状地设置为两层阶梯以上，第二层阶梯以上的上述第二基板朝向相邻的上述开口之间的相接线而向上述开口部的上部突出。
CN2007800510534A 2007-03-28 2007-03-28 半导体装置的检测装置 Active CN101601128B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/056598 WO2008120302A1 (ja) 2007-03-28 2007-03-28 半導体装置の試験装置

Publications (2)

Publication Number Publication Date
CN101601128A CN101601128A (zh) 2009-12-09
CN101601128B true CN101601128B (zh) 2011-09-28

Family

ID=39807893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800510534A Active CN101601128B (zh) 2007-03-28 2007-03-28 半导体装置的检测装置

Country Status (5)

Country Link
US (1) US8159250B2 (zh)
JP (1) JP4850284B2 (zh)
KR (1) KR101106607B1 (zh)
CN (1) CN101601128B (zh)
WO (1) WO2008120302A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6815176B2 (ja) * 2016-12-01 2021-01-20 ニデック エス ブイ プローブ プライベート リミテッドＮｉｄｅｃ Ｓｖ Ｐｒｏｂｅ Ｐｔｅ． Ｌｔｄ． プローブカード

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818249A (en) * 1995-09-27 1998-10-06 Kabushiki Kaisha Toshiba Probe card having groups of probe needles in a probing test apparatus for testing semiconductor integrated circuits
US6882168B2 (en) * 1997-04-08 2005-04-19 Celadon Systems, Inc. Probe tile for probing semiconductor wafer

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661136A (en) * 1979-10-25 1981-05-26 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor test equipment
US4516072A (en) * 1982-11-22 1985-05-07 Amp Incorporated Device for use in testing printed circuit board components
JPH03276656A (ja) * 1990-03-26 1991-12-06 Fujitsu Ltd 半導体試験装置
US5355079A (en) * 1993-01-07 1994-10-11 Wentworth Laboratories, Inc. Probe assembly for testing integrated circuit devices
JP2764854B2 (ja) * 1993-12-28 1998-06-11 株式会社日本マイクロニクス プローブカード及び検査方法
EP0707214A3 (en) * 1994-10-14 1997-04-16 Hughes Aircraft Co Multiport membrane probe to test complete semiconductor plates
JPH09172143A (ja) 1995-12-19 1997-06-30 Mitsubishi Electric Corp 半導体集積回路装置及びそのテスト方法
US5917330A (en) * 1996-01-17 1999-06-29 Miley; David M. Probe ring having electrical components affixed thereto and related apparatus and processes
JP4010588B2 (ja) * 1996-12-19 2007-11-21 株式会社日本マイクロニクス 検査用ヘッド
JP3754160B2 (ja) * 1997-01-20 2006-03-08 株式会社日本マイクロニクス 検査用ヘッド
JPH11125646A (ja) * 1997-10-21 1999-05-11 Mitsubishi Electric Corp 垂直針型プローブカード、その製造方法およびその不良プローブ針の交換方法
JP3188876B2 (ja) * 1997-12-29 2001-07-16 インターナショナル・ビジネス・マシーンズ・コーポレ−ション プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置
US6838890B2 (en) * 2000-02-25 2005-01-04 Cascade Microtech, Inc. Membrane probing system
US7262611B2 (en) * 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
US6462569B2 (en) * 2001-02-20 2002-10-08 Andy Chen Probe card
JP4667679B2 (ja) * 2001-09-27 2011-04-13 Ｏｋｉセミコンダクタ株式会社 プローブカード用基板
JP2003107131A (ja) * 2001-09-28 2003-04-09 Mitsubishi Electric Corp 半導体検査装置及び半導体検査方法
JP2003287553A (ja) * 2002-03-28 2003-10-10 Fujitsu Ltd プローブカード及びそれを製造するための基板
US6864696B2 (en) * 2002-10-31 2005-03-08 Agilent Technologies, Inc. High density, high frequency, board edge probe
JP3745750B2 (ja) * 2003-06-27 2006-02-15 東芝テリー株式会社 表示パネルの検査装置および検査方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818249A (en) * 1995-09-27 1998-10-06 Kabushiki Kaisha Toshiba Probe card having groups of probe needles in a probing test apparatus for testing semiconductor integrated circuits
US6882168B2 (en) * 1997-04-08 2005-04-19 Celadon Systems, Inc. Probe tile for probing semiconductor wafer

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JP平3-276656A 1991.12.06
JP昭56-61136A 1981.05.26
JP特开平10-206463A 1998.08.07
JP特开平7-201935A 1995.08.04
JP特开平9-172143A 1997.06.30

Also Published As

Publication number Publication date
WO2008120302A1 (ja) 2008-10-09
US20090267630A1 (en) 2009-10-29
KR101106607B1 (ko) 2012-01-20
JP4850284B2 (ja) 2012-01-11
CN101601128A (zh) 2009-12-09
JPWO2008120302A1 (ja) 2010-07-15
KR20100004932A (ko) 2010-01-13
US8159250B2 (en) 2012-04-17

Similar Documents

Publication Publication Date Title
KR100502119B1 (ko) 접촉 구조물 및 그 조립 기구
KR100843202B1 (ko) 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법
US7884632B2 (en) Semiconductor inspecting device
US6731123B2 (en) Probe device
US7898276B2 (en) Probe card with stacked substrate
TWI549254B (zh) 具有堅固晶片結構的微電子封裝
CN110707097B (zh) 显示模组及显示装置
US7129730B2 (en) Probe card assembly
CN102790040A (zh) 具有芯片裂纹检测结构的半导体器件
US20080157792A1 (en) Probe Card and Method of Manufacturing the Same
US6946860B2 (en) Modularized probe head
CN1568543B (zh) 半导体元件
CN100492038C (zh) 芯片安装用带子的检验方法以及用于检验的测试装置
CN101601128B (zh) 半导体装置的检测装置
US7211736B2 (en) Connection pad layouts
JP2007101455A (ja) プローブカード
KR100776985B1 (ko) 반도체 소자 검사용 프로브 카드
JP2003297865A (ja) ベアチップおよび同ベアチップが実装された電気部品
JP4123572B2 (ja) 半導体装置
WO2006095724A1 (ja) 中継基板
JP2008218810A (ja) 半導体装置およびその試験方法
JP2000088884A (ja) プローブカード
JPH10185955A (ja) 検査用ヘッド
JP2007101456A (ja) プローブカード
EP1457783A1 (en) Probe device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150515

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150515

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: Fujitsu Semiconductor Co., Ltd.