CN100492038C - 芯片安装用带子的检验方法以及用于检验的测试装置 - Google Patents

芯片安装用带子的检验方法以及用于检验的测试装置 Download PDF

Info

Publication number
CN100492038C
CN100492038C CNB2004800047318A CN200480004731A CN100492038C CN 100492038 C CN100492038 C CN 100492038C CN B2004800047318 A CNB2004800047318 A CN B2004800047318A CN 200480004731 A CN200480004731 A CN 200480004731A CN 100492038 C CN100492038 C CN 100492038C
Authority
CN
China
Prior art keywords
belt
hole
mark
proving installation
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800047318A
Other languages
English (en)
Other versions
CN1751244A (zh
Inventor
石川重树
仁平崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NHK Spring Co Ltd
Original Assignee
NHK Spring Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NHK Spring Co Ltd filed Critical NHK Spring Co Ltd
Publication of CN1751244A publication Critical patent/CN1751244A/zh
Application granted granted Critical
Publication of CN100492038C publication Critical patent/CN100492038C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

高精度地进行在TAB、COF等带子上形成的电极垫的检验。对在带子(1)上以一定间隔设置的电路图案形成区域(10、10a)中的多个电极垫(11),在测试装置(2)上以大致垂直状态配置的多个探针(21)从大致垂直方向分别接触,从而进行电气检验。为了对应于各电路图案形成区域(10、10a)而在带子表面上形成对位用对准标记(13a、13b、13c、13d),将与其对应的标记确认孔(25)设置在测试装置(2)上,以在测试装置(2)的与带子(1)的相反的一侧配置相机(31)的状态,通过相机(31)观察并调整测试装置(2)与带子(1)之间的相对位置,使得对准标记位于标记确认孔(25)的内部。

Description

芯片安装用带子的检验方法以及用于检验的测试装置
技术领域
本发明涉及一种电气检验TAB(Tape Automated Bonding)、COF(Chip On Film)等芯片安装用带子的方法以及用于该检验方法的检验用测试装置。
背景技术
在TAB、COF等芯片安装用带子(以下,称为带子)上,安装IC芯片或LSI芯片等芯片,并由树脂密封芯片安装部分,从而制成封装。带子为长条形,并在长度方向上以一定间隔连续地形成多个电路图案形成区域。在各电路图案形成区域中安装芯片,因此,与芯片电极连接的内部引线以及作为外部电极的外部引线在各电路图案形成区域中形成。因为需要掌握这样形成的内部引线或外部引线的断线、阻抗值等特性或者芯片的动作特性等,为此,通过将带子一卷一卷地安装在处理机上,从而在芯片安装前或安装后进行电气检验(检验测试)。
通过将与外部引线连接的测试端平行地排列在各电路图案形成区域中,或者以四列等排列成锯齿状,并使从测试装置中突出的探针接触各自的测试端,从而与测试器连接,由此进行电气检验。在该电气检验中,探针大致垂直地设置在测试装置上并呈突出状,当与测试端沿大致垂直方向接触时,测试装置与带子重合,从而看不见探针的前端部分,所以无法肉眼确认探针与测试端之间的接触状态,因此有时难以考虑到测试装置的探针和带子上的测试端之间的对位。
因此,在现有技术中,在测试装置的带子侧配置反射镜,同时在与反射镜对应的部位上沿板厚方向开设透光用开口部,并通过该开口部肉眼确认来自反射镜的图像,从而确认探针和测试端的接触状态以完成检验(例如,参照专利文献1)。
专利文献1:日本专利第3310930号公报(第3页,图1)
但是,在现有检验中,在测试装置上安装反射镜的同时,还需要形成位于该反射镜配置部位的开口部。这种加工不仅麻烦,而且测试装置结构也变得复杂。另外,由于弯曲TAB等电路图案,从而在空间上难以配置反射镜。
发明内容
鉴于上述现有技术中的问题,本发明的目的在于提供一种检验方法以及用于该检验方法的测试装置,从而以无需反射镜等附属部件的简单结构,切实进行探针和测试端之间的良好接触。
为达到上述目的,权利要求1的芯片安装用带子的检验方法,是对在带子上以一定间隔设置的电路图案形成区域中的多个电极垫,通过其与在测试装置上以大致垂直状态配置的多个探针从大致垂直方向分别接触,从而进行电气检验的方法,其特征在于:将与在带子表面上形成的对位用对准标记对应的确认孔以与所述各电路图案形成区域对应的方式设置在所述测试装置上,以在测试装置的与带子相反的一侧配置相机的状态,通过相机观察并调整测试装置和带子之间的相对位置,使得对准标记位于标记确认孔的内部。
在权利要求1的发明中,为了芯片安装时的对位或向液晶面板安装时的对位,利用了在带子上预先形成的对准标记。对准标记在带子中的各电路图案形成区域上形成,并且形成位置也是高精度。
在该发明中,在测试装置上形成对应于该对准标记的标记确认孔,边观察边移动测试装置以及带子中某一个或两者,从而使对准标记位于对准确认孔内部,并由该移动进行这些位置调整。在这样的位置调整中,由于调整是以位置为高精度的对准标记为基准,从而可进行精度良好的调整,可使电极垫与探针切实接触,从而可进行可靠的检验。另外,对于测试装置,只要将标记确认孔贯通即可,也不需要其他麻烦的加工或附属部件的安装,从而测试装置的加工变得简单。
权利要求2的发明,是根据权利要求1所述的芯片安装用带子的检验方法,其特征在于:使用与检验对象的电路图案形成区域对应的标记确认孔、与下一个电路图案形成区域对应的标记确认孔,进行测试装置和带子之间的相对位置的调整。
在权利要求2的发明中,使用邻接的两个电路图案形成区域中的标记确认孔进行位置调整,所以是使用隔开位置的标记确认孔的位置调整,从而可进行精度良好的位置调整。
权利要求3的发明,是根据权利要求1所述的芯片安装用带子的检验方法,其特征在于:使用检验对象的电路图案形成区域中的对角位置的对准标记,进行测试装置与带子之间的相对位置的调整。
权利要求4的发明,是根据权利要求1~3中的任意一项所述的芯片安装用带子的检验方法,由成对的大直径孔以及小直径孔形成所述标记确认孔,通过大直径孔进行测试装置与带子之间的大致对位后,可通过小直径孔进行精确对位。
在权利要求4的发明中,通过大直径孔的测试装置和带子之间的大致对位中,由于视野宽广,从而可简单地找到对准标记。并且,在此之后,可通过小直径孔进行精确的定位,因此,可在短时间内进行精度良好的对位。
权利要求5的发明,是用于检验芯片安装用带子的测试装置,以大致垂直状态配置在测试装置上的多个探针通过从大致垂直方向与在带子上以一定间隔设置的电路图案形成区域中的多个电极垫分别接触从而进行电气检验,所述测试装置的特征在于:与在带子表面上形成的对位用对准标记对应,以对应于所述各电路图案形成区域的方式形成有为了使对准标记位于其内部而进行观察的标记确认孔。
在权利要求5的发明中,由于在用于带子检验的测试装置上形成标记确认孔,所以可通过预先形成在带子上的对准标记进行测试装置以及带子的位置调整。由此,因为可进行高精度的位置调整,所以可使电极垫与探针切实接触,从而可进行精度良好的检验。另外,只需将标记确认孔穿过测试装置即可,因此,不需要其他麻烦的加工或附属部件的安装,从而可使其结构简单。
权利要求6的发明,是根据权利要求5所述的用于检验芯片安装用带子的测试装置,其特征在于:所述标记确认孔,设置在与检验对象的电路图案形成区域对应的位置以及与下一个检验对象的电路图案形成区域对应的位置上。
在权利要求6的发明中,因为在邻接的电路图案形成区域中形成标记确认孔,所以可使用邻接位置中的电路图案形成区域的标记确认孔进行位置调整。因此,使用了隔开位置的标记确认孔进行位置调整,从而可进行精度良好的位置调整。
权利要求7的发明,是根据权利要求5所述的用于检验芯片安装用带子的测试装置,其特征在于:所述标记确认孔设置在电路图案形成区域中的对角位置上。
在权利要求7的发明中,因为在电路图案形成区域的对角位置上配置标记确认孔,所以可使用对角位置的标记确认孔进行位置调整。因此,成为使用隔开位置的标记确认孔的位置调整,从而可进行精度良好的位置调整。
权利要求8的发明,是根据权利要求5~7中的任意一项所述的用于检验芯片安装用带子的测试装置,其特征在于:所述标记确认孔是带子侧为较小直径、其他侧为较大直径的阶梯孔。
在权利要求8的发明中,形成阶梯孔的标记确认孔中的小直径侧为对准标记观察的基准。一方面,在形成标记确认孔中大直径的另一侧配置有相机,通过相机进行对准标记的观察。这样一来,相机侧为大直径,从而可将充足的光量导入到标记确认孔,由此可使相机的光良好地到达至对准标记侧,因此,可切实进行对准标记的观察。另外,当相机的透镜直径较大时,通过使标记确认孔的相机侧为大直径,从而可清楚地看到对准标记的图像。
权利要求9的发明,是根据权利要求5~8中的任意一项所述的用于检验芯片安装用带子的测试装置,其特征在于:所述标记确认孔由成对的大直径孔以及小直径孔形成。
在权利要求9的发明中,由于标记确认孔由成对的大直径孔以及小直径孔构成,所以可通过大直径孔进行测试装置与带子之间的大致对位,在该对位中,因为视野宽广,所以可以很容易地找到对准标记。另外,可通过小直径孔进行此后的微细定位。从而,可在短时间内进行精度良好的对位。
附图说明
图1为示出本发明一个实施方式的检验状态的立体图。
图2为检验状态的剖面图。
图3为示出测试装置内部的一个例子的剖面图。
图4为测试装置的一个例子的平面图。
图5为测试端的一个例子的平面图。
图6(a)~(e)为示出对准标记与标记确认孔之间关系的仰视图。
图7为示出其他实施方式的标记确认孔的剖面图。
图8为本发明其他实施方式的测试装置的仰视图。
图9为示出图像处理错误的放大图。
具体实施方式
图1为本发明实施方式的检验状态的立体图,图2为其剖面图,图3为部分示出测试装置的剖面图,图4为测试装置的平面图。在这些图中,带子1和测试装置2相对,并在该相对的状态下对带子1进行电气检验。
通过将绝缘性树脂成形为薄膜状,从而形成带子1,在其纵向上以一定间隔形成电路图案形成区域。10、10a是在纵向上邻接形成的电路图案形成区域。在以10、10a为首的各电路图案形成区域中,形成有内部引线以及外部引线。另外,也有在外部引线上连接设置测试端的情况。测试端例如以两列等平行状态在各电路图案形成区域上形成。这些内部引线、外部引线以及测试端构成电路图案形成区域中的电极垫11。
在各电路图案形成区域中安装有芯片(省略图示),且芯片电极与内部引线相连接。在该实施方式中,提供芯片安装前的带子1用于检验。此外,带子1通过在宽度方向的两侧以一定间隔设置的同步孔12,利用处理机向纵向进行移动。
另外,在以10、10a为首的各电路图案形成区域中,预先形成有对准标记。对准标记在各电路图案形成区域中形成,以进行与芯片安装时的芯片的相对定位,或者进行向液晶面板安装时的定位。与电极垫11同样,该对准标记通过印刷形成,因此,形成位置为高精度,同时,为了进行上述定位,与电极垫11间的位置关系也形成高精度。
在图1中,13a、13b、13c、13d是在电路形成区域10上形成的对准标记,且在13a、13b相靠近,13c、13d相靠近的状态下形成。14a、14b、14c、14d是在电路形成区域10a上形成的对准标记,且在14a、14b相靠近,14c、14d相靠近的状态下形成。在这些对准标记内,某一个或者一对是例如用于芯片安装时的定位的标记,另外一个或者一对是例如用于向液晶面板安装时的定位的标记。这些对准标记成形为圆形、四角形、十字形、L字形等外形,可根据其外形判别用于哪个定位。在该实施方式中,使用这些对准标记进行测试带子1和测试装置2之间的位置调整。
如图2所示,测试装置2具备多个探针21,其分别与电路图案形成区域10中的电极垫11(测试端16)接触。探针21相对于测试装置2以大致垂直状态配置,并以大致垂直状态从大致垂直方向接触于带子1的电极垫11(测试端16)。
图3以及图4示出有该实施方式中使用的测试装置2的一个例子。其包括层叠多个由绝缘性树脂形成的板材而成的支架22、沿支架22的厚度方向形成的多个收容孔23,在各收容孔23中插入有探针21。收容孔23对应于作为检验对象的带子1的电极垫11而形成,在TAB等带子中,作为电极垫11的测试端形成队列状,因此,收容孔23也形成队列状。图5示出了在TAB上形成的测试端16的一列配置,且成形为矩形。并且,多个测试端16形成为三列,且各列大致形成相等间隔,从而探针21接触于各自的测试端16。各测试端16具有连接图案16a,并通过连接图案16a连接于外部引线。
如图3所示,探针21包括:由导电性材料构成的直径较细的接触针21a,从支架22中突出且与带子1相邻;由导电性材料构成的连接针21b,插入在收容孔23中,且位于接触针21a的相反侧;以及由导电性材料构成的弹簧21c,插设在这些之间。接触针21a通过从支架22中突出,从而与对应的电极垫11接触,并通过该接触,由此进行电极垫11的电气检验。此外,由于接触针21a的收容孔23侧的部分直径较大,从而可从收容孔23插拔接触针21a,同时可防止与引线24的中心位置错开。
在收容孔23中插入有由漆包线等构成的引线24的端部24a,且与连接针21b接触。由此,引线24通过连接针21b以及弹簧21c形成与接触针21a电气连接的状态。此外,在该实施方式中,通过压扁加工引线24的端部24a,从而形成防止从收容孔23拔出的止脱结构。
这种测试装置2的探针21配置为大致垂直状态,且只要从大致垂直方向接触于带子1的电极垫11即可,并不限定于图示的方式。例如,也可以是省略连接针21,而是弹簧21c直接与引线24端部24a接触的结构,也可以不使用接触针21a、连接针21b、弹簧21c这三个部件,而使用单一的针状体。
测试装置2在设置于印刷布线的基板3上的状态下使用于带子1的检验。在基板3的背面(远离带子1的面)上布图形成有布线部3a,来自各探针21的引线24焊接在布线部3a上。在该布线部3a上,来自测试器(省略图示)的测试器探针4与其相邻,通过使测试器探针4接触布线部3a,从而在各探针21与测试器(省略图示)之间进行信号的传输。
在这样的测试装置2中,沿厚度方向贯穿形成有与带子1的电路图案形成区域(例如,电路图案形成区域10、10a)的对准标记相对应的标记确认孔25、26(参照图2)。在图1的状态中,标记确认孔25与电路图案形成区域10的对准标记13a、13b、13c、13d对应,并由对应于这些的四个确认孔25a、25b、25c、25d构成。另外,在图1的状态中,标记确认孔26与电路图案形成区域10a的对准标记14a、14b、14c、14d对应,并由对应于这些的四个确认孔26a、26b、26c、26d构成。在检验时,带子1间歇地被送到电路图案形成区域依次与测试装置2相对的位置上,为此,当电路图案形成区域10a被送到与测试装置2相对的位置时,标记确认孔25的四个确认孔25a、25b、25c、25d与图案形成区域10a的对准标记14a、14b、14c、14d对应,且标记确认孔26的四个确认孔26a、26b、26c、26d对应于与图案形成区域10a连续的图案形成区域的对准标记。
这些标记确认孔25、26用于根据与测试装置2对应的电路图案形成区域的对准标记来调整带子1与测试装置2之间的相对位置。该调整是通过变更带子1与测试装置2的相对位置以使对应的对准标记位于标记确认孔的内部来完成。即,通过标记确认孔来肉眼确认对准标记,并进行调整使得该对准标记位于标记确认孔内。为了进行该调整,还使用了相机31。
相机31使用CCD相机等小型相机,在位于带子1的相反侧的状态下,可在一个平面内沿正交的XY方向移动。在与带子1之间隔着测试装置2的状态下,该相机31从标记确认孔25、26观察对准标记。在该实施方式中,从测试装置2支撑于基板3上的位置,在基板3上形成用于将相机31的光导入标记确认孔25、26的贯通孔3c,并使其与标记确认孔25、26对应。
下面,说明带子1的检验顺序。在该实施方式中,标记确认孔25、26中的靠近的两个确认孔的直径不同。即,如图2以及图4所示,在标记确认孔25中,带子1侧的确认孔25b(25d)以较大直径形成开口,而确认孔25a(25c)以较小直径形成开口。同样地,在标记确认孔26中,带子1侧的确认孔26b(26d)以较大直径形成开口,而确认孔26a(26c)以较小直径形成开口。
在该实施方式中,通过调整使得电路图案形成区域10中对应的对准标记13b(或者/以及确认孔13d)位于以较大直径开口的确认孔25b(或者/以及确认孔25d)内,从而进行带子1与测试装置2的大致对位。在该对位中,由于视野宽广,可轻易看见对准标记13b(或者/以及确认孔13d)。之后,通过调整使得对应的对准标记13a位于以较小直径开口的确认孔25a(或者/以及对准标记25c)内,从而进行精确的对位。
通过该位置调整,完成带子1与测试装置2的初始对位。并且,通过使测试装置2靠近带子1,从而探针21从大致垂直方向接触于对应的电极垫11,因此,可对其进行电气检验。在此之后,因为完成了带子1与测试装置2之间的对位,因此,通过移动使用了同步孔12的带子1,可使下一个电路图案形成区域10a与测试装置2相对并定位。由此,同样地,可进行使探针21接触于电极垫11的检验。
图6示出了在以上调整时的标记确认孔25、26内部的对准标记的图像。在该图中,17为对准标记,27为标记确认孔。
对准标记17为四角形等多角形时,如(a)所示,进行位置调整使得标记确认孔27为外接圆。当对准标记17为L字形时,如(b)所示,通过位置调整使得标记确认孔27与各边外接。当对准标记17为十字形时,如(c)所示,通过调整使得十字中心位于标记确认孔27的中心。当对准标记17为圆形时,如(d)所示,通过调整使得其与标记确认孔27的中心一致。在其他形状的对准标记中,通过进行同样的位置调整,可进行带子1与测试装置2之间的位置调整。
在这样的位置调整中,利用预先形成在带子1上的对准标记,进行带子1与测试装置2之间的相对位置调整,因此,可进行高精度的位置调整。另外,对于测试装置2,只要形成为使标记确认孔25、26在其上穿过即可,因此,不仅不需要麻烦的加工,而且不需要安装反射镜或其支撑用支架等附属部件,从而可形成简单的结构。
另外,如图2所示,从测试装置2的背面引出与探针21相连的引线24,并可直接与基板3背面的布线部3a连接。因此,可使用在单面上印刷布线的结构简单的基板3,而不必使用双面印刷布线的基板、或者为了连接双面印刷布线而形成通孔的基板,从而可使用廉价的基板。
另外,在该实施方式中,还进行了较大直径以及较小直径两个阶段的位置调整,因此,可在短时间且精度良好地进行带子1与测试装置2之间的对位。
图7表示本发明的其他实施方式。在该实施方式中,标记确认孔28为阶梯孔。即,标记确认孔28是大直径孔28a与小直径孔28b连通的结构,且为了决定方向性而使小直径孔28b位于带子1侧,并使大直径孔28a位于相机31侧。带子1为TAB时,小直径孔28b的直径R2设定为0.2~1.5mm,大直径孔28a的直径R1设定为1.5~5.0mm等,小直径孔28b的长度L设定为0.5~2.0mm等。
在这样的阶梯孔中,从小直径孔28b中肉眼确认带子1的对准标记,因此,图4所示的与对准标记的调整是通过小直径孔28b完成。另一方面,相机31的光从大直径孔28a导入从而进行观察。在该实施方式中,相机侧为大直径孔28a,所以可将充足的光量导入到标记确认孔28中。因此,光可通过小直径孔28b到达对准标记,从而可切实进行其观察。
此外,在图2中,标记确认孔25、26中的确认孔25a以及26a为与该实施方式同样的阶梯孔,但是,其他确认孔也可以形成同样的阶梯孔。
在本发明中,也可以使用用于构成检验对象以及下一个检验对象而邻接的电路图案形成区域10、10a的对准标记进行带子1与测试装置2之间的对位。即,通过调整使电路图案形成区域10对应的对准标记13a、13b、13c、13d位于标记确认孔25a、25b、25c、25d内,同时通过调整使电路图案形成区域10a对应的对准标记14a、14b、14c、14d位于标记确认孔26a、26b、26c、26d内。
在对这种邻接的两个电路图案形成区域10、10a的定位中,电路图案形成区域10、10a之间的对准标记隔开,因此,可进行精度良好的调整。
另外,在本发明中,也可以对各电路图案形成区域在对角位置上预先形成对准标记,同时使观察对角位置的对准标记的标记确认孔在测试装置上贯通。此时,通过对角位置的标记确认孔观察对角位置的对准标记,从而进行带子1与测试装置2之间的位置调整,因此,同样是对隔开的位置进行位置调整。因此,可进行精度良好的调整。
图8从相机31侧(下面侧)示出本发明其他实施方式的测试装置41,对与图1~图4相同的部分将标记相同的符号以对应。
在该测试装置41上形成有大直径孔42a、42b与小直径孔43a、43b,并使其在厚度方向上贯穿。这些大直径孔42a、42b以及小直径孔43a、43b位于探针21的配置区域(即,收容孔23的配置区域)的外侧,大直径孔42a、42b位于对角线上,小直径孔43a、43b,位于与该对角线相交的对角线上。
大直径孔42a、42b形成为比带子1的电路图案形成区域中的对准标记45大很多的直径。因此,在大直径孔42a、42b上,来自相机31的光可充分进入并通过。由此,可明确进行相机31中的图像处理。小直径孔43a、43b形成为与对准标记45相同或大一些的直径。小直径孔43a、43b用于带子1的定位。
该实施方式中的带子1与测试装置41的对位,首先进行大致的对位使得带子1的对准标记45位于大直径孔42a、42b内。通过该对位,在小直径孔43a、43b中,对准标记45基本上一致。因此,通过对位使得小直径孔43a、43b成为对准标记45的外接圆,从而可正确地对位带子1与测试装置41。在该对位之后,通过间歇地送出带子1使得对准标记45位于大直径孔42a、42b内,从而可以在与测试装置41定位的状态下提供带子1,且可连续进行带子1的电气检验。
图9示出只利用小直径孔43a进行带子1的定位时的图像处理状态。此时,来自小直径孔43a的光不够充分,因此产生阴影50而构成图像处理上的错误。上述实施方式可有效地防止这种图像处理错误。此外,大直径孔42a、42b以及小直径孔43a、43b也可以不必配置两个,而是各为一个。
本发明并不限定于以上实施方式,可进行种种变更。例如,也可以不将测试装置2安装在基板3上,而独立地用于检验。
产业上的可利用性
根据本发明的检验方法,由于进行以预先形成在带子上的对准标记为基准的调整,因此,可进行精度良好的调整,并且无需变更现有处理机,即可使电极垫和探针切实接触,从而可进行可靠的检验。
根据本发明的测试装置,形成有与预先形成在带子上的对准标记对应的标记确认孔,使用该标记确认孔来进行与带子的位置调整,因此,可使电极垫与探针切实接触,从而可进行精度良好的检验,并且只需贯穿标记确认孔即可,因此,无需其他麻烦的加工或附属部件的安装,从而可形成简单的结构。

Claims (7)

1.一种芯片安装用带子的检验方法,通过在测试装置上以大致垂直状态配置的多个探针从大致垂直方向与在带子上以一定间隔设置的电路图案形成区域中的多个电极垫分别接触,从而进行电气检验的方法,其特征在于:
将与在带子表面上形成的对位用对准标记对应的标记确认孔以对应于所述各电路图案形成区域的方式设置在所述测试装置上;
使用与检验对象的电路图案形成区域对应的标记确认孔、与下一个电路图案形成区域对应的标记确认孔,在将相机配置在测试装置的与带子相反的一侧的状态下,通过相机观察并调整测试装置和带子之间的相对位置,使得对准标记位于标记确认孔的内部。
2.根据权利要求1所述的芯片安装用带子的检验方法,其特征在于:
使用检验对象的电路图案形成区域中的对角位置的对准标记进行测试装置与带子之间的相对位置的调整。
3.根据权利要求1或2所述的芯片安装用带子的检验方法,其特征在于:由成对的大直径孔以及小直径孔形成所述对准确认孔,通过大直径孔进行测试装置与带子之间的大致对位后,可通过小直径孔进行精确的对位。
4.一种用于检验芯片安装用带子的测试装置,以大致垂直状态配置在所述测试装置上的多个探针通过从大致垂直方向与在带子上以一定间隔设置的电路图案形成区域中的多个电极垫分别接触从而进行电气检验,所述用于检验芯片安装用带子的测试装置的特征在于:
与在带子表面上形成的对位用对准标记对应,以对应于所述各电路图案形成区域的方式形成有为了使所述对准标记位于其内部而进行观察的标记确认孔;
所述标记确认孔设置在与检验对象的电路图案形成区域对应的位置、以及与下一个检验对象的电路图案形成区域对应的位置上。
5.根据权利要求4所述的用于检验芯片安装用带子的测试装置,其特征在于:
所述标记确认孔设置在电路图案形成区域中的对角位置上。
6.根据权利要求4或5所述的用于检验芯片安装用带子的测试装置,其特征在于:
所述标记确认孔是带子侧的直径小、与所述带子侧相对的另一侧的直径大的阶梯孔。
7.根据权利要求4或5所述的用于检验芯片安装用带子的测试装置,其特征在于:
所述标记确认孔由成对的直径较大的孔以及直径较小的孔形成。
CNB2004800047318A 2003-02-21 2004-02-20 芯片安装用带子的检验方法以及用于检验的测试装置 Expired - Fee Related CN100492038C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP45057/2003 2003-02-21
JP2003045057 2003-02-21
PCT/JP2004/001970 WO2004074858A1 (ja) 2003-02-21 2004-02-20 チップ実装用テープの検査方法及び検査に用いるプローブユニット

Publications (2)

Publication Number Publication Date
CN1751244A CN1751244A (zh) 2006-03-22
CN100492038C true CN100492038C (zh) 2009-05-27

Family

ID=32905477

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800047318A Expired - Fee Related CN100492038C (zh) 2003-02-21 2004-02-20 芯片安装用带子的检验方法以及用于检验的测试装置

Country Status (5)

Country Link
JP (1) JP4729697B2 (zh)
KR (1) KR100751584B1 (zh)
CN (1) CN100492038C (zh)
TW (1) TWI269879B (zh)
WO (1) WO2004074858A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4630784B2 (ja) * 2005-09-29 2011-02-09 山一電機株式会社 プローブユニット及びその製造方法
JP4808135B2 (ja) 2006-11-09 2011-11-02 株式会社日本マイクロニクス プローブ位置合わせ方法及び可動式プローブユニット機構並びに検査装置
KR100835431B1 (ko) * 2006-11-09 2008-06-04 스테코 주식회사 반도체 패키지를 테스트하는 방법
SG146468A1 (en) * 2007-03-16 2008-10-30 Teradyne Asia Pte Ltd A material handler for devices on a reel
WO2008136395A1 (ja) * 2007-04-27 2008-11-13 Nhk Spring Co., Ltd. プローブカード
JP5073599B2 (ja) * 2008-07-08 2012-11-14 ルネサスエレクトロニクス株式会社 半導体チップの検査用治具、検査装置および検査方法、ならびに半導体装置の製造方法
JP5236556B2 (ja) * 2009-03-31 2013-07-17 株式会社日本マイクロニクス アライメント機能を有する半導体検査装置とアライメント方法
CN101890613B (zh) * 2009-05-23 2013-08-21 鸿富锦精密工业(深圳)有限公司 对位标记加工方法及具有对位标记的工件
JP5308948B2 (ja) 2009-07-23 2013-10-09 ルネサスエレクトロニクス株式会社 半導体デバイスの検査装置及び方法
KR20130128923A (ko) * 2012-05-18 2013-11-27 삼성테크윈 주식회사 칩마운터의 실장 불량 추적 방법 및 장치
CN104422864B (zh) * 2013-08-21 2017-10-24 上海华虹宏力半导体制造有限公司 晶圆测试中实现位置对准的确认方法
CN108513425B (zh) * 2018-03-29 2020-11-24 青岛海信宽带多媒体技术有限公司 一种光模块
JP7281250B2 (ja) * 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア
KR102112810B1 (ko) * 2019-02-22 2020-06-04 에이엠티 주식회사 단자의 피치가 좁은 패키지의 얼라인장치 및 그 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2648719B2 (ja) * 1988-07-18 1997-09-03 東京エレクトロン株式会社 半導体検査装置
JP2959862B2 (ja) * 1991-04-05 1999-10-06 東京エレクトロン株式会社 位置合せ方法
JP3425213B2 (ja) * 1994-04-20 2003-07-14 東京電子工業株式会社 Lcd検査プローブの位置合わせ方法及び装置
JPH0922928A (ja) * 1995-07-05 1997-01-21 Toray Ind Inc Tabパッケージの検査装置および製造方法
JP4380926B2 (ja) * 2001-01-29 2009-12-09 横河電機株式会社 Cof用オートハンドラ

Also Published As

Publication number Publication date
CN1751244A (zh) 2006-03-22
KR100751584B1 (ko) 2007-08-27
TW200428001A (en) 2004-12-16
WO2004074858A1 (ja) 2004-09-02
KR20050114215A (ko) 2005-12-05
JPWO2004074858A1 (ja) 2006-06-01
TWI269879B (en) 2007-01-01
JP4729697B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
CN100492038C (zh) 芯片安装用带子的检验方法以及用于检验的测试装置
US6548827B2 (en) Semiconductor apparatus with misalignment mounting detection
CN104950484B (zh) 基板检查探测装置和基板检查方法
KR100585142B1 (ko) 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
CN101090113B (zh) 半导体装置
KR20010067427A (ko) 인쇄 회로 기판을 이용해 칩을 테스트하기 위한 장치
KR20110093242A (ko) 프로브 블록 조립체
KR100815137B1 (ko) 프로브 카드 및 그 제조 방법
KR200383930Y1 (ko) 웨이퍼 테스트용 프로브 카드
JP3214420B2 (ja) フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法
KR20060094203A (ko) 웨이퍼 테스트용 프로브 카드
JP2001024270A (ja) バーンイン用基板及びそれを用いたバーンイン方法
KR100776985B1 (ko) 반도체 소자 검사용 프로브 카드
CN101601128B (zh) 半导体装置的检测装置
JP5145332B2 (ja) プローブカード
US20040032271A1 (en) Anisotropic probing contactor
TWI771567B (zh) 電路基板及其製造方法
KR101531767B1 (ko) 프로브 카드
CN216288433U (zh) 测试结构以及测试系统
KR20090058862A (ko) 반도체 패키지 테스트 보드
US20050275099A1 (en) Semiconductor apparatus and method of manufacturing semiconductor apparatus
KR100950446B1 (ko) Pcb를 구비하는 스페이스 트랜스포머 및 이를 포함하는프로브 카드
KR100947916B1 (ko) 프로브 카드용 인쇄회로기판
KR200304113Y1 (ko) 반도체 검사용 프로브 카드
TW202417849A (zh) 探針卡銷的插入控制設備

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20140220