KR200304113Y1 - 반도체 검사용 프로브 카드 - Google Patents

Abstract

본 고안은 반도체 검사용 프로브 카드에 대한 것으로서, 본 고안은 베이스 부재(10)의 저부로 메인 기판 부재(20)와 가이드 부재(30)가 밀착되고, 상기 메인 기판 부재(20)와 상기 가이드 부재(30)의 각 핀홀(21)(31)에는 수직으로 인터페이스 부재(40)를 삽입하여 그 하부에 구비되는 제1기판 부재(50)와 전기적으로 접속되도록 하며, 상기 제1기판 부재(50)의 저부에서는 필름부재(70)와 솔더링 부재(80)를 개재하여 제2기판 부재(60)가 가열 접합되고, 상기 제2기판 부재(60)의 저면에는 제3기판 부재(100)에 다수의 니들 부재(90)를 안착시켜 접합되도록 하며, 캡 부재(110)의 외주연부로 체결 수단(111)을 체결하여 상기 가이드 부재(30)와 메인 기판 부재(20) 및 베이스 부재(10)가 일체로 결합되도록 하는 구성이 특징인 바 본 고안의 구성에 따라 전기적 신호 전달 경로를 간소화하고, 견고하고 안전한 접속으로 검사의 신뢰성이 대폭 향상되도록 하는 특징이 있다.

Description

반도체 검사용 프로브 카드{Probe card for testing semiconductor}

본 고안은 반도체 검사용 프로브 카드에 관한 것으로서, 보다 상세하게는 반도체 디바이스에 접촉되는 니들간 간격이 보다 간소한 구성에 의해 대폭적으로 축소되게 하므로서 소형의 반도체 디바이스 검사를 안전하고 정확하게 수행할 수 있도록 하는 반도체 검사용 프로브 카드에 관한 것이다.

일반적으로 반도체 디바이스는 웨이퍼(Wafer) 상에 패턴(pattern)을 형성시키는 패브리케이션(Fabrication)공정과 패턴이 형성된 웨이퍼를 각각의 칩(Chip)으로 조립하는 어셈블리(Assembly)공정을 통해 제조된다.

그리고 패브리케이션공정과 어셈블리공정 사이에서는 웨이퍼를 구성하고 있는 각각의 칩의 전기적 특성을 검사하는 이디에스(Electrical Die Sorting:이하 'EDS' 라 한다)공정을 수행하게 된다.

이러한 EDS공정은 웨이퍼를 구성하고 있는 칩들 중에서도 특히 불량칩을 판별하기 위하여 수행되는데 여기서 EDS공정은 웨이퍼를 구성하는 칩들에 전기적 신호를 인가시켜 인가된 전기적 신호로부터 체크되는 신호에 의해 불량을 판단하게 되는 검사장치를 주로 이용한다.

즉 웨이퍼를 구성하는 칩들의 전기적 검사를 위해 이들 각 칩의 패턴과 접촉되면서 전기적 신호를 인가하게 되는 다수의 니들을 구비한 프로브 카드라는 검사장치를 이용하게 된다.

프로브 카드를 이용한 테스트의 결과가 양품으로 판정되면 반도체 디바이스는 패키징등의 후공정에 의해서 완성품으로서 제작된다.

반도체 웨이퍼의 전기적 특성검사는 통상 웨이퍼의 각 디바이스의 전극패드에 프로브 카드의 니들이 접촉되게 하므로서 이 니들을 통해 특정의 전류를 통전시켜 그때의 전기적 특성을 측정하게 되는 것이다.

한편 최근의 반도체 디바이스는 고집적화와 동시에 극소형화로 발전하는 추세이므로 이런 반도체 디바이스의 검사를 위해서는 그에 적절히 대응할 수는 검사장치가 필요로 된다.

이와같은 반도체 웨이퍼 검사장치로서, 종래에는 도 1에서와 같은 프로브 카드를 이용하였다.

하지만 종래의 프로브 카드는 반도체 검사를 장시간 반복 수행 시 웨이퍼의 반도체 디바이스와 접속되는 접촉단부들간의 간격이 점차 좁아지면서 검사용 패드와의 접촉이 어긋나게 되어 접촉불량이 초래되는 사례가 많았다.

이에 본 출원인은 선출원 고안(특허출원 제2001-32115호)을 통해 니들의 길이를 대폭적으로 축소하는 한편 메인 인쇄회로기판의 패턴과 니들간 접속 구조를 간소화하여 고주파 신호의 전달 효율이 향상되도록 한 바 있다.

또한 니들로 하여금 외부 구조물과의 간섭이 최대한 방지되게 하는 동시에항상 반도체 디바이스의 패턴과 안정된 접속이 이루어지게 함으로서 검사의 효율성이 증대되는 효과를 제공하였다.

그러나 선출원 고안의 프로브 카드 또한 니들을 수직으로 승강이 가능하도록 하기 위하여 길이는 짧아지기는 하였지만 소정의 각도로 경사지게 하면서 종래의 니들 배열과 같이 일방향으로만 형성이 가능한 구조적 한계가 있었다.

즉 반도체 디바이스에는 일방향으로 평행하게 패턴이 형성되어 있는 것이 있는 반면 사방으로 패턴이 형성되어 있는 반도체 디바이스도 있으므로 이같은 반도체 디바이스의 검사를 위해서는 별도의 프로브 카드를 사용해야만 하는 번거로움이 있다.

특히 선출원 고안에서의 니들은 상단부를 회로 기판의 패턴에 안정되게 접속되는 상태가 되도록 하기 위해서 니들을 에폭시에 의해 견고하게 접합되도록 하고 있고, 이러한 니들 접합을 위해 니들 고정구에 형성된 니들 삽입홀 내에 에폭시를 충전시키게 되는 대단히 난해한 작업이 요구되었다.

따라서 조립이 간단하면서도 보다 다양한 회로 패턴을 갖는 반도체 디바이스에의 적용이 가능한 검사장치가 필요로 되고 있다.

이에 본 고안은 상술한 종래 기술의 문제점과 필요성을 감안하여 창출한 것으로서, 본 고안의 주된 목적은 웨이퍼 가공 기술을 이용하여 다수의 기판에 형성되는 회로 패턴이 상부로부터 하부로 점차 조밀하게 연결되도록 하여 고집적 및 초소형의 반도체 디바이스 검사가 가능토록 하는데 있다.

또한 본 고안은 전기적 신호를 최단거리로 안정되고 정확하게 전달되게 함으로써 전기적 신호 전달 효율이 더욱 향상되도록 하는데 다른 목적이 있다.

도 1은 일반적인 프로브 카드의 측단면도,

도 2는 본 고안에 따른 프로브 카드를 분해한 상태의 측단면도,

도 3은 본 고안에 따른 프로브 카드의 조립된 상태의 측단면도,

도 4는 본 고안에 따른 프로브 카드의 인터페이스 부재의 결합 구성을 도시한 확대도,

도 5는 본 고안에 따른 인터페이스 부재의 전개도,

도 6 내지 도 7은 본 고안에 따른 니들 부재의 실시예를 도시한 측면도,

도 8은 본 고안에 따른 캡 부재에의 제1기판 부재가 안착되는 구성을 도시한 측단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 베이스 부재 20 : 메인 기판 부재

30 : 가이드 부재 40 : 인터페이스 부재

41 : 회전 방지편 42 : 접속 단자편

50 : 제1기판 부재 60 : 필름 부재

70 : 제2기판 부재 80 : 솔더링 부재

90 : 니들 부재 100 : 제3기판 부재

110 : 캡 부재

이와 같은 목적을 달성하기 위한 본 고안은 베이스 부재의 저면에 밀착되는 메인 기판 부재와; 상기 메인 기판 부재의 저면에 밀착되는 가이드 부재와; 상기 메인 기판 부재와 상기 가이드 부재에 각각 형성시킨 핀홀에 수직으로 삽입되어 전기적 신호를 전달하는 인터페이스 부재와; 상기 가이드 부재의 저부에서 상기 인터페이스 부재의 하단부와 전기적으로 접속되는 상부 패턴과 상기 상부 패턴보다 패턴간 간격이 축소되도록 하부 패턴을 형성한 제1기판 부재와; 상부면에는 상기 제1기판 부재의 하부 패턴과 동일 수직선상에 상부 패턴을 형성하고, 상기 상부 패턴보다 패턴간 간격이 축소되도록 하부 패턴을 형성한 제2기판 부재와; 상기 제1기판 부재와 상기 제2기판 부재간을 절연하면서 가열 압착되도록 하는 필름 부재와; 상기 제1기판 부재와 제2기판 부재의 서로 마주보는 단자 패턴간 접속이 이루어지도록 상기 필름 부재를 관통하여 삽입되는 솔더링 부재와; 상단부가 상기 제2기판 부재의 하부 패턴에 한 곳 이상이 접속되고, 일측의 끝단부는 하향 절곡되면서 절곡된 팁 단부는 수직의 방향으로 탄력을 갖는 복수의 니들 부재와; 상기 제2기판 부재의 저면에 접합되는 상부면에는 상향 개방되게 니들 삽입홀이 형성되고, 니들 삽입홀의 일단은 하향 관통되게 하여 상기 니들 부재의 팁 단부가 일부 하향 돌출되도록 하는 제3기판 부재; 및 내측에는 상기 제1기판 부재가 안착되도록 하고, 외주연 단부를 따라 체결되는 체결 수단에 의해서 상기 가이드 부재와 메인 기판 부재 및 베이스 부재를 일체로 결합되도록 하는 캡 부재로서 구비되는 구성이 특징이다.

이하 본 고안의 바람직한 실시예를 첨부된 도면에 의하여 더욱 상세히 설명하면 다음과 같다.

본 고안은 고집적화되는 반도체 디바이스에 적절히 대응할 수 있도록 구조를 개선시키는데 가장 두드러진 특징이 있다.

즉 본 고안은 도 2 및 도 3에서와 같이 크게 메인 기판 부재(20)과 가이드 부재(30)와 인터페이스 부재(40)와 제1기판 부재(50)와 제2기판 부재(60)와 필름 부재(70)와 솔더링 부재(80)와 니들 부재(90)와 제3기판 부재(100) 및 캡 부재(110)로서 이루어지도록 하는 구성이다.

메인 기판 부재(20)는 절연성 재질로서 본 고안의 휨변형이 방지되도록 경질의 재질로 구비되는 베이스 부재(10)의 저면에 밀착되면서 상부면에는 회로가 인쇄되고, 판면에는 인쇄된 회로를 따라 수직으로 다수의 핀홀(21)이 관통되도록 한 구성으로, 특히 베이스 부재(10)보다는 큰 외경을 가지면서 외부로부터 전기적 신호가 입력된다.

가이드 부재(30)는 메인 기판 부재(20)에 형성한 핀홀(21)과 동일 수직선상에 동일한 직경으로 핀홀(31)을 형성하고, 각 핀홀(31)로부터 일정한 간격을 두고 일측으로 유동 방지홀(32)이 형성되도록 한 박판의 구성으로, 외경은 판면에 핀홀(31)과 유동 방지홀(32)이 형성되는 최소한의 크기로 형성되도록 하여 메인 기판 부재(20)의 저면에 접합되도록 한다.

인터페이스 부재(40)는 수직으로 전기적 신호를 전달할 수 있도록 하는 수단으로서, 메인 기판 부재(20)와 가이드 부재(30)에 형성한 각각의 핀홀(21)(31)에 수직으로 삽입되면서 도 4에서와 같이 상단부는 메인 기판 부재(20)의 상부면에서 솔더링에 의해 견고하게 접합되고, 하단부는 가이드 부재(30)의 저부로 일부 돌출되도록 하면서 돌출되는 하단부에는 회전 방지편(41)과 함께 접속 단자편(42)이 각각 소정의 각도로 절곡되면서 동시에 형성된다.

다시 말해 인터페이스 핀(40)은 수직으로 접합시킨 메인 기판 부재(20)와 가이드 부재(30)의 두께보다는 길이가 미세하게 길게 형성되도록 하는 구성으로, 가장 두드러진 특징은 하단부에 각각 소정의 각도로 절곡되게 한 회전 방지편(41)과 접속 단자편(42)이 형성되도록 하되 회전 방지편(41)은 끝단부가 다시 수직으로 상향 절곡되게 하여 가이드 부재(30)의 유동 방지홀(32)에 삽입되도록 하고, 접속 단자편(42)은 회전 방지편(41)과 동일하게 그 직하부에서 보다 완만한 각도로 절곡되도록 하여 상하로 유동 가능한 탄력을 가지며, 하단부는 거의 수직에 가깝게 하향 절곡되도록 하여 회로 패턴과 점접촉에 의해 접속되도록 한다.

한편 인터페이스 부재(40)는 도전성의 박판을 웨이퍼에의 에칭에 의한 패턴을 형성하는 방법을 이용하여 형성하되 도 5에서와 같이 대칭형의 박판을 상호 겹쳐지도록 절곡시켜서 사용이 가능한 바 이는 회로 패턴과의 보다 안전한 접속이 가능하도록 하기 위한 것이다.

제1기판 부재(50)는 가이드 부재(30)의 저부에 구비되는 회로 기판으로서,상부면에는 인터페이스 부재(40)의 하단부가 접속되는 상부 패턴(51)이 형성되고, 하부면에는 상부 패턴(51) 보다는 패턴간 간격이 근접되게 하부 패턴(52)이 형성되도록 한다. 제1기판 부재(50)는 특히 휨변형에 강한 경질의 세라믹 재질로서 이루어지도록 하는 것이 가장 바람직하다.

제2기판 부재(60)는 제1기판 부재(50)의 하부 패턴(52)이 수용 가능한 직경으로 형성되며, 상부면에는 제1기판 부재(50)측 하부 패턴(52)과 동일 수직선상에 상부 패턴(61)을 형성하고, 하부면에는 상부 패턴(61)에서 보다 패턴간 간격이 근접되도록 하여 회로가 축소 형성되도록 한 박판의 기판이다.

필름 부재(70)는 제1기판 부재(50)와 제2기판 부재(60)간을 가열 접합시키기 위해 구비하게 되는 박판의 절연성 부재로서, 특히 필름 부재(70)에는 제1기판 부재(50)와 제2기판 부재(60)의 서로 마주보는 패턴간이 서로 연통되도록 소정의 직경으로 판면이 관통되게 한다.

솔더링 부재(80)는 제1기판 부재(50)와 제2기판 부재(60)의 사이에서 필름 부재(70)에 형성한 관통홀(71)에 삽입되어 제1기판 부재(50)측 하부 패턴(52)과 제2기판 부재(60)의 상부 패턴(61)간이 전기적으로 접속되도록 하는 구성으로, 제1기판 부재(50)와 제2기판 부재(60)의 사이로 필름 부재(70)를 삽입시켜 이들을 가열 접합시킴에 의해 용융되어 양 패턴(52)(61)간을 전기적으로 연결되게 한다.

니들 부재(90)는 제2기판 부재(60)를 통해 전달되는 전기적 신호가 반도체 디바이스에 직접 접속되면서 인가되도록 하는 복수의 접속 수단이다. 니들 부재(90)는 특히 인터페이스 부재(40)와 마찬가지로 웨이퍼를 패턴하는 방식에 의해 도전성 박판을 패터닝하여 형성하되 상단부는 제2기판 부재(60)의 하부면 회로에 한 곳 이상이 접속되고, 일측의 끝단부는 하향 절곡되면서 절곡된 팁 단부는 수직의 방향에 가깝게 형성되면서 반도체 디바이스와 점접촉되도록 하는 구성이다.

한편 니들 부재(90)는 도 6 및 도 7에서와 같이 상단부가 제2기판 부재(60)의 하부면 회로에 한 곳 또는 그 이상이 접속되도록 하는 구성으로 형성할 수도 있다.

제3기판 부재(100)는 제2기판 부재(60)의 저면으로 접합되는 박판의 구성으로, 상부면에는 상향 개방되도록 다수의 니들 부재(90)가 안치되는 니들 삽입홈(110)이 형성되고, 이 니들 삽입홈(101)의 일단은 판면을 수직으로 관통되게 하여 니들 부재(90)의 팁 단부가 일부 하향 돌출되게 삽입하는 구성이다.

캡 부재(110)는 내부로 직접 제1기판 부재(50)를 안착시키거나 도 8에서와 같이 홀더 부재(130)를 이용하여 제1기판 부재(50)가 안착되도록 하고, 외주연 상단부는 메인 기판 부재(20)의 저면에 접합되어 있는 가이드 부재(30)의 외주연 저면에 긴밀하게 밀착되어 별도의 체결 수단(111)에 의해서 가이드 부재(30)와 함께 메인 기판 부재(20)를 베이스 부재(10)에 견고하게 고정시키게 된다.

한편 본 고안에서 제2기판 부재(60)와 제3기판 부재(100)는 각각 실리콘 재질의 박판으로 이루어지도록 하는 것이 가장 바람직하고, 베이스 부재(10)에는 상부로부터 중앙으로 메인 기판 부재(20)과 가이드 부재(30)를 관통하여 하단부가 제1기판 부재(50)의 상부면 중앙을 강하게 압박하도록 가압 부재(120)가 구비되도록 하여 제1기판 부재(50)의 안정된 수평도 유지가 가능하도록 한다.

상기한 구성에 따른 본 고안의 작용에 대해서 살펴보면 다음과 같다.

본 고안은 전술한 바와 같이 메인 기판 부재(20)를 기준으로 그 상부에는 베이스 부재(10)가 구비되고, 저부에는 가이드 부재(30)와 제1기판 부재(50)와 제2기판 부재(60) 및 제3기판 부재(100)가 차례로 적층되는 다수의 박판 적층 구조로 이루어지면서 전기적 회로 패턴이 상부로부터 하부로 점차 축소되게 하여 초소형 반도체 디바이스에의 전기적 신호 전달이 안정되게 이루어지도록 하는 것이다.

이때 전체적으로는 캡 부재(110)를 관통하여 가이드 부재(30)와 메인 기판 부재(20) 및 베이스 부재(10)가 체결 수단(111)에 의해서 상호 면간 밀착에 의해 고정되도록 하되 단지 제2기판 부재(60)는 제1기판 부재(50)와를 필름 부재(70)과 솔더링 부재(80)을 개제시켜 고온의 열에 의해 가열 접합되도록 하며, 제3기판 부재(100) 또한 제2기판 부재(60)에 가열 접합되도록 한다.

이렇게 해서 조립되는 메인 기판 부재(20)와 가이드 부재(30)에는 각각의 핀홀(21)(31)에 인터페이스 부재(40)가 각각 삽입되고, 이 인터페이스 부재(40)의 가이드 부재(30) 저면으로 하향 돌출되는 회동 방지편(41)은 상향 절곡된 끝단부가 가이드 부재(30)의 유동 방지홀(32)에 삽입되도록 하여 인터페이스 부재(40)에서의 회전 유동이 방지되도록 한다.

그리고 인터페이스 부재(40)는 상단부가 메인 기판 부재(20)의 상부면에서 솔더링에 의해 접합되고, 하단부의 접속 단자편(42)은 제1기판 부재(50)의 상부 패턴에 긴밀하게 접촉하게 된다.

한편 인터페이스 부재(40)는 도 5에서와 같이 박판의 구성으로 대칭이 되게형성되도록 하여 이들을 접어 이중으로 겹쳐지게 하면 비록 접속 단자편(42)의 하단부측 팁 부위 중 한 곳이 제1기판 부재(50)의 상부 패턴(51)과 접속되지 않는 상태가 되더라도 접혀진 다른 하나의 접속 단자편(42)이 접속되도록 하여 적어도 둘 중에 하나의 접속 단자편(42)이 접속되면서 항상 안정된 접속 상태가 유지될 수 있도록 한다.

또한 제2기판 부재(60)와 제3기판 부재(100)의 사이에서 제3기판 부재(100)의 니들 삽입홈(101)에 각각 안치되는 니들 부재(90)는 특히 상단부가 제2기판 부재(60)의 저면에 형성한 패턴 회로에 직접 한 곳 이상이 접속되도록 함으로써 항상 안정된 접속 상태가 유지되도록 한다.

이와 같이 본 고안은 메인 기판 부재(20)로부터 니들 부재(90)에 이르는 전기적 접속 위치가 점차 중심부로 모여지면서 패턴간 간격이 점차 좁혀지게 하여 미세한 간극을 갖는 반도체 디바이스의 검사에 적절히 적용할 수가 있도록 한다.

또한 니들 부재(90)에 이르는 회로의 구성을 최단거리로 간소화하면서 밀집해서 형성되도록 하여 신속하게 전기적 신호가 인가되게 할 뿐만 아니라 보다 정확한 검사가 이루어질 수 있도록 함으로써 본 고안의 프로브 카드를 이용한 검사의 신뢰성을 대폭적으로 향상시킬 수가 있다.

상술한 바와 같이 본 고안은 회로 패턴을 점차 밀집시켜 형성되도록 함으로써 전기적 신호를 최단 거리로 전달될 수 있도록 하여 반도체 디바이스 검사의 신뢰성이 향상되도록 하는 이점이 있다.

또한 본 고안의 각 구성 요소들은 웨이퍼 에칭 공정을 이용하여 대량으로 제작이 가능할 뿐만 아니라 조립이 용이하므로 제작 능률을 대폭 향상시키게 된다.

Claims (8)

1. 베이스 부재의 저면에 밀착되는 메인 기판 부재와;

   상기 메인 기판 부재의 저면에 밀착되는 가이드 부재와;

   상기 메인 기판 부재와 상기 가이드 부재에 각각 형성시킨 핀홀에 수직으로 삽입되어 전기적 신호를 전달하는 인터페이스 부재와;

   상기 가이드 부재의 저부에서 상기 인터페이스 부재의 하단부와 전기적으로 접속되는 상부 패턴과 상기 상부 패턴보다 패턴간 간격이 축소되도록 하부 패턴을 형성한 제1기판 부재와;

   상부면에는 상기 제1기판 부재의 하부 패턴과 동일 수직선상에 상부 패턴을 형성하고, 상기 상부 패턴보다 패턴간 간격이 축소되도록 하부 패턴을 형성한 제2기판 부재와;

   상기 제1기판 부재와 상기 제2기판 부재간을 절연하면서 가열 압착되도록 하는 필름 부재와;

   상기 제1기판 부재와 제2기판 부재의 서로 마주보는 단자 패턴간 접속이 이루어지도록 상기 필름 부재를 관통하여 삽입되는 솔더링 부재와;

   상단부가 상기 제2기판 부재의 하부 패턴에 한 곳 이상이 접속되고, 일측의 끝단부는 하향 절곡되면서 절곡된 팁 단부는 수직의 방향으로 탄력을 갖는 복수의 니들 부재와;

   상기 제2기판 부재의 저면에 접합되는 상부면에는 상향 개방되게 니들 삽입홀이 형성되고, 니들 삽입홀의 일단은 하향 관통되게 하여 상기 니들 부재의 팁 단부가 일부 하향 돌출되도록 하는 제3기판 부재; 및

   내측에는 상기 제1기판 부재가 안착되도록 하고, 외주연 단부를 따라 체결되는 체결 수단에 의해서 상기 가이드 부재와 메인 기판 부재 및 베이스 부재를 일체로 결합되도록 하는 캡 부재:

   로 구비되는 반도체 검사용 프로브 카드.
2. 제 1 항에 있어서, 상기 인터페이스 부재는 상기 가이드 부재의 저부로 일부 돌출되는 하단부로 회전 방지편과 접속 단자편이 각각 서로 다른 각도로서 동일 방향으로 절곡되도록 한 반도체 검사용 프로브 카드.
3. 제 2 항에 있어서, 상기 가이드 부재에는 핀홀의 일측으로 상기 인터페이스 부재의 회전 방지편에 상향 절곡되는 끝단부가 삽입되면서 상기 인터페이스 부재의 회전 유동이 방지되도록 하는 반도체 검사용 프로브 카드.
4. 제 1 항에 있어서, 상기 인터페이스 부재는 대칭형의 박판을 상호 겹쳐지도록 접힌 구성인 반도체 검사용 프로브 카드.
5. 제 1 항에 있어서, 상기 제1기판 부재는 세라믹 재질로 이루어지는 반도체 검사용 프로브 카드.
6. 제 1 항에 있어서, 상기 제2기판 부재와 제3기판 부재는 실리콘 재질로 이루어지는 반도체 검사용 프로브 카드.
7. 제 1 항에 있어서, 상기 인터페이스 부재는 박판을 웨이퍼 에칭 공정에 의해 성형하는 반도체 검사용 프로브 카드.
8. 제 1 항에 있어서, 상기 니들 부재는 박판을 웨이퍼 에칭 공정에 의해 성형하는 반도체 검사용 프로브 카드.