WO2011090146A1

WO2011090146A1 - プローブカード、半導体ウェハ、検査装置及び、検査方法

Info

Publication number: WO2011090146A1
Application number: PCT/JP2011/051035
Authority: WO
Inventors: 源洋中川; 浩一野瀬; 知宏西山; 眞子　隆志; 田子　雅基
Original assignee: 日本電気株式会社
Priority date: 2010-01-22
Filing date: 2011-01-14
Publication date: 2011-07-28

Abstract

被検査用LSI6と非接触で通信する複数の検査用LSI4がカード基板3の一方の基板面3aに沿って並設され、かつ、この検査用LSI4が並設された検査用LSIユニット35の内側に、基板面3aから被検査用LSI6の方向に突出するニードル5が配置されている。

Description

プローブカード、半導体ウェハ、検査装置及び、検査方法

　本発明は、プローブカード、プローブカードを用いて検査される半導体ウェハ、プローブカードを備える検査装置及び、プローブカードを用いた検査方法に関する。

　近年、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）やＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）等の半導体装置の特性を検査するために、この半導体装置と非接触で通信して特性データを取得する技術の提案がなされている。例えば、ＷＯ２００７／０２９４２２号公報には、半導体装置と非接触で通信する検査用ＬＳＩと、半導体装置に電源を供給するための電源供給用ニードルと、を備えたプローブカードが開示されている。
　しかし、上記ＷＯ２００７／０２９４２２号公報にかかるプローブカードは、１つの半導体装置の検査を目的としているため、半導体ウェハ上で隣り合う複数の半導体装置を同時に検査することができない問題がある。
　これに対し特表２００７−５２０７２２号公報には、複数の半導体装置を非接触で同時検査できるようにしたプローブカードが提案されている。このプローブカードは、基板の一方の面に配置された複数の通信制御チップと、基板の他方の面に配置された複数のプローブと、基板内に埋込まれた複数の導電性結合トレースと、を備えている。そして、プローブが半導体装置の電源パッドに直接接触することで、この半導体装置に電源供給を行う。また、通信制御チップと導電性結合トレースとにより、半導体装置と非接触で通信を行う。これにより、プローブカードに設けるプローブ数を削減しながら、半導体ウェハ上で複数の半導体装置が同時検査できるようになっている。

　しかしながら、上述した特表２００７−５２０７２２号公報は、ＷＯ２００７／０２９４２２号公報に対する課題である複数の半導体装置の同時検査に対する要求に応えることができるものの、以下のような問題を抱えている。
　即ち、特表２００７−５２０７２２号公報にかかるプローブカードは、通信制御チップとプローブとが異なる基板面に設けられ、かつ、この基板内に導電性結合トレースが埋込まれた構造である。通信制御チップとプローブとを基板の上下面に搭載する作業は、これらを一方の基板面に搭載する作業に比べて、作業工数が増えると共に、搭載作業の途中で基板を反転させる作業が必要になり、作業の連続性が失われる問題がある。
　また、特表２００７−５２０７２２号公報にかかる基板と通信制御チップとは別体に形成されるため、それぞれの製造に微細加工技術を用いた場合、以下のような理由により、プローブカードの製造コストが高くなってしまう問題が生じる。
　即ち、導電性結合トレースは、通信制御チップからの信号に基づく変動磁場を発生させることにより半導体装置と通信する。通信信号の検出感度を高めるためには、少なくとも導電性結合トレースの巻線ピッチを小さくする必要があると共に、巻線回数も多くする必要がある。このように巻線ピッチが小さく、巻線回数が多い導電性結合トレースを製造するためには、微細加工技術が必要となるが、かかる微細加工技術は高価である。従って、特表２００７−５２０７２２号公報にかかるプローブカードの製造コストは高くなる。
　更に、通信制御チップと導電性結合トレース間の距離が長くなってしまい、大きな寄生抵抗や寄生容量の影響により発生する変動磁場が、小さくなってしまう。
　そこで、本発明の主目的は、複数の被検査用ＬＳＩを同時に検査することができる安価なプローブカード、半導体ウェハ、検査装置及び、検査方法を提供することである。
　課題を解決するための手段
　上記課題を解決するため、プローブカードにかかる発明は、被検査用ＬＳＩと非接触で通信する複数の検査用ＬＳＩがカード基板の一方の基板面に沿って並設され、かつ、該検査用ＬＳＩが並設された検査用ＬＳＩユニットの内側に、基板面から被検査用ＬＳＩの方向に突出するニードルが配置されていることを特徴とする。
　半導体ウェハにかかる発明は、検査用ＬＳＩと非接触で通信する複数の被検査用ＬＳＩが半導体基板に並設され、かつ、該被検査用ＬＳＩが並設された被検査用ＬＳＩユニットの内側に、検査用信号が入出力するパッドが配置されていることを特徴とする。
　検査装置にかかる発明は、上記のプローブカードと、上記の半導体ウェハと、該プローブカードを介して、被検査用ＬＳＩの特性を取得する特性取得装置と、を少なくとも備えることを特徴とする。
　検査方法にかかる発明は、被検査用ＬＳＩと非接触で通信する複数の検査用ＬＳＩがカード基板の一方の基板面に沿って並設され、かつ、該検査用ＬＳＩが並設された検査用ＬＳＩユニットの内側に、基板面から被検査用ＬＳＩの方向に突出するニードルが配置されているプローブカードと、ニードルと接触するパッド及び検査用ＬＳＩと非接触で通信する被検査用ＬＳＩを備えた半導体ウェハとの位置合わせを行う手順と、ニードル及びパッドを介して被検査用ＬＳＩに信号を出力すると共に、検査用ＬＳＩと被検査用ＬＳＩとを非接触で通信する手順と、を含むことを特徴とする。
　発明の効果
　本発明によれば、複数の被検査用ＬＳＩを同時に検査することができる安価なプローブカード、半導体ウェハ、検査装置及び、検査方法を提供することができる。

本発明の第１の実施形態にかかるプローブカードの断面図である。本発明の第２の実施形態にかかるプローブカードの平面図である。第２の実施形態にかかるプローブカードの断面図である。第２の実施の形態にかかる半導体ウェハの平面図である。第２の実施の形態にかかる半導体ウェハの断面図である。第２の実施の形態にかかる検査装置の側面図である。第２の実施形態にかかる検査方法のフローチャートである。本発明の第３の実施形態にかかるプローブカードの平面図である。第３の実施形態にかかるプローブカードの断面図である。第３の実施の形態にかかる半導体ウェハの平面図である。第３の実施形態の変形例にかかる検査用ＬＳＩが縦方向に列抜して配置されたプローブカードの平面図である。第３の実施形態の変形例にかかるニードルを左右の検査用ＬＳＩの間にのみ配置したプローブカードの平面図である。第３の実施形態の変形例にかかる図９のプローブカードに対応した半導体ウェハの平面図である。本発明の第４の実施形態にかかるプローブカードの平面図である。本発明の第４の実施形態にかかるプローブカードの断面図である。本発明の第４の実施形態にかかる半導体ウェハの平面図である。本発明の第４の実施形態にかかる他の構成のプローブカードの平面図である。本発明の第５の実施形態にかかる半導体ウェハの平面図である。本発明の第５の実施形態にかかるチップ領域を説明する図である。本発明の第５の実施形態にかかる検査用パッド検査用パッドを縦方向にずらして配置した場合の図である。本発明の第５の実施形態にかかる検査用パッドを波形配置した場合の図である。本発明の第５の実施形態にかかる検査用パッドを、スクライブライン領域を跨って配置した場合の図である。本発明の第５の実施形態にかかる検査用パッドを左右上下に配置した場合の図である。

　本明細書において用いる検査用ＬＳＩ、被検査用ＬＳＩ、半導体ウェハの用語は、以下のように定義される。検査用ＬＳＩは検査に用いる半導体装置であり、被検査用ＬＳＩは検査される半導体装置である。また、半導体ウェハは、シリコン基板等の半導体基板単体を意味せず、それに形成された複数の半導体装置（ＩＣ，ＬＳＩを問わない）を含んだ半導体基板をいう。なお、「ＬＳＩ」と記載するが「ＩＣ」であってもよく、これ以外の分類にかかる半導体装置であっても良い。また、本明細書で、「複数の被検査用ＬＳＩ等を『一括』で測定」や、「複数の被検査用ＬＳＩ等を『同時』に測定」のように記載する場合があるが、これは検査対象となる『全て』の被検査用ＬＳＩ、半導体ウェハに形成された『全て』の被検査用ＬＳＩを『同時刻』に、『全数』を測定等することを意味するものではない。あくまでも、複数は、『全て』を含む場合がある多数であり、また複数の被検査用ＬＳＩの測定時間には、現実の測定方法等に依存した時間差が含まれるものである。
＜第１の実施形態＞
　本発明の第１の実施形態を説明する。図１は、第１の実施形態にかかるプローブカードの断面図である。このプローブカード２Ａは、複数の検査用ＬＳＩ４と、複数のニードル５と、これらを搭載するカード基板３とを備える。
　検査用ＬＳＩ４は、検査対象である被検査用ＬＳＩ６と非接触で通信するもので、カード基板３の基板面３ａに沿って複数並設されている。また、ニードル５は、検査用ＬＳＩ４が並設された検査用ＬＳＩユニット３５の内側に基板面３ａから被検査用ＬＳＩ６の方向に突出して設けられている。なお、検査用ＬＳＩユニット３５の内側とは、検査用ＬＳＩユニット３５が構成する領域内をいう。
　これにより、ニードル５は検査用ＬＳＩユニット３５の内側に設けられているので、ニードル５と検査用ＬＳＩ４との対応関係が明確になる。また、検査用ＬＳＩ４とニードル５とは、同一の基板面３ａに設けられるので、搭載作業が容易になる。従って、プローブカードのコストダウンが可能になる。
　また、基板上に導電性結合トレースの様な微細加工を必要とする配線パターンが必要とされないため、基板製造コストを削減できる。
　また、１つの検査用ＬＳＩ４は、１つの被検査用ＬＳＩ６と非接触で通信することが可能になるので、１つの被検査用ＬＳＩ６を検査するのに必要なニードル５数の削減が可能になる。これにより、複数の被検査用ＬＳＩ６が形成された半導体ウェハ７を短時間で検査できるようになる。
＜第２の実施形態＞
　次に、本発明の第２の実施形態を説明する。図２Ａは、本実施形態にかかるプローブカード２Ｂの平面図、図２Ｂは図２ＡにおけるＡ−Ａ矢視断面図である。
　プローブカード２Ｂは、カード基板２０、複数のニードル２１、複数の検査用ＬＳＩ３０を備える。そして、検査用ＬＳＩ３０は、カード基板２０の一方の基板面（搭載面）Ｓ１に所定間隔で並設されている。ニードル２１は、この搭載面Ｓ１から立設し、かつ、検査用ＬＳＩユニット３５の内側であって検査用ＬＳＩ３０の間の領域Ｋに配置されている。以下、検査用ＬＳＩ３０の配置間隔を検査用ＬＳＩピッチＬ１と記載する。また、隣り合うニードル２１の間隔をニードルピッチＬ２と記載する。
　なお、図２Ａ、図２Ｂ等においては、縦横３×３の検査用ＬＳＩ３０を持つプローブカード２Ｂが示され、また１つの検査用ＬＳＩ３０に対して８本のニードル２１が示されているが、これらの数は例示である。特に、ニードル２１の本数はどのような信号がニードル２１を介して被検査用ＬＳＩに供給されるかにより決るため、その本数は限定する必要がない。例えば、このニードル２１を介して被検査用ＬＳＩに電源供給するような場合に、被検査用ＬＳＩの電源の種類（ＶＤＤ、ＶＳＳ、ＶＧＤ等）や供給する電流値等に応じてニードル２１の本数を設定する。
　また、図２Ａに示すように、検査用ＬＳＩ３０の間に配置されているニードル２１は、隣接間で凹凸をなすように配置されている。このことを、図２Ａに示す検査用ＬＳＩ３０ａと検査用ＬＳＩ３０ｂとの間に配置されたニードル２１ａ，２１ｂとニードル２１ｃ，２１ｄ、及び検査用ＬＳＩ３０ａと検査用ＬＳＩ３０ｃとの間に配置されたニードル２１ｅ、２１ｆとニードル２１ｇ、２１ｈを例として説明する。ニードル２１ａ，２１ｂ，２１ｅ，２１ｆは、検査用ＬＳＩ３０ａに対応して設けられたニードルであり、ニードル２１ｃ，２１ｄは、検査用ＬＳＩ３０ｂに対応して設けられたニードルであり、ニードル２１ｇ，２１ｈは、検査用ＬＳＩ３０ｃに対応して設けられたニードルである。なお、検査用ＬＳＩ３０ａ~３０ｃに対応して設けられているニードルは、他にも存在しているが、下記の説明では言及しない。
　ニードル２１ａ、２１ｂ、２１ｃ、２１ｄはこの順序で互いに填り込むように配置され、ニードル２１ｅ、２１ｆ、２１ｇ、２１ｈもこの順序で互いに填り込むように配置されている。即ち、２倍のニードルピッチＬ２（２＊Ｌ２）の間に２本のニードルが配置されている。このように填り込む配置構造を入れ子構造という。このような入れ子構造では、左右の検査用ＬＳＩチップ３０ａ，３０ｂの間に形成される領域Ｋや上下の検査用ＬＳＩ３０ａ、３０ｂの間に形成される領域Ｋが狭くできる。領域Ｋが狭くできることで、カード基板２０への検査用ＬＳＩが高密度に実装できるようになる。
　カード基板２０は、熱膨張が小さく、剛性の高いセラミック等の絶縁部材により形成され、基板内配線２４、ニードル側端子２５、配線端子２６、検査側端子２７、ニードル支持孔２８等を複数備える。基板内配線２４は、カード基板２０を挿通して設けられた配線で、配線端子２６と検査側端子２７とを接続する。ニードル側端子２５は、ニードル２１に接続されている。また、後述するように、検査側端子２７には検査用ＬＳＩ３０が接続され、ニードル支持孔２８にニードル支持体２９が嵌合している。
　検査側端子２７はカード基板２０の一方の基板面（搭載面）Ｓ１に設けられ、ニードル側端子２５及び配線端子２６はカード基板２０の他方の基板面Ｓ２に設けられている。
　検査用ＬＳＩ３０は、半導体プロセスにより製造された、テスタ装置９の検査本体部５０（図４参照）と被検査用ＬＳＩ４０（図３Ａ，図３Ｂ参照）との間のインターフェース機能をなすデバイスである。この検査用ＬＳＩ３０は、被検査用ＬＳＩ４０との間で信号の送受信を行うアンテナ部３１、このアンテナ部３１から被検査用ＬＳＩ４０に送信する処理やこのアンテナ部３１で受信した信号を出力するための処理を行う信号処理部（図示しない）を一体に含んで形成されている。
　検査用ＬＳＩ３０の背面（搭載面Ｓ１側の面）には、図示しない端子（以下、背面端子と記載する）が設けられ、この背面端子とカード基板２０の検査側端子２７とが半田ボール等の電気的接続部材３２により機械的・電気的に接続されている。そして、背面端子は貫通配線３３を介して検査用ＬＳＩの処理回路と接続され、更に処理回路はアンテナ部３１と接続されている。従って、配線端子２６からの信号は信号処理部及びアンテナ部３１を介して被検査用ＬＳＩ４０に向けて放射され、また被検査用ＬＳＩ４０からの信号はアンテナ部３１、信号処理部を介して配線端子２６に出力される。
　なお、検査用ＬＳＩ３０と被検査用ＬＳＩ４０との非接触通信の手段として、電場や磁場が例示でき、被検査用ＬＳＩが化合物半導体のように光通信が可能な場合には、光も通信手段として利用できる。以下の説明では磁場を用いた場合を例に説明する。
　ニードル２１は、その基端部がニードル支持体２９により支持された電気導体からなる垂直ピンで、ニードル支持体２９がカード基板２０のニードル支持孔２８に嵌合して支持されている。
　このようにニードル２１を垂直ピンとすることにより、隣り合うニードル２１の干渉が防止でき、またニードル２１をカード基板２０の搭載面Ｓ１に投影した際の投影面積を最も小さくできる。これによりニードル２１と検査用ＬＳＩ３０との間隔Ｄ１が最も小さくできる。従って、検査用ＬＳＩ３０を高密度にカード基板２０に実装できるようになる。
　なお、ニードル２１が垂直ピンであることは、ニードル２１が搭載面Ｓ１に対して正確に９０度の角度で設けられていることを要件とするものではない。少なくとも隣り合うニードル２１間で干渉が生じない範囲での傾斜は許容される。
　また、ニードル２１は、ニードル支持体２９により支持されて、このニードル支持体２９がカード基板２０のニードル支持孔２８に嵌合しているが、ニードル支持体２９を介することなくニードル２１を直接ニードル支持孔２８に嵌合させてもよい。例えば、先端だけが細い段付きニードルの基端部をニードル支持孔２８に直接嵌合させた構成でも良い。段付ニードルは、長手方向に沿って一様に細いニードルより容易に形成することができるため、プローブカードのコストダウンが可能である。
　また、ニードル２１の先端形状は、鋭利なピンであることを必要とせず、先端球形状であっても良く、また矩形状であってもよい。さらに、ニードル２１は、伸縮機能又は弾性機能を備えることが好ましいが、かかる機能を具備することを必須要件とするものではない。なお、このときの伸縮機能又は弾性機能は、上述した垂直ピンの要求を満たすように、ニードルの軸方向に伸縮又は弾性変形することが好ましい。
　次に、このようなプローブカード２Ｂを用いて検査される半導体ウェハ８Ｂについて説明する。図３Ａは、このプローブカード２Ｂを用いて測定される半導体ウェハ８Ｂの平面図であり、図３Ｂは図３ＡにおけるＢ−Ｂ矢視断面図である。
　半導体ウェハ８Ｂは、スクライブライン領域Ｋ２を挟んで複数の被検査用ＬＳＩ４０を含む。被検査用ＬＳＩ４０は、検査用パッド４１及びアンテナ部４２を複数含んでいる。検査用パッド４１の配置ピッチＬ４は、ニードルピッチＬ２に等しく、被検査用ＬＳＩ４０の配置ピッチＬ３は、検査用ＬＳＩピッチＬ１に等しい。
　検査用パッド４１は被検査用ＬＳＩ４０と接続されている。一般に、信号は、伝送する際に配線抵抗等により減衰等して信号特性が劣化する。信号特性の劣化の度合は、配線長に比例する。ニードルからの信号に劣化が無くても、検査用パッドを介して被検査用ＬＳＩに入力する際に信号劣化していると正確な検査が行えないことは明らかである。従って、検査用パッド４１と被検査用ＬＳＩ４０とを接続する配線は短いことが好ましい。本実施形態にかかる検査用パッドは、被検査用ＬＳＩ４０を１つの半導体素子としてパッケージに組立てる際にワイヤボンディングされる実装用パッドを兼ねている。これにより信号の特性劣化が抑制された状態で検査が行えるようになり、検査の信頼性が向上する。
　また、ニードル２１を垂直ピンにすることで検査用ＬＳＩ３０を高密度で実装することができることは、先に説明した。このことは被検査用ＬＳＩ４０を高密度でウェハ基板に形成しなければならないことを意味する。被検査用ＬＳＩ４０を高密度に形成するためには、ニードル２１が接触する検査用パッド４１のサイズも可能な限り小さくすることが好ましい。
　しかし、ニードル２１が例えばカンチレバー方式のニードルであると、検査用パッド４１のサイズを小さくすることができない。即ち、検査時においては、プローブカード２Ｂと半導体ウェハ８Ｂとの高さを調整して、ニードル２１を検査用パッド４１に接触させる。ニードル２１と検査用パッド４１とは、所定の圧力で接触している必要がある。このとき、ニードルが垂直ピンでなくカンチレバー方式のニードルであると、ニードルが検査用パッドに接触してから所定の接触圧に達するまでにニードルは湾曲する。湾曲に対する復元力が接触圧となる。ニードルが湾曲する際には、その先端は検査用パッド面上を摺動する。ニードルが摺動しても検査用パッドから外れないようにするためには、検査用パッドは摺動量を考慮した大きさのサイズにしなければならない。従って、カンチレバー方式のニードルに比べ、垂直ピンのニードルの方が検査用パッドサイズを小さくすることができ、その分だけ被検査用ＬＳＩ４０を高密度化が可能になる。
　次に、検査装置について説明する。図４は、このようなプローブカード２Ｂを用いて被検査用ＬＳＩ４０の特性を一括して検査する検査装置９の構成を示す図である。図４においては、プローブカード２Ｂ及び半導体ウェハ８Ｂは断面図で示している。
　なお、先にニードルを介して供給される信号の種類は、特定しないことを述べた。しかし、このようなプローブカードや半導体ウェハを検査装置に搭載した場合、種類を特定した方が、説明を容易に行える。そこで、以下の説明においては、電源供給用のニードルとする。
　検査装置９は、検査本体部５０、プローブカード２Ｂをセットするためのプローバ５４、半導体ウェハ８Ｂをセットするためのウェハステージ５５等を含んでいる。また検査本体部５０は、被検査用ＬＳＩ用電源５１、検査用ＬＳＩ用電源５２、計測部５３等を含んでいる。ウェハステージ５５は、Ｘ軸移動，Ｙ軸移動，Ｚ軸移動，及びＺ軸を回転軸とした回転運動の４つの動きが可能である。但し、ウェハステージ５５の上面をＸ−Ｙ面とする。
　図４における矢線は、ニードルの機能を電源供給用として特定したときの信号の流れを示している。即ち、片矢線は、ニードルを介して供給される電流の流れを示し、複矢線（両方に矢が付いている矢線）は、検査のために送信する信号及びこの送信した信号に対する応答信号を示している。このとき、プローバ５４内での信号の流れは図示省略している。
　そして、被検査用ＬＳＩ用電源５１は、ニードル側端子２５、ニードル２１、検査用パッド４１を介して被検査用ＬＳＩ４０に電源供給する。一方、検査用ＬＳＩ用電源５２は、配線端子２６、基板内配線２４、検査側端子２７、貫通配線３３を介して検査用ＬＳＩ３０に電源供給する。
　また、計測部５３は、被検査用ＬＳＩ用電源５１や検査用ＬＳＩ用電源５２に電力出力するための制御信号を出力すると共に、被検査用ＬＳＩ４０の特性を非接触で計測するための信号を検査用ＬＳＩ３０から出力させ、また被検査用ＬＳＩ４０からの信号を、検査用ＬＳＩ３０を介して受信する。
　被検査用ＬＳＩ用電源５１とニードル２１端子との接続や、検査用ＬＳＩ用電源５２と配線端子２６との接続は、各電源のチャネル数に応じて別系統としたり、プローブカード２Ｂ側で分岐配線したりすることが可能である。電源側で別系統とする方法は、他からの影響を受けないため好ましい。またプローブカード２Ｂ側で分岐配線する方法では、配線作業が容易になるため好ましい。
　このように電源を被検査用ＬＳＩ用電源５１と検査用ＬＳＩ用電源５２との２電源方式としたのは、定格以上の電力供給が被検査用ＬＳＩ４０に供給されるような負荷テスト時においても、検査用ＬＳＩ３０には定格電力が供給できるようにするためである。
　また、被検査用ＬＳＩ４０は、所謂ロジックＬＳＩのように消費電力が大きな半導体装置も含まれる。このような消費電力の大きい被検査用ＬＳＩ４０を複数一括して検査するためには、当然のことながら被検査用ＬＳＩ用電源５１としては大容量電源が必要になる。また、検査用ＬＳＩ３０も相応の電力を必要とする。従って、これら被検査用ＬＳＩ４０及び検査用ＬＳＩ３０に電力供給する電源を１つの電源とすると、電源が高価になる。
　また、例えば、被検査用ＬＳＩ４０の１つに異常が生じて、電源が不安定になる場合がある。このとき、被検査用ＬＳＩ４０と検査用ＬＳＩ３０が１つの電源から電力供給されていると、異常の原因が被検査用ＬＳＩ４０側にあるのか検査用ＬＳＩ３０側にあるのかの切り分けが難しくなる。しかし、被検査用ＬＳＩ用電源５１と検査用ＬＳＩ用電源５２とを別電源にして各電源の状態を監視することで、異常が検出された際には、その原因が被検査用ＬＳＩ４０側であるか検査用ＬＳＩ３０側であるかを容易に判断できる利点がある。
　次に、上述したようなプローブカード２Ｂを備える検査装置９を用いて半導体ウェハ８Ｂを検査する手順を説明する。図５は検査手順を示すフローチャートである。先ず、被検査用ＬＳＩ４０を複数含む半導体ウェハ８Ｂをウェハステージ５５にセットし、検査本体部５０に検査条件をセットする（ステップＳ１，Ｓ２）。
　次に、プローブカード２Ｂの位置を半導体ウェハ８Ｂの位置に位置合わせする（ステップＳ３）。このとき複数の検査用ＬＳＩ３０のなす面とウェハステージ５５の面とは平行であるとする。
　プローブカード２Ｂの位置合わせは、検査用パッド４１の位置とニードル２１の位置が合うように、ウェハステージ５５を適宜回転させながら、ウェハステージ５５をＸ軸方向，Ｙ軸方向に移動させる。検査用パッド４１とニードル２１とのピッチは同じ寸法であるため、位置合わせは少なくとも２つの検査用パッド４１が２つのニードル２１と位置合わせすることにより行うことができる。その後、ニードル２１と検査用パッド４１とが接触するようにプローブカード２Ｂ又はウェハステージ５５の高さを調整する（Ｚ軸方向の位置合わせ）。
　このようにして位置合わせが完了すると、検査が実行される（ステップＳ４）。ニードル２１から検査用パッド４１を介して被検査用ＬＳＩ４０に電源が供給され、また検査用ＬＳＩ３０のアンテナ部３１から被検査用ＬＳＩ４０のアンテナ部４２に信号が非接触で送信される。被検査用ＬＳＩ４０は、電源供給を受け、信号を受信することにより動作する。動作状態は、動作信号として被検査用ＬＳＩ４０のアンテナ部４２から検査用ＬＳＩ３０のアンテナ部３１に送信され、検査用ＬＳＩ３０はこの動作信号を計測部５３に送信する。これにより、特性データの取得が完了する。
　このとき、検査本体部５０のチャネル数に応じて、全ての被検査用ＬＳＩ４０を一括して測定できない場合もある。このような場合は、チャネル数の被検査用ＬＳＩ４０を一括して検査することも可能である。
＜第３の実施形態＞
　次に、本発明の第３の実施形態を説明する。なお、第２の実施形態と同一構成に関しては同一符号を用いて説明を適宜省略する。第２の実施形態においては、検査用パッドは被検査用ＬＳＩの領域内に設けられていた。これに対し、本実施形態では検査用パッドをスクライブライン領域に設けたものである。
　図６Ａは、第３の実施形態にかかるプローブカード２Ｃの平面図、図６Ｂは図６ＡにおけるＣ−Ｃ矢視断面図である。また、図７はこのプローブカード２Ｃに対応した半導体ウェハ８Ｃの平面図である。
　図６Ａ、図６Ｂに示すように、ニードル２１は、検査用ＬＳＩ３０の間のスクライブライン領域に対応した領域Ｋに上下、左右に略一直線をなすように形成されている。従って、隣り合うニードル２１が凸凹しない分だけ、検査用ＬＳＩ３０の間の領域Ｋを狭くでき、検査用ＬＳＩ３０の高密度搭載が可能となる。
　一方、検査用パッド４１は、図７に示すように、スクライブライン領域Ｋ２に列設されている。そして、この検査用パッド４１は、パッド間配線４４により被検査用ＬＳＩ４０の実装用パッド４３に接続されている。このとき、検査用パッド４１は隣り合う被検査用ＬＳＩと交互に接続されている。即ち、上下に並んだ２つの検査用パッド４１を考えたとき、一方の検査用パッドが右側の被検査用ＬＳＩに接続されている場合には、他方の検査用パッドは左側の被検査用ＬＳＩに接続されている。同様な関係は左右に並んだ２つの検査用パッド４１を考えたとき、一方の検査用パッドが上側の被検査用ＬＳＩに接続されている場合には、他方の検査用パッドは下側の被検査用ＬＳＩに接続されている。
　このように検査用パッドが交互に被検査用ＬＳＩと接続されることにより、スクライブライン領域Ｋ２の幅寸法を小さくすることが可能になる。従って、高密度で被検査用ＬＳＩが形成できる。
　また、スクライブライン領域Ｋ２は、半導体ウェハ８Ｃを切り出して個別の被検査用ＬＳＩ４０に分割する際の、切断領域である。従って、このスクライブライン領域Ｋ２に形成されている検査用パッド４１は、切断により被検査用ＬＳＩ４０から切り離される。
　ニードルが実装用パッドに接触すると、この実装用パッドには接触痕が付く。被検査用ＬＳＩ４０をパッケージに組み込んでＬＳＩ等の製品にする際には、この接触痕が付いた実装用パッドにワイヤボンディングを行うとワイヤボンディング不良が発生する恐れがある。
　しかし、本実施形態では、検査用パッド４１を実装用パッド４３と別体に形成し、かつ、ニードル２１が接触する検査用パッド４１は、半導体ウェハ８Ｃの切断（ダイシング）により無くなるので、このようなワイヤボンディング不良の発生が抑制できるようになる。
　ところで、上述した第１~第３の各実施形態においては、例えば図６Ａ、図６Ｂに示したように、検査用ＬＳＩは、縦横方向に密に並設されていた。しかし、本発明は、このような配置構成に限定されず、検査用ＬＳＩが列抜けした配置構造であってもよい。図８は、検査用ＬＳＩ３０が縦方向に１列抜けた配置構成を例示したプローブカード２Ｅの平面図である。図８において、符号Ｋ３で示した領域が列抜した領域（以下、列抜領域と記載する）を示している。なお、列抜領域Ｋ３は、縦列に限らず横列であっても良く、また縦列と横列とを共に含んでも良い。また、列抜領域Ｋ３は、１列毎である必要はない。
　また、上述した第１~第３の各実施形態においては、例えば図６Ａ、図６Ｂに示したように、縦横に配置された検査用ＬＳＩ３０の間にニードル２１が配置されていた。しかし、本発明は、このような配置構成に限定されず、例えば図９に示すように、ニードル２１を左右の検査用ＬＳＩ３０の間にのみ配置した構成であってもよい。無論、ニードル２１を上下の検査用ＬＳＩ３０の間にのみ配置した構成であってもよい。なお、図９は、ニードル２１を左右の検査用ＬＳＩ３０の間にのみ配置したプローブカード２Ｆの平面図である。また、図１０は、このプローブカード２Ｆに対応した半導体ウェハ８Ｆの平面図である。図９における領域Ｋ４は、ニードルが配置されていない領域（以下、ニードル非配置領域という）を示している。また図１０における領域Ｋ５は、図９に示す領域Ｋに対応した領域を示している。
　このように検査用ＬＳＩを列抜配置しても、またニードルを縦列、横列のいずれかの配置としても、第１~第３の実施形態について説明したと同様の効果を得ることができる。
＜第４の実施形態＞
　次に、本発明の第４の実施形態を説明する。なお、第２の実施形態と同一構成に関しては同一符号を用いて説明を適宜省略する。これまで説明したニードル２１は、各検査用ＬＳＩ３０に対応して設けられていた。これに対し、本実施形態にかかるニードル２１は複数の検査用ＬＳＩ３０に対して共通に設けている。
　図１１Ａは、第４の実施形態にかかるプローブカード２Ｄの平面図、図１１Ｂは図１１ＡにおけるＤ−Ｄ矢視断面図である。また、図１２はこのプローブカード２Ｄに対応した半導体ウェハ８Ｄの平面図である。図１１Ａ，図１１Ｂに示すように、複数の検査用ＬＳＩ３０は、検査用ＬＳＩ群をなし、中央領域にニードル２１が配置されている。具体的には複数の検査用ＬＳＩ３０毎にブロック化されている。
　このとき、各ブロックを検査用ＬＳＩが形成された半導体基板から切り出すことも可能であり、また検査用ＬＳＩ３０が形成された半導体基板をそのままでカード基板２０に実装することも可能である。以下、複数の検査用ＬＳＩ３０のブロックを検査用ＬＳＩユニット３５と記載する。
　検査用ＬＳＩユニット３５をカード基板２０に搭載すると、一度の搭載作業で複数の検査用ＬＳＩ３０が搭載できるようになる。従って、プローブカード２Ｄのコストダウンが可能となる。
　特に、検査用ＬＳＩ３０は非接触で被検査用ＬＳＩ４０と通信するが、その際の磁場や電場等の信号の強さは、距離に反比例して小さくなるので、検査用ＬＳＩ３０と被検査用ＬＳＩ４０との距離は正確に設定される必要がある。被検査用ＬＳＩ４０は、半導体ウェハ８Ｄに形成されているので、複数の被検査用ＬＳＩ４０は略同一面をなしているとすることができる。一方、個々の検査用ＬＳＩ３０をカード基板２０に搭載する場合には、各検査用ＬＳＩが同一面をなすように留意しながら搭載する必要があり、作業工数が増大する。
　これに対し複数の検査用ＬＳＩ３０からなる検査用ＬＳＩユニット３５を搭載する際には、搭載回数が少なくなる分だけ、搭載作業工数が削減する。従って、プローブカードの信頼性が向上すると共に、製造コストが抑制できる。
　検査用ＬＳＩユニット３５の中央領域には、ニードル２１が配置されるニードル配置領域３６が開口されている。一方、半導体ウェハ８Ｄには、図１２に示すように、ニードル配置領域３６に対応したパッド配置領域４５が設けられ、パッド配置領域４５に複数の検査用パッド４１が配置されている。なお、図１２においては検査用ＬＳＩユニット３５に対応する被検査用ＬＳＩ群を被検査用ＬＳＩユニット４６として示している。
　各検査用パッド４１は、周囲に配置された被検査用ＬＳＩ４０の実装用パッド４３とパッド間配線（図示省略）により接続されている。このパッド間配線は、スクライブライン領域Ｋ２に形成されて、被検査用ＬＳＩ４０を切り出した際に、パッド間配線が除去されるようになっている。従って、パッケージに組み込んだ際には、パッド間配線や検査用パッド４１が残ることによる特性への影響が無くなる。
　ニードル配置領域３６を検査用ＬＳＩユニット３５の中心に設けた理由は以下の通りである。即ち、パッド間配線を流れる信号は、パッド間配線長に比例して信号の遅延が大きくなり、また波形の乱れが大きくなる。信頼性の高い検査を行うためには、かかる信号特性の劣化が少ないことが要求される。
　図１２においては、８個の検査用パッド４１を例示している。各検査用パッド４１は、周囲の８個の被検査用ＬＳＩ４０と接続している。従って、複数の被検査用ＬＳＩ４０の回り（例えば図１２に示す点Ｐの位置）に検査用パッド４１を設けたような場合には、非常に長い配線長のパッド間配線が存在してしまう。このことは、検査用パッド４１に供給された信号は、８個の被検査用ＬＳＩ４０に伝達される際に、異なる特性の信号として伝達されることになる。従って、８個の被検査用ＬＳＩ４０が同じ特性を持っていても、異なる特性を持つとして検査される恐れがある。
　そこで、各被検査用ＬＳＩ４０の接続される複数の配線長が最も短くなる位置に検査用パッド４１を設けている。また、この検査用パッド４１に対応する位置にニードル２１を配置している。このような位置が、ニードル配置領域３６であり、パッド配置領域４５である。従って、信頼性の高い検査ができるようになる。
　また、検査用パッド４１と各被検査用ＬＳＩ４０とを接続する配線長の違いによる特性のずれを補正するために、各被検査用ＬＳＩ４０上に特性補正機構を搭載してもかまわない。
　なお、上述した検査用ＬＳＩユニット３５は、８個一体に形成されていたが、本発明はこれに限定されるものではない。例えば、図１３に示すように２個の検査用ＬＳＩ３０が一体に形成されたユニット３７を４個カード基板２０に搭載し、検査用ＬＳＩユニット３５を構成したプローブカード２Ｅであってもよい。このように２個の検査用ＬＳＩ３０を一体化したユニットとすることで、カード基板２０への搭載作業が容易になる。この場合、２個の検査用ＬＳＩ３０は、例示であり２個以上の検査用ＬＳＩ３０によりユニット３７を形成しても良い。
＜第５の実施形態＞
　次に、本発明の第５の実施形態を説明する。なお、第２の実施形態と同一構成に関しては同一符号を用いて説明を適宜省略する。図１４は、本実施形態にかかる半導体ウェハの上面図である。
　これまでの説明において「スクライブライン領域」の用語が用いられた。このスクライブライン領域は明確に定義されていないが、実用上、チップ領域で挟まれる領域又は半導体ウェハを切断するための領域を含む領域とすることができる。
　一般に、半導体ウェハは、砥石により切断される。この切断により、切断面にはチップ方向に向かう微少なクラックが多数発生することがある。このクラックは大気中に含まれる水分等がチップ内に侵入するための進入路となるので、チップ領域は、実装用パッドを含む最小領域より大きめの領域（以下、マージン加算領域と記載する）とすることがある。
　図１５は、このようなチップ領域を説明する図である。同図において実線６０は、実装用パッド４３を含む最小のチップ領域を示し、２点鎖線６１はマージン加算チップ領域を示し、さらに１点鎖線６２は図７に示したチップ領域（被検査用ＬＳＩ４０の領域）を示している。図１５における一点鎖線６２で挟まれる領域は、図７に示したスクライブライン領域Ｋ２に対応する。
　本実施形態では、２点鎖線で囲まれるマージン加算領域をチップ領域と定義し、このチップ領域により挟まれる領域をスクライブライン領域Ｋ６と定義する。
　本実施形態では、スクライブライン領域Ｋ２とスクライブライン領域Ｋ６との差分領域を有効に利用して、検査用パッド４１の配置密度を高くできるようにすると共に、後述するようなニードル間の干渉等を抑制できるようにする。
　図２Ａ，図２Ｂにおいては、水平断面が矩形状のニードル支持体２９に支持されたニードル２１をカード基板２０に取り付けた。このようなニードル支持体２９の水平断面形状は例示であり、円形断面形状であっても良く、またニードルをカード基板２０に取り付ける際の取り付け構造も例示であった。例えば、ニードル２１をスプリングで半導体ウェ側に付勢するように支持した支持機構を用いて取り付けても良い。何れの構成であっても、加工及び組み立て工程が必要となるが、かかる工程には必ず誤差が含まれる。また、ニードル２１は、使用に際して微少に撓んだりする。
　このように種々の誤差や変形等により、ニードル２１は、理想位置（設計位置）からずれる。図１５において理想配置されたニードル２１の外形を実線円６５で示し、配置バラツキやニードル自身の撓み等により位置ずれしたニードル２１の外形を点線円６６で示している。
　ニードル２１の位置が理想配置からずれることにより、ニードル２１間で干渉が起きることは、容易に想像できる。無論、スクライブライン領域Ｋ６の幅を広くし、ニードルの配置密度を小さくすることで、ニードル２１間の干渉の発生を抑制することができる。しかし、スクライブライン領域の幅を広くすることは、半導体ウェハに形成できる被検査用ＬＳＩの個数が少なくなることを意味するので、好ましくない。
　そこで、本実施形態では、スクライブライン領域を拡大することなく、検査用パッド４１を高密度に配置でき、かつ、ニードル２１間の干渉が発生し難くした。
　図１４は、本実施形態にかかる半導体ウェハ８Ｅの上面図である。この半導体ウェハ８Ｅには、複数の被検査用ＬＳＩ４０が並設され、各被検査用ＬＳＩ４０の間にスクライブライン領域Ｋ６が設けられている。そして、スクライブライン領域Ｋ６には、実装用パッド４３とパッド間配線４４により接続された検査用パッド４１が複数配置されている。
　なお、図１４において、検査用パッド４１は紙面縦方向に延びるスクライブライン領域Ｋ６に設けられているが、紙面横方向に延びるスクライブライン領域Ｋ６に設けても良く、また両方向に設けても良い。以下の説明では、検査用パッド４１は紙面縦方向に延びるスクライブライン領域Ｋ６に設けられている場合を例に説明する。
　上下に隣接する検査用パッド４１は、それぞれ左右の被検査用ＬＳＩ４０の実装用パッド４３にパッド間配線４４により接続されている。即ち、上側の検査用パッド４１が右側の被検査用ＬＳＩ４０に接続されている場合には、それより下側の検査用パッド４１は左側の被検査用ＬＳＩ４０に接続されている。
　そして、検査用パッド４１と実装用パッド４３とを接続するパッド間配線４４は、図７における場合より短くなっている。パッド間配線４４を短くした効果を、図１６Ａ~図１６Ｄを参照して説明する。なお、本明細書では、このように検査用パッド４１がスクライブライン領域Ｋ６の長手方向に延びる基線を考えた場合に、この基線に対して波うつ配置形状を波形配置と記載する。
　図１６Ａは、図１５に示したニードル２１の間の干渉を防止するために、検査用パッド４１の位置を縦方向にずらした場合のパッド配置の例である。この場合には、検査用パッド４１が被検査用ＬＳＩの高さ方向（検査用パッド４１の列方向）を超えてしまう場合が生じる。このことは、必要な検査用パッド４１がスクライブライン領域Ｋ６に配置できなくなる場合があることを示している。
　これに対し、図１６Ｂに示すように、検査用パッド４１を波形配置とした場合は、隣接する検査用パッド４１の列方向の距離Ｖ２が、図１５に示す距離Ｖ１の場合より短くなり、かつ、列方向と垂直な方向の距離Ｈ２がＨ１（Ｈ１＝０）より大きくなる。距離Ｖ２が距離Ｖ１より短くなるため、ニードル２１の干渉を防止する目的で検査用パッド４１を離しても、検査用パッド４１が被検査用ＬＳＩ４０の高さを超えることが抑制できる。換言すると、検査用パッド４１を波形配置とすることにより、同じ形状のスクライブライン領域であっても、多数の検査用パッド４１が配置できることを意味する。また、パッド間配線４４が短くなることは、このパッド間配線４４が信号に与える影響が少なくなることを意味するので、検査の信頼性が向上する。
　なお、検査用パッド４１を波形配置にしたとき、図１６Ｃに示すように、検査用パッド４１がスクライブライン領域Ｋ６の領域線を跨っても良い。また、図１６Ｄに示すように、検査用パッド４１が左右上下に並ぶ構成でも良い。即ち、上述した検査用パッド４１の波形配置には、図１６Ｃ及び図１６Ｄに示す配置構成も含まれる。
　スクライブライン領域の寸法、ニードの直径寸法、ニードルの配置バラツキ等の誤差は、設計事項や製造誤差であるため、図１６Ｂ~１６Ｄで示した検査用パッドの波形配置は、全ての半導体装置において適用できないこともある。しかし、スクライブライン領域の有効利用、パッド間配線の短尺化を実現するために、図１６Ｂ~１６Ｄで示した構成は有効である。
　これまで説明した各実施形態においては、検査用ＬＳＩと被検査用ＬＳＩとは非接触で通信することを前提として、検査用パッドの配置について説明した。しかし、このような検査用パッドの配置構造は、検査用ＬＳＩと被検査用ＬＳＩとが非接触で通信しない場合にも適用可能である。即ち、検査用ＬＳＩと被検査用ＬＳＩとが非接触で通信しない場合でも、実装用パッドがニードルにより傷付くことがないように、検査用パッドを設けることがある。このような検査用パッドは、最終製品としては不要な要素であるので、スクライブライン領域に形成されることが検討される。そして、検査用パッドの配置密度を高める等の観点に立脚すれば、検査用パッドの配置構造として、これまで説明した入れ子配置構造や波形配置構造が適用できることは明らかである。
＜付記＞
　上記実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限らない。
＜付記１＞
被検査用ＬＳＩと非接触で通信する複数の検査用ＬＳＩがカード基板の一方の基板面に沿って並設され、かつ、該検査用ＬＳＩが並設された検査用ＬＳＩユニットの内側に、前記基板面から前記被検査用ＬＳＩの方向に突出するニードルが配置されていることを特徴とするプローブカード。
＜付記２＞
付記１に記載のプローブカードであって、
　前記ニードルが、隣り合う前記検査用ＬＳＩの間に配置されていることを特徴とするプローブカード。
＜付記３＞
付記１または２に記載のプローブカードであって、
　前記ニードルが、隣り合う前記被検査用ＬＳＩの間の領域に対応した位置に配置されていることを特徴とするプローブカード。
＜付記４＞
付記１から３のいずれか１項に記載のプローブカードであって、
　前記ニードルが入れ子状に配置されていることを特徴とするプローブカード。
＜付記５＞
付記１から３のいずれか１項に記載のプローブカードであって、
　前記ニードルが直線状に配置されていることを特徴とするプローブカード。
＜付記６＞
付記１に記載のプローブカードであって、
　前記ニードルが、複数の前記検査用ＬＳＩに囲まれたニードル配置領域に配置されていることを特徴とするプローブカード。
＜付記７＞
付記６に記載のプローブカードであって、
　前記ニードルが接触するパッドが、配線により複数の前記被検査用ＬＳＩに接続されている場合に、前記ニードル配置領域は、前記配線の配線長が最も小さくなる領域に配置されていることを特徴とするプローブカード。
＜付記８＞
付記１から７のいずれか１項に記載のプローブカードであって、
　前記ニードルが前記基板面から垂直に突出していることを特徴とするプローブカード。
＜付記９＞
付記１から８のいずれか１項に記載のプローブカードであって、
　前記検査用ＬＳＩユニットが複数設けられていることを特徴とするプローブカード。
＜付記１０＞
付記１から９のいずれか１項に記載のプローブカードであって、
　前記ニードルは、前記被検査用ＬＳＩへの電力供給用のニードルであることを特徴とするプローブカード。
＜付記１１＞
付記１０に記載のプローブカードであって、
　前記ニードルを介して前記被検査用ＬＳＩに電力供給する電源は、前記検査用ＬＳＩに電力供給する電源と異なることを特徴とするプローブカード。
＜付記１２＞
検査用ＬＳＩと非接触で通信する複数の被検査用ＬＳＩが半導体基板に並設され、かつ、該被検査用ＬＳＩが並設された被検査用ＬＳＩユニットの内側に、検査用信号が入出力するパッドが配置されていることを特徴とする半導体ウェハ。
＜付記１３＞
付記１２に記載の半導体ウェハであって、
　前記パッドが、隣り合う前記被検査用ＬＳＩの間に配置されていることを特徴とする半導体ウェハ。
＜付記１４＞
付記１２または１３に記載の半導体ウェハであって、
　前記パッドが、隣り合う前記検査用ＬＳＩの間の領域に対応した位置に配置されていることを特徴とする半導体ウェハ。
＜付記１５＞
付記１２から１３のいずれか１項に記載の半導体ウェハであって、
　前記パッドが、隣り合う前記被検査用ＬＳＩと交互に接続されていることを特徴とする半導体ウェハ。
＜付記１６＞
付記１２から１５のいずれか１項に記載の半導体ウェハであって、
　前記パッドが、スクライブライン領域内に配置され、又は、チップ領域とスクライブライン領域とに跨って配置されていることを特徴とする半導体ウェハ。
＜付記１７＞
付記１６に記載の半導体ウェハであって、
　前記パッドは、波形形状に配置されていることを特徴とする半導体ウェハ。
＜付記１８＞
付記１２に記載の半導体ウェハであって、
　前記パッドが、複数の前記被検査用ＬＳＩに囲まれたパッド配置領域に配置されていることを特徴とする半導体ウェハ。
＜付記１９＞
付記１８に記載の半導体ウェハであって、
　前記パッドが、配線により複数の前記被検査用ＬＳＩに接続されている場合に、前記パッド配置領域は、前記配線の配線長が最も小さくなる領域に配置されていることを特徴とする半導体ウェハ。
＜付記２０＞
付記１２から１９のいずれか１項に記載の半導体ウェハであって、
　前記被検査用ＬＳＩユニットが複数設けられていることを特徴とする半導体ウェハ。
＜付記２１＞
付記１から１１のいずれか１項に記載のプローブカードと、付記１２から１９のいずれか１項に記載の半導体ウェハと、該プローブカードを介して、前記被検査用ＬＳＩの特性を取得する特性取得装置と、を少なくとも備えることを特徴とする検査装置＜付記２２＞被検査用ＬＳＩと非接触で通信する複数の検査用ＬＳＩがカード基板の一方の基板面に沿って並設され、かつ、該検査用ＬＳＩが並設された検査用ＬＳＩユニットの内側に、前記基板面から前記被検査用ＬＳＩの方向に突出するニードルが配置されているプローブカードと、前記ニードルと接触するパッド及び前記検査用ＬＳＩと非接触で通信する被検査用ＬＳＩを備えた半導体ウェハとの位置合わせを行う手順と、
　前記ニードル及び前記パッドを介して前記被検査用ＬＳＩに信号を出力すると共に、前記検査用ＬＳＩと前記被検査用ＬＳＩとを非接触で通信する手順と、を含むことを特徴とする検査方法。
＜付記２３＞
付記２２に記載の半導体ウェハの前記パッドから、付記１から１１のいずれか１項に記載のプローブカードの前記ニードルを介して、前記被検査用ＬＳＩに電源供給する手順と、
　前記検査用ＬＳＩに電源供給する手順と、前記検査用ＬＳＩを介して前記被検査用ＬＳＩに検査用の信号を送信する手順と、
　前記被検査用ＬＳＩからの信号を、前記検査用ＬＳＩを介して受信する手順と、を含むことを特徴とする検査方法。
　以上、実施形態及び実施例を参照して本願発明を説明したが、本願発明は上記実施形態及び実施例に限定されものではない。
　本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
　この出願は、２０１０年１月２２日に出願された日本出願特願２０１０−０１１８９３、２０１０年３月２５日に出願された日本出願特願２０１０−０６９０２７を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Ｓ１　搭載面
Ｋ２，Ｋ６　スクライブライン領域
２Ａ~２Ｆ　プローブカード
３，２０　カード基板
４，３０　検査用ＬＳＩ
５，２１　ニードル
６，４０　被検査用ＬＳＩ
７，８Ｂ~８Ｄ　半導体ウェハ
９　検査装置
２４　基板内配線
２５　ニードル側端子
２６　配線端子
２７　検査側端子
２８　ニードル支持孔
２９　ニードル支持体
３１　アンテナ部
３２　電気的接続部材
３３　貫通配線
３５　検査用ＬＳＩユニット
３６　ニードル配置領域
３７　ユニット
４１　パッド
４２　アンテナ部
４３　電源パッド
４４　配線
４５　パッド配置領域
４６　被検査用ＬＳＩユニット
５０　検査本体部
５０　ウェハステージ
５１　被検査用ＬＳＩ用電源
５２　検査用ＬＳＩ用電源
５３　計測部

Claims

被検査用ＬＳＩと非接触で通信する複数の検査用ＬＳＩがカード基板の一方の基板面に沿って並設され、かつ、該検査用ＬＳＩが並設された検査用ＬＳＩユニットの内側に、前記基板面から前記被検査用ＬＳＩの方向に突出するニードルが配置されていることを特徴とするプローブカード。
請求項１に記載のプローブカードであって、
　前記ニードルが、隣り合う前記検査用ＬＳＩの間に配置されていることを特徴とするプローブカード。
請求項１または２に記載のプローブカードであって、
　前記ニードルが、隣り合う前記被検査用ＬＳＩの間の領域に対応した位置に配置されていることを特徴とするプローブカード。
請求項１から３のいずれか１項に記載のプローブカードであって、
　前記ニードルが入れ子状に配置されていることを特徴とするプローブカード。
請求項１から３のいずれか１項に記載のプローブカードであって、
　前記ニードルが直線状に配置されていることを特徴とするプローブカード。
請求項１に記載のプローブカードであって、
　前記ニードルが、複数の前記検査用ＬＳＩに囲まれたニードル配置領域に配置されていることを特徴とするプローブカード。
請求項６に記載のプローブカードであって、
　前記ニードルが接触するパッドが、配線により複数の前記被検査用ＬＳＩに接続されている場合に、前記ニードル配置領域は、前記配線の配線長が最も小さくなる領域に配置されていることを特徴とするプローブカード。
請求項１から７のいずれか１項に記載のプローブカードであって、
　前記ニードルが前記基板面から垂直に突出していることを特徴とするプローブカード。
請求項１から８のいずれか１項に記載のプローブカードであって、
　前記検査用ＬＳＩユニットが複数設けられていることを特徴とするプローブカード。
請求項１から９のいずれか１項に記載のプローブカードであって、
　前記ニードルは、前記被検査用ＬＳＩへの電力供給用のニードルであることを特徴とするプローブカード。
請求項１０に記載のプローブカードであって、
　前記ニードルを介して前記被検査用ＬＳＩに電力供給する電源は、前記検査用ＬＳＩに電力供給する電源と異なることを特徴とするプローブカード。
検査用ＬＳＩと非接触で通信する複数の被検査用ＬＳＩが半導体基板に並設され、かつ、該被検査用ＬＳＩが並設された被検査用ＬＳＩユニットの内側に、検査用信号が入出力するパッドが配置されていることを特徴とする半導体ウェハ。
請求項１２に記載の半導体ウェハであって、
　前記パッドが、隣り合う前記被検査用ＬＳＩの間に配置されていることを特徴とする半導体ウェハ。
請求項１２または１３に記載の半導体ウェハであって、
　前記パッドが、隣り合う前記検査用ＬＳＩの間の領域に対応した位置に配置されていることを特徴とする半導体ウェハ。
請求項１２から１３のいずれか１項に記載の半導体ウェハであって、
　前記パッドが、隣り合う前記被検査用ＬＳＩと交互に接続されていることを特徴とする半導体ウェハ。
請求項１２から１５のいずれか１項に記載の半導体ウェハであって、
　前記パッドが、スクライブライン領域内に配置され、又は、チップ領域とスクライブライン領域とに跨って配置されていることを特徴とする半導体ウェハ。
請求項１６に記載の半導体ウェハであって、
　前記パッドは、波形形状に配置されていることを特徴とする半導体ウェハ。
請求項１２に記載の半導体ウェハであって、
　前記パッドが、複数の前記被検査用ＬＳＩに囲まれたパッド配置領域に配置されていることを特徴とする半導体ウェハ。
請求項１８に記載の半導体ウェハであって、
　前記パッドが、配線により複数の前記被検査用ＬＳＩに接続されている場合に、前記パッド配置領域は、前記配線の配線長が最も小さくなる領域に配置されていることを特徴とする半導体ウェハ。
請求項１２から１９のいずれか１項に記載の半導体ウェハであって、
　前記被検査用ＬＳＩユニットが複数設けられていることを特徴とする半導体ウェハ。
請求項１から１１のいずれか１項に記載のプローブカードと、請求項１２から１９のいずれか１項に記載の半導体ウェハと、該プローブカードを介して、前記被検査用ＬＳＩの特性を取得する特性取得装置と、を少なくとも備えることを特徴とする検査装置。
被検査用ＬＳＩと非接触で通信する複数の検査用ＬＳＩがカード基板の一方の基板面に沿って並設され、かつ、該検査用ＬＳＩが並設された検査用ＬＳＩユニットの内側に、前記基板面から前記被検査用ＬＳＩの方向に突出するニードルが配置されているプローブカードと、前記ニードルと接触するパッド及び前記検査用ＬＳＩと非接触で通信する被検査用ＬＳＩを備えた半導体ウェハとの位置合わせを行う手順と、
　前記ニードル及び前記パッドを介して前記被検査用ＬＳＩに信号を出力すると共に、前記検査用ＬＳＩと前記被検査用ＬＳＩとを非接触で通信する手順と、を含むことを特徴とする検査方法。
請求項２２に記載の半導体ウェハの前記パッドから、請求項１から１１のいずれか１項に記載のプローブカードの前記ニードルを介して、前記被検査用ＬＳＩに電源供給する手順と、
　前記検査用ＬＳＩに電源供給する手順と、前記検査用ＬＳＩを介して前記被検査用ＬＳＩに検査用の信号を送信する手順と、
　前記被検査用ＬＳＩからの信号を、前記検査用ＬＳＩを介して受信する手順と、を含むことを特徴とする検査方法。