KR101077434B1

KR101077434B1 - 기판의 테스트방법

Info

Publication number: KR101077434B1
Application number: KR1020090074350A
Authority: KR
Inventors: 김현호
Original assignee: 삼성전기주식회사
Priority date: 2009-08-12
Filing date: 2009-08-12
Publication date: 2011-10-26
Also published as: JP2011039023A; JP4967008B2; US8154301B2; US20110037481A1; KR20110016715A

Abstract

본 발명은 기판의 테스트방법에 관련된 것으로서, (a) 기판에 내장된 제1 능동소자의 제1 접속패드와 연결된 제1 외부회로층에 제1 테스트단자를 접속하고, 상기 제1 능동소자의 제2 접속패드와 연결된 제2 외부회로층에 제2 테스트단자를 접속하는 단계, (b) 상기 제1 테스트단자를 통해 정전기를 인가하고, 상기 제1 능동소자에 포함된 정전방전 보호회로의 전압강하를 제2 테스트단자에서 측정함으로써, 기판에 내장된 능동소자의 접속상태를 테스트하는 단계를 포함하는 것을 특징으로 한다.

또한, 본 발명은 상술한 능동소자의 접속상태를 테스트하는 단계 이외에 연결회로층의 접속상태를 테스트하는 단계, 외부회로층의 접속상태를 테스트하는 단계, 표면실장 소자의 접속상태를 테스트하는 단계, 및 기판의 정상작동상태를 테스트하는 단계를 더 포함할 수 있다. 또한, 본 발명은 완성된 기판에 상기 테스트단계를 모두 수행하여 기판에 형성된 모든 회로패턴의 연결상태를 확인할 수 있다.

내장된 능동소자의 접속상태 테스트, 연결회로층의 접속상태 테스트, 외부회로층의 접속상태 테스트, 표면실장 소자의 접속상태 테스트, 기판의 정상작동상태 테스트

Description

기판의 테스트방법{METHOD FOR TESTING A SUBSTRATE}

본 발명은 기판의 테스트방법에 관련된다.

기존의 전자제조산업에서는 능동소자들을 표면실장기술(Surface Mount Technology)을 활용하여 기판(Substrate or Printed Circuit Board) 위에 장착하는 것이 대부분이었다. 하지만 전자제품의 소형화 추세에 따라 기판 안에 능동소자들을 내장하는 새로운 패키징 기술들이 많이 개발되고 있다.

능동소자를 내장한 기판의 경우, 기판 안에 여러 가지 능동소자를 집적화함으로써 제조공정의 비용이 낮아지고, 휴대폰 등과 같은 제품에 이용하여 제품의 소형화에 기여할 것으로 예상된다.

현재 기판 제조 및 관리시에 발생하는 품질문제로 인해 기판 검사단계를 요구하고 있으며, 제품의 품질확보를 위해 기판 검사단계가 필요하다. 또한, 기판 산업에서 고도화, 고밀도화, 고기능, 고신뢰성, 세밀화 등 기술이 점차 복잡 다양한 형태로 변화되고 있는 상황에서 기판의 품질을 확보하고 여러 가지 문제점을 해결하기 위하여 더 확실한 기판 테스트방법이 요구되고 있다.

종래의 기판 테스트방법은 기판의 성능시험 및 부품의 틀어짐, 오삽, 역삽, 극성의 바뀜 등 실장 불량과 소납, 과납, 쇼트 등을 검사하는 것이었다. 즉, 기존의 기판 테스트방법은 능동소자를 내장한 기판를 테스트하는 목적이 아니라, 기판의 일반적 회로패턴에 대한 오픈 또는 쇼트(open or short)만을 측정하는 것이었다.

따라서, 능동소자(RF Transceiver, Digital & Analog Baseband, PMU, Memory, FM Radio 등)를 내장한 기판에 대해 기존의 기판 테스트방법을 이용하여 테스트하는 것은 기판의 신뢰성을 확보하기 위한 확실한 솔루션을 제공하는데 한계를 갖고 있었다.

본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 기판에 내장된 능동소자와 연결된 외부회로층에 정전기를 인가하여, 능동소자에 내장된 정전방전 보호회로의 전압강하를 측정함으로써 능동소자와 외부회로층의 접속상태를 테스트할 수 있고, 기판에 내장된 능동소자와 연결된 외부회로층 중 어느 하나에 소스를 인가하고, 다른 외부회로층에서 출력되는 소스를 측정함으로써 별도의 테스트 회로층을 구비하지 않고 기판에 내장된 능동소자들 사이의 연결회로층 접속상태를 확인할 수 있는 기판의 테스트방법을 제공하는데 목적이 있다.

또한, 본 발명은 외부회로층 사이의 접속상태를 테스트하는 단계, 표면실장 소자의 접속상태를 테스트하는 단계, 및 기판의 정상작동상태를 테스트하는 단계를 더 포함할 수 있어, 기판의 제조공정에 따라 기판에 형성된 회로패턴의 접속상태를 확인할 수 있는 기판의 테스트방법을 제공하는데 목적이 있다.

또한, 본 발명은 완성된 기판에 상기 테스트단계를 모두 수행하여 기판에 형성된 모든 회로패턴의 접속상태를 확인할 수 있는 기판의 테스트방법을 제공하는데 목적이 있다.

본 발명은, (a) 기판에 내장된 제1 능동소자의 제1 접속패드와 연결된 제1 외부회로층에 제1 테스트단자를 접속하고, 상기 제1 능동소자의 제2 접속패드와 연결된 제2 외부회로층에 제2 테스트단자를 접속하는 단계, 및 (b) 상기 제1 테스트단자를 통해 정전기를 인가하고, 상기 제1 능동소자에 포함된 정전방전 보호회로의 전압강하를 상기 제1 능동소자의 상기 제2 접속패드와 연결된 상기 제2 외부회로층에서 출력되는 전압값 또는 전류값을 통해 상기 제2 테스트단자에서 측정함으로써, 기판에 내장된 능동소자의 접속상태 테스트하는 단계를 포함하는 것을 특징으로 한다.

또한, 본 발명은 상기 (b)단계 이후에, (c) 상기 기판에 내장된 제2 능동소자의 제1 접속패드와 연결된 제3 외부회로층에 제3 테스트단자를 접속하고, 제3 능동소자의 제1 접속패드와 연결된 제4 외부회로층에 제4 테스트단자를 접속하는 단계, 및 (d) 상기 제3 테스트단자를 통해 소스를 인가하고, 상기 제4 테스트단자를 통해 출력되는 소스를 측정함으로써, 상기 제2 능동소자와 상기 제3 능동소자를 연결하는 연결회로층 접속상태를 테스트하는 단계를 더 포함하는 것을 특징으로 한다.

또한, 본 발명은 (a)단계 이전에, (e) 상기 기판의 제5 외부회로층에 제5 테스트단자를 접속하고, 상기 제5 외부회로층과 내층회로층을 통해 연결된 제6 외부회로층에 제6 테스트단자를 접속하는 단계, 및 (f) 상기 제5 테스트단자에 소스를 인가하여 상기 제6 테스트단자로 출력되는 소스를 측정함으로써, 상기 제5 외부회로층과 상기 제6 외부회로층의 접속상태를 테스트하는 단계를 더 포함하는 것을 특징으로 한다.

또한, 본 발명은 (d)단계 이후에, (e) 상기 기판의 제5 외부회로층에 제5 테스트단자를 접속하고, 상기 제5 외부회로층과 내층회로층을 통해 연결된 제6 외부회로층에 제6 테스트단자를 접속하는 단계, 및 (f) 상기 제5 테스트단자에 소스를 인가하여 상기 제6 테스트단자로 출력되는 소스를 측정함으로써, 상기 제5 외부회 로층과 상기 제6 외부회로층의 접속상태를 테스트하는 단계를 더 포함하는 것을 특징으로 한다.

또한, 본 발명은 (f)단계 이후에, (g) 상기 기판의 표면에 실장된 표면실장 소자의 제1 패드와 내층회로층을 통해 연결된 제7 외부회로층에 제7 테스트단자를 접속하고, 상기 표면실장 소자의 제2 패드와 내층회로층을 통해 연결된 제8 외부회로층에 제8 테스트단자를 접속하는 단계, 및 (h) 상기 제7 테스트단자에 소스를 인가하여 상기 제8 테스트단자로 출력되는 소스를 측정함으로써, 상기 표면실장 소자의 접속상태를 테스트하는 단계를 더 포함하는 것을 특징으로 한다.

또한, 본 발명은 (h)단계 이후에, (i) 상기 기판의 외부연결 컨넥터에 외부 전원입력단자를 연결하고, 상기 외부연결 컨넥터에 전원을 인가하여 상기 제1 내지 8 외부회로층의 소스값을 측정함으로써 상기 기판의 정상작동상태를 테스트하는 단계를 더 포함하는 것을 특징으로 한다.

또한, 본 발명은 (a) 기판의 제1 외부회로층에 접속된 제1 테스트단자에 소스를 인가하고, 상기 제1 외부회로층과 내층회로층을 통해 연결된 제2 외부회로층에 출력되는 소스를 제2 테스트단자에서 측정함으로써, 상기 제1 외부회로층과 상기 제2 외부회로층의 접속상태를 테스트하는 단계, (b) 상기 기판에 내장된 제1 능동소자의 제1 접속패드와 연결된 제3 외부회로층에 제3 테스트단자를 연결하여 정전기를 인가하고, 상기 제1 능동소자의 제2 접속패드와 연결된 제4 외부회로층에 출력되는 상기 제1 능동소자에 포함된 정전방전 보호회로의 전압강하를 상기 제1 능동소자의 상기 제2 접속패드와 연결된 상기 제4 외부회로층에서 출력되는 전압값 또는 전류값을 통해 제4 테스트단자에서 측정함으로써, 상기 제1 능동소자와 상기 제3 외부회로층 또는 상기 제4 외부회로층의 접속상태를 테스트하는 단계, (c) 상기 기판에 내장된 제2 능동소자와 연결된 제5 외부회로층에 접속된 제5 테스트단자에 소스를 인가하고, 상기 제2 능동소자와 연결회로층을 통해 접속하는 제3 능동소자와 연결된 제6 외부회로층에 출력되는 소스를 제6 테스트단자에서 측정함으로써, 상기 제2 능동소자와 상기 제3 능동소자를 연결하는 연결회로층의 접속상태를 테스트하는 단계, (d) 상기 기판의 표면에 실장된 표면실장 소자와 내층회로층을 통해 연결된 제7 외부회로층에 접속된 제7 테스트단자에 소스를 인가하고, 상기 표면실장 소자와 내층회로층을 통해 연결된 제8 외부회로층에서 출력되는 소스를 제8 테스트단자에서 측정함으로써, 상기 표면실장 소자의 접속상태를 테스트하는 단계, 및 (e) 상기 기판의 외부연결 컨넥터에 전원을 인가하여 상기 제1 내지 8 외부회로층의 소스값을 측정함으로써 상기 기판의 정상작동상태를 테스트하는 단계를 포함하는 것을 특징으로 한다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명은 기판에 내장된 능동소자와 기판의 외부회로층 사이의 접속상태를 개별적으로 확인할 수 있고, 기판의 내층에 형성된 연결회로층의 접속상태를 별도 의 테스트 회로층을 구비하지않고 기판의 외부에서 확인할 수 있다.

또한, 본 발명은 기판에 포함된 외부회로층 사이의 접속상태, 표면실장 소자의 접속상태, 및 기판 전체의 정상작동상태 여부를 각각 테스트하여 능동소자를 내장하는 기판을 단계적으로 테스트할 수 있어, 기판 전체의 신뢰성을 향상시킬 수 있다.

또한, 본 발명은 완성된 기판에 상기 테스트단계를 모두 수행하여 기판에 형성된 모든 회로패턴의 연결상태를 최종적으로 확인할 수 있다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 테스트방법이 적용될 수 있는 능동소자가 내장된 기판의 단면도이다. 이하, 이를 참조하여 본 발명의 테스트방법이 적용될 수 있는 기판의 구성을 간략하게 검토한다.

도 1에 도시된 바와 같이, 기판은 다수의 능동소자(1, 2, 3, 4)를 내장하고 있으며, 2개의 표면실장 소자(5, 6)를 기판 표면에 실장하고 있다. 여기서 능동소자(1, 2, 3, 4)는 RF 트래스시버(RF Transceiver), 베이스밴드 칩(Baseband Chip), PMU( Phasor Measurement Unit), 메모리(Memory), 라디오 수신모듈 등 반도체 소자가 될 수 있으며, 표면실장 소자(5, 6)는 상기 능동소자 이외에 코일, 콘덴서 등 수동소자가 될 수 있다.

또한, 기판은 다수의 외부회로층(11 내지 19 및 31 내지 36)이 형성되어 있으며, 외부회로층(11 내지 19)은 내층회로층을 통해 기판에 내장된 능동소자의 접속패드와 연결되어 있고, 외부회로층(31 내지 36)은 기판의 일면과 타면에 형성되어 내층회로층을 통해 서로 연결되어 있다.

이때, 내층회로층이란 다층기판의 절연층과 절연층 사이에 형성된 비아를 포함하여 각각의 절연층에 형성된 회로층을 연결하는 회로패턴을 지칭한다.

또한, 연결회로층(20)은 내장된 능동소자 사이를 연결하여 능동소자 사이를 전기적으로 접속하는 회로패턴을 지칭한다. 연결회로층(20)은 완성된 기판에 있어 전체가 구동될 때 능동소자 사이에 신호를 전달하는 역할을 한다.

또한, 능동소자에 포함된 접속패드(미 도시)는 능동소자와 외부회로층을 내층회로층을 통해 연결하거나, 내장된 능동소자 사이를 연결회로층을 통해 연결하기 위한 회로패턴이며, 도 1에는 상세히 도시되지 않았으나, 능동소자는 수개의 접속패드를 포함한다.

또한, 후술하는 테스트단자(미 도시)는 기판에 형성된 회로층의 접속상태를 확인하기 위해 전압, 전류, 기능테스트신호 등 소스를 인가하고 출력값을 측정하는 접속단자를 지칭한다.

한편, 이하에서 후술하는 '제1', '제2' 등의 표현은 기판에 포함된 수개의 능동소자 중 어느 하나, 능동소자의 다수의 접속패드 중 어느 하나, 다수의 회로층 중 어느 하나 또는 다수의 테스트단자 중 어느 하나를 임의로 지정하여 본 발명의 설명을 용이하게 하기 위한 표현일 뿐, 상기 요소들을 지정함에 있어 지정순서에는 아무런 의미를 부여하지 않는다.

도 2는 본 발명의 바람직한 제1 실시예에 따른 테스트방법을 적용할 수 있는 능동소자가 내장된 기판의 일부분을 도시한 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 내장된 능동소자의 접속상태 테스트단계를 설명하기로 한다.

본 실시예에 따른 기판의 테스트방법은 제1 테스트단자(미 도시)를 제1 외부회로층(11)에 접속하여 정전기를 인가하고, 제2 외부회로층(13)에 제2 테스트단자(미 도시)를 접속하여 제2 외부회로층(13)에서 출력되는 정전방전 보호회로의 전압강하값을 측정함으로써, 내장된 능동소자(1)의 접속상태를 테스트하는 단계를 포함한다.

이러한 테스트 방법은 종래의 기판테스트 방법이 회로층 전체의 오픈/쇼트만을 확인했던 것과 달리 내장된 능동소자와 특정 외부회로층 사이의 연결상태를 확인할 수 있어 기판 전체의 신뢰성을 확보할 수 있다.

먼저, 기판에 내장된 제1 능동소자(1)의 제1 접속패드와 연결된 제1 외부회로층(11)에 제1 테스트단자를 접속하고, 제1 능동소자(1)의 제2 접속패드와 연결된 제2 외부회로층(13)에 제2 테스트단자를 접속한다.

이것은, 제1 능동소자와 외부회로층(11, 13)의 접속상태를 확인하기 위한 준비단계이다.

한편, 제1 외부회로층(11)과 제2 외부회로층(13)이 기판의 타면에 각각 형성되어 있으나 이는 하나의 예시에 불과하며, 내층회로층을 통해서 기판의 동일한 면에 형성될 수 있다.

다음, 제1 테스트단자를 통해 정전기를 인가하고, 제1 능동소자(1)에 포함된 정전방전 보호회로의 전압강하를 제2 테스트단자에서 측정함으로써, 제1 능동소자와 제1 외부회로층 또는 제1 능동소자와 제2 외부회로층의 접속상태를 테스트한다.

여기서, 제1 테스트단자에 인가되는 정전기는 정전기 전류와 정전기 전압을 포함하는 개념이다. 또한, 정전방전(electrostatic discharge : ESD)이란 상호 절연되어있던 물체가 접촉할 때 양 물체간의 매우 큰 전압차이에 따른 전류가 순간적으로 흐르는 현상을 일컫는데, ESD 전류로 인한 높은전압이 능동소자로 유입될 경우 내부회로가 파괴될 수 있으므로, 대부분의 능동소자는 내부회로를 보호하기 위해 입출력 패드와 내부회로 사이에 정전방전 보호회로를 포함한다.

이러한 정전방전 보호회로는 능동소자가 정상적으로 동작하는 동안 연결이 끊겨진 오픈(open) 상태에 있다가 입출력 패드로부터 ESD 전류가 유입될 때 연결 상태로 되어 입출력 패드로부터 유입되는 ESD 전류를 전원 전압단(Vss) 또는 접지 전압단(Vdd)으로 방전시켜 내부 회로를 보호한다.

좀더 상세히 검토하면, 정전방전 보호회로는 입출력 패드(pad)와 전원 전압단 (Vdd), 그리고 입출력 패드와 접지 전압단(Vss) 사이에 ESD 보호소자(예를 들면, 정전기 방전 보호 다이오드)를 포함하며, 입출력 패드로 유입되는 과잉 전류를 ESD 보호소자를 통하여 전원 전압단 또는 접지 전압단으로 방전시켜 내부회로를 보호하게 된다.

따라서, 제1 외부회로층(11)은 능동소자의 입출력 패드, 또는 이와 접속한 접속패드와 연결되며, 제2 외부회로층(13)은 능동소자에 포함된 정전방전 보호회로의 전원 전압단 또는 접지 전압단에 접속한 접속패드에 연결된다.

이때, 제2 테스트단자를 전원 전압단에 연결된 외부회로층에 연결하는지, 접지 전압단에 연결된 외부회로층에 연결하는지에 따라 제1 테스트단자에 인가되는 정전기가 달라질 수 있다.

우선, 전원 전압단에 제2 테스트단자가 연결되면, 제1 테스트단자에는 양의 정전기 전압, 또는 정전기 전류가 인가된다. 그리고 접지 전압단에 제2 테스트단자가 연결되면, 제1 테스트단자에는 음의 정전기 전압, 또는 정전기 전류가 인가된다. 따라서, 전원 전압단에 연결된 제2 테스트단자에서는 양의 전압값, 또는 전류값을 측정하고, 접지 전압단에 연결된 제2 테스트단자에서는 음의 전압값, 또는 전류값을 측정하게 된다.

그러므로, 제1 외부회로층(11), 제1 능동소자(1), 및 제2 외부회로층(13)이 전기적으로 연결되지 않았다면, 제2 테스트단자에서는 어떠한 전압값, 또는 전류값도 측정할 수 없게 된다.

여기서, 정전기를 인가하는 방식은 디지털 전류/전압 인가방식으로, VFIM(voltage force current measure), IFVM(current force voltage measure)을 예로 들 수 있다.

이때, VFIM은 전류계회로와 정전압원의 조합으로 구성되어 제1 테스트단자를 통해 전압을 인가하고, 제2 외부회로층(13)을 통해 출력되는 전류값을 제2 테스트단자를 통해 측정하는 방식이며, 제2 테스트단자에서 전류값을 측정함으로써 외부회로층(11, 13)과 내장된 능동소자가 정상적으로 연결되었다는 것을 인지하게 된다.

또한, IFVM은 정전류원회로와 전압계의 조합으로 구성되어 제2 테스트단자를 통해 제1 회로층에 전류을 인가하고, 그때의 제2 외부회로층(13)을 통해 출력되는 전압값을 제2 테스트단자가 측정하는 방식이며, 제2 테스트단자에서 전압값을 측정함으로써 외부회로층(11, 13)과 내장된 능동소자가 정상적으로 연결되었다는 것을 인지하게 된다.

이때, 제2 테스트단자에서 출력되는 전압, 또는 전류의 측정범위를 높이기 위해, 상술한 핀-투-핀(pin-to-pin) 방식과 달리 테스트단자가 접속되지 않는 외부회로층들을 그라운드 시키는 올그라운드(all of pin grounding) 방식에 의하는 것 이 제2 테스트단자에서 전압값 또는 전류값을 측정하기에 유리하다.

여기서, 제2 테스트단자에서 전압값 또는 전류값이 측정되지 않는다면, 제1 테스트단자를 제1 외부회로층(11)이 아닌 또 다른 외부회로층(12)과 접속하여 정전기를 인가하고 제2 테스트단자에서 결과값을 측정하여 제1 외부회로층(11)과 능동소자(1) 사이의 연결상태 및 다른 외부회로층(12)과 능동소자(1)의 연결상태를 테스트할 수 있다.

또한, 제2 테스트단자를 전원 전압단 패드와 접지 전압단 패드에 연결된 또 다른 외부회로층(14)으로 바꾸어 접속하고 제1 외부회로층(11)에 정전기를 인가한 후 제2 테스트단자에서 결과값을 측정하여 제2 외부회로층(13)과 능동소자(1)의 연결상태 및 다른 외부회로층(14)과 능동소자(1)의 연결상태를 테스트할 수 있다.

이러한 방식을 사용함으로써 제1 외부회로층(11, 12)과 제1 능동소자(1), 및 제2 외부회로층(13, 14)의 전체 연결상태뿐만이 아니라, 제1 외부회로층(11, 12)과 제1 능동소자(1), 제1 능동소자(1)와 제2 외부회로층(13, 14) 각각의 연결상태를 확인할 수 있다.

도 3은 본 발명의 바람직한 제2 실시예에 따른 테스트방법을 적용할 수 있는 능동소자가 내장된 기판의 일부분을 도시한 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 연결회로층 접속상태 테스트단계를 설명하기로 한다.

본 실시예에 따른 기판 테스트방법은 제2 능동소자(2)와 연결된 제3 외부회 로층(15)에 제3 테스트단자(미 도시)를 접속하여 소스를 인가하고, 제3 능동소자와 연결된 제4 외부회로층(16)에 제4 테스트단자(미 도시)를 접속하여 제4 외부회로층(16)에서 출력되는 소스를 측정함으로써, 연결회로층(20)의 접속상태를 테스트하는 단계를 더 포함하는 것을 특징으로 한다.

여기서, 본 실시예에 따른 기판의 테스트방법은 상술한 내장된 능동소자의 접속상태 테스트단계를 통해 제2 능동소자(2)와 제3 외부회로층(15)의 접속상태, 제3 능동소자(3)와 제4 외부회로층(16)의 접속상태를 확인한 후 수행하는 것이 바람직하다.

이러한 테스트 방법은, 연결회로층(20)에 별도의 회로층을 외부로 연결하지 않고도 그 접속성을 테스트할 수 있어 기판의 디자인 구성에 제한을 주지 않게 된다.

먼저, 기판에 내장된 제2 능동소자(2)의 제1 접속패드와 연결된 제3 외부회로층(15)에 제3 테스트단자를 접속하고, 제3 능동소자(3)의 제1 접속패드와 연결된 제4 외부회로층(16)에 제4 테스트단자를 접속한다. 이는 연결회로층(20)의 접속상태를 확인하기 위한 준비단계이다.

그 후, 제3 테스트단자를 통해 소스를 인가하고, 제4 테스트단자를 통해 출력되는 소스를 측정함으로써, 제2 능동소자(2)와 제3 능동소자(3)의 연결회로층(20) 접속상태를 테스트한다.

여기서, '소스'란 연결회로층(20)의 연결성을 테스트하기 위해 인가될 수 있는 모든 요소들을 통칭하는 표현으로 전압, 전류, 기능테스트신호등이 될 수 있다.

이때, 전압, 전류 소스의 측정은 디지털 전류/전압 테스트를 통해 이루어진다. 디지털 전류/전압 테스트는 상술한 바와 같이 VFIM(Voltage force current measure), IFVM(current force voltage measure)을 예로 들 수 있다.

또한, 기능테스트신호가 인가될 수 있다. 기능테스트신호는 각 능동소자의 특성에 따라 달리 인가되며 능동소자에 전원이 연결된 상태에서 인가된다. 기능테스트신호를 적절히 인가하기 위해 내장된 소자의 특성을 사전에 인지하고 있는 것이 바람직하다. 능동소자의 종류에 따라 RF 신호, 디지털 신호, 아날로그 신호, 혼합신호를 인가된다.

제3 테스트단자를 통해 인가된 신호가 능동소자(2, 3)을 거쳐 테스트신호의 결과값이 제4 테스트단자에서 측정되면, 연결회로층(20)이 접속되었다는 것을 알 수 있다.

이러한 기능테스트신호를 인가하고 출력을 검사함으로써 KGD(known-good-die)의 확보 여부를 또한 확인할 수 있다. KGD 확보 여부를 별도로 테스트함에 있어 비용문제와 제품의 생산지연문제가 발생할 수 있으나, 연결회로층(20) 테스트와 동시에 KGD의 유무를 판단할 수 있게 됨으로써 비용절감 효과와 생산성 향상의 효과를 가져오게 된다.

상술한 KGD 확보 여부를 테스트하기 위해 DTF(design for testability) 기술을 접목하는 것이 바람직하다. 그 예로써, 바운드리-스캔 테스트(boundary-scan test), 빌드 인 셀프 테스트(built in self test)방식을 들 수 있다.

도 4는 본 발명의 바람직한 제3 실시예에 따른 테스트방법을 적용할 수 있는 능동소자가 내장된 기판의 일부분을 도시한 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 외부회로층 접속상태 테스트단계를 설명하기로 한다.

본 실시예에 따른 기판 테스트방법은 상술한 내장된 능동소자의 접속상태 테스트단계 이전에 또는 연결회로층 접속상태 테스트단계 이후에, 기판의 제5 외부회로층(31)에 제5 테스트단자(미 도시)를 접속하여 소스를 인가하고, 제6 외부회로층(32)에 제6 테스트단자(미 도시)를 접속하여 하여 제6 외부회로층(32)에서 출력되는 소스를 측정함으로써, 제5 외부회로층(31)과 제6 외부회로층(32)의 접속상태를 테스트하는 단계를 더 포함하는 것을 특징으로 한다.

본 실시예에 따른 테스트단계는 상술한 접속상태 테스트단계와 무관하게 실행될 수 있다. 이는 내장된 다수의 능동소자(1 내지 4)와 연관되지 않는 회로패턴의 접속상태를 확인하는 테스트단계이기 때문이다.

따라서, 다수의 외부회로층(31 및 32, 33 및 35, 34 및 36 등) 접속상태 테스트를 먼저 수행하여, 상술한 내장된 능동소자의 접속상태 테스트단계(도 2 참조), 연결회로층 접속상태 테스트단계(도 3 참조) 및 후술하는 표면실장 소자의 접속상태 테스트(도 5 참조), 및 기판의 정상작동상태 테스트단계를 기판의 제조공정에 따라 또는 완성된 기판에 연속적으로 수행할 수 있다.

반면에, 상술한 내장된 능동소자의 접속상태 테스트단계, 및 연결회로층 접 속상태 테스트단계를 실행한 이후에 외부회로층 접속상태 테스트를 수행하면, 능동소자와 관련된 회로패턴의 신뢰성을 확인한 후 일반적인 회로패턴의 접속 여부를 확인하게 되어, 접속불량이 가장 빈번히 발생하는 능동소자와 외부회로층 사이의 회로패턴, 및 연결회로층 부분의 접속불량을 먼저 인지하게 되어, 접속불량이 발생한 기판에 이후 테스트를 진행하는 수고를 덜 수 있다. 그에 따라 불량 기판에 불필요한 작업이 지속 되는 것을 방지할 수 있다.

즉, 종래에는 목적하는 최종 기판을 형성한 후 전체테스트만으로 기판의 완성 여부를 판단하였던 것과 달리, 본 발명은 능동소자와 연결된 외부회로층의 접속상태를 별도로 테스트하고, 일반적인 외부회로층(31 및 32, 33 및 35, 34 및 36 등)의 접속상태를 테스트함으로써, 불량 기판의 발생 여부를 제조공정의 중간 단계에서도 확인할 수 있다.

먼저, 기판의 제5 외부회로층(31)에 제5 테스트단자를 접속하고, 제6 외부회로층(32)에 제6 테스트단자를 접속하여 소스의 인가를 위한 준비단계를 거친다.

그 후, 제5 테스트단자에 소스를 인가하여 내층회로층을 통해 제6 외부회로층(32)에 출력되는 소스를 제6 테스트단자에서 측정함으로써, 제5 외부회로층(31)과 제6 외부회로층(32)의 접속상태를 테스트한다.

여기서, 소스는 전압과 전류가 될 수 있고, 오픈/쇼트테스트를 통해 연결회로층의 접속상태를 확인한다.

이때, 오픈테스트(open test)는 제5 테스트단자를 통해 제5 외부회로층(31) 에 정전압을 인가하고, 제6 외부회로층(32)을 통해 출력되는 전압을 제6 테스트단자를 통해 측정한다. 전압계가 제5 테스트단자와 제6 테스트단자에 병렬로 연결되어 전압값을 측정한다. 전압계 값이 정전압 값에 못 미치는 경우 제5 외부회로층(31)과 제6 외부회로층(32)이 접속되어 있다는 것을 알 수 있다.

또한, 쇼트테스트(short test)는 제5 테스트단자에 정전압을 인가하고 제6 테스트단자를 통해 출력되는 전류를 측정한다. 전류계가 제5 테스트단자와 제6 테스트단자에 직렬로 연결되어 제5 외부회로층(31)과 제6 외부회로층(32) 사이의 전류을 측정하는데, 전류계 값이 측정되면 제5 외부회로층(31)과 제6 외부회로층(32)이 접속되어 있다는 것을 알 수 있다.

도 5는 본 발명의 바람직한 제4 실시예에 따른 테스트방법을 적용할 수 있는 능동소자가 내장된 기판의 일부분을 도시한 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 표면실장 소자 접속상태 테스트단계를 설명하기로 한다.

본 실시예에 따른 기판 테스트방법은 상술한 외부회로층 접속상태 테스트단계 이후에 표면실장 소자의 제1 패드와 내층회로층을 통해 연결된 제7 연결회로층(35)에 제7 테스트단자(미 도시)를 접속하여 소스를 인가하고, 표면실장 소자의 제2 패드와 내층회로층을 통해 연결된 제8 연결회로층(36)에 제8 테스트단자(미 도시)를 접속하여 제8 연결회로층에서 출력되는 소스를 제8 테스트단자에서 측정함으로써, 표면실장 소자의 접속상태를 테스트하는 단계를 더 포함하는 것을 특징으로 한다.

여기서, 표면실장 소자(5)는 능동소자 및 수동소자를 포함하며, 기판의 제조목적에 따라 달리 실장될 수 있고, 수개의 소자가 각각 다른 회로층(외부회로층 및 연결회로층)에 실장될 수 있다.

본 실시예에 따른 테스트단계는, 표면실장 소자(5)가 실장되는 회로층(33, 34)에 도 4를 참조하여 설명한 외부회로층 접속상태 테스트를 먼저 수행하여 외부회로층 사이의 접속상태를 확인하고, 표면실장 소자(5)를 기판표면에 실장한 후 본 단계의 테스트를 수행함이 바람직하다.

여기서, 표면실장 소자(5)의 제1 패드와 제2 패드는 기판의 상면에 형성된 연결회로층에 솔더볼 방식 등에 의해 각각 접속되어있고, 기판의 표면실장 소자(5)의 제1 패드와 제2 패드는 내층회로층을 통해 기판의 후면에 형성된 제7 외부회로층(35)과 제8 외부회로층(36)에 연결된다.

먼저, 제1 테스트단자를 제7 외부회로층(35)에 접속하고, 제2 테스트단자를 제8 외부회로층(36)에 접속하여 소스의 인가를 위한 준비단계를 거친다.

그 후, 제7 테스트단자에 소스를 인가하여 제8 외부회로층(36)으로 출력되는 소스를 제8 테스트단자에서 측정한다. 이때, 제1 테스트단자에 입력되는 소스는 상술한 바와 같이 전압, 전류, 정전기가 될 수 있다.

한편, 표면실장 소자(5)가 능동소자인 경우 상술한 바와 같이 정전기를 인가하여 디지털 전류/전압 테스트방법으로 측정하고, 또한 기능테스트신호를 인가하여 측정한다. 또한, 표면실장 소자(5)가 수동소자인 경우 상술한 오픈/쇼트 테스트를 통해 접속상태를 확인한다.

본 발명의 바람직한 제5 실시예에 따른 기판 테스트방법은, 표면실장 소자 접속상태 테스트단계 이후에, 기판의 외부연결 컨넥터에 전원을 인가하여 기판의 정상작동상태를 테스트하는 단계를 더 포함하는 것을 특징으로 한다.

이러한 테스트단계는 기판이 제품에 적용하기에 충분히 완성되었는지를 테스트하는 단계이다.

먼저, 기판의 외부연결 컨넥터(미 도시)에 외부 전원입력단자(미 도시)를 연결한다. 기판 전체에 전원을 입력하기 위함이다. 그 후, 외부연결 컨넥터에 전원을 인가한다.

이때, 기판이 목적하는 대로 제조된 경우라면, 기판의 외부연결 컨넥터로 들어온 전원에 의해 내장된 다수의 능동소자(도 1 참조) 및 표면실장 소자(도 1 참조)들이 각각 작동하고, 외부에 형성된 모든 회로층에서 각각의 소스값을 측정할 수 있다. 이때 모든 회로층에서 소스값을 최종적으로 확인함으로써 기판의 테스트단계가 종료된다.

또한, 능동소자가 내장된 기판을 최종제품에 채용하고 제품에 전원을 인가하여, 제품이 목적하는 기능을 제대로 수행하는지 여부를 판단함으로써 정상작용상태 테스트를 수행할 수 있다.

도 6은 본 발명의 제6 실시예에 따른 테스트방법을 적용할 수 있는 능동소자 가 내장된 기판을 도시한 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 기판의 테스트 방법을 설명하기로 한다.

여기서, 도 6에 도시한 기판은 제품에 적용할 수 있는 완성된 기판으로, 도 1에 도시한 기판과 그 구성은 동일하나, 본 실시예에 따른 테스트방법을 명확히 설명을 위해 도 1과 참조번호를 달리할 뿐이다.

또한, 기판에 형성된 모든 외부회로층에 다수의 테스트단자(미 도시)를 모두 접속한 후, 후술하는 테스트단계에 필요한 테스트단자에만 소스를 인가하여 출력되는 소스를 각각 측정함으로써 연속적으로 테스트를 수행할 수 있다. 이 경우 테스트단자를 테스트단계마다 옮겨가며 테스트를 수행하여야 하는 불편을 해소할 수 있다.

특히, 본 실시예에 따른 테스트방법은, 기판에 형성된 회로패턴 중 일부의 회로패턴에 대해 각각 테스트하는 것과 달리, 도 6에서 도시한 기판의 모든 회로패턴의 접속상태를 단계적으로 테스트하여, 완성된 기판의 신뢰성을 확보하기 위한 확실한 솔루션을 제공하며, 능동소자를 내장한 기판의 접속상태를 테스트함에 있어 일반적인 방향을 제시한다.

먼저, 외부회로층(311 내지 316) 사이의 접속상태를 테스트한다. 이러한 외부회로층은 기판에 내장된 능동소자와 연관되지 않는 외부회로층으로 오픈/쇼트 테스트를 실시하여 접속상태를 테스트한다.

이러한, 오픈/쇼트 테스트는 도 4를 참조하여 제3 실시예에서 설명한 테스트 단계와 동일하게 수행되며, 예를 들면, 기판의 제1 외부회로층(311, 313, 315)에 접속한 제1 테스트단자(미 도시)에 소스를 인가하고, 제1 외부회로층(311, 313, 315)과 내층회로층을 통해 연결된 제2 외부회로층(312, 314, 316)에 접속한 제2 테스트단자(미 도시)에서 출력되는 소스를 측정한다.

이러한, 외부회로층 사이의 접속은 다층기판에서 일반적으로 형성되며, 층간접속을 위한 기본구조를 이루므로, 가장 먼저 테스트한다.

다음, 능동소자의 접속상태를 테스트한다. 능동소자(100)에 포함된 정전방전 보호회로의 전압강하를 측정하여 능동소자와 외부회로층(321, 322, 323, 324) 사이의 접속상태를 측정한다.

이러한, 정전방전 보호회로의 전압강하를 측정은 도 2를 참조하여 제1 실시예에서 설명한 테스트단계와 동일하게 수행되며, 예를 들면, 제1 능동소자(1)와 연결된 제3 외부회로층(321)에 제3 테스트단자(미 도시)를 접속하여 정전기를 인가하고, 제1 능동소자와 연결된 제4 외부회로층(323, 324)에 접속된 제4 테스트단자(미 도시)에서 전압강하 값을 측정한다.

그 후, 연결회로층(400)의 접속상태를 테스트한다. 도 3을 참조하여 제2 실시예에서 설명한 테스트단계와 동일하게 수행되며, 예를 들면, 제2 능동소자(110)와 연결된 제5 외부회로층(325, 329)에 제5 테스트단자(미 도시)를 접속하여 소스를 인가하고, 제3 능동소자(120)와 연결된 제6 외부회로층(326, 328)에 접속된 제6 테스트단자(미 도시)에서 출력되는 소스를 측정한다.

이러한 연결회로층(400)은 기판에 내층에 형성되며, 외부회로층과 직접 연결되지 않더라도, 별도의 테스트 회로패턴을 형성하지 않고 내장된 능동소자(110, 120)와 연결된 외부회로층(325, 326)을 이용하여 우회적으로 접속상태를 테스트할 수 있다.

또한, 표면실장 소자(5)의 접속상태를 테스트한다. 도 4를 참조하여 제4 실시예에서 설명한 테스트단계와 동일하게 수행되며, 예를 들면, 제7 외부회로층(314)에 제7 테스트단자(미 도시)를 접속하여 소스를 인가하고, 표면실장 소자(200)와 내층회로층을 통해 연결된 제8 외부회로층(316)에 접속한 제8 테스트단자(미 도시)에서 출력되는 소스를 측정한다.

마지막으로, 기판의 정상작동상태를 테스트한다. 본 테스트단계는 제5 실시예서 설명한 테스트단계와 동일하므로 상세한 설명은 생략한다.

상술한 테스트단계를 순차적으로 수행함으로써, 기판에 형성된 모든 회로패턴의 접속상태를 확인할 수 있다. 상기 테스트단계를 연속적으로 실시하면, 어느 하나의 테스트단계를 착오로 생략하는 실수를 최소화할 수 있어 기판의 신뢰성을 확보할 수 있다.

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.

도 1은 본 발명의 실시예에 따른 테스트방법이 적용될 수 있는 능동소자가 내장된 기판의 단면도이다.

도 2는 본 발명의 바람직한 제1 실시예에 따른 테스트방법을 적용할 수 있는 능동소자가 내장된 기판의 일부분을 도시한 단면도이다.

도 3은 본 발명의 바람직한 제2 실시예에 따른 테스트방법을 적용할 수 있는 능동소자가 내장된 기판의 일부분을 도시한 단면도이다.

도 4는 본 발명의 바람직한 제3 실시예에 따른 테스트방법을 적용할 수 있는 능동소자가 내장된 기판의 일부분을 도시한 단면도이다.

도 5는 본 발명의 바람직한 제4 실시예에 따른 테스트방법을 적용할 수 있는 능동소자가 내장된 기판의 일부분을 도시한 단면도이다.

도 6은 본 발명의 바람직한 제6 실시예에 따른 테스트방법을 적용할 수 있는 능동소자가 내장된 기판의 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

1, 2, 3, 4, 100, 110, 120, 130 : 능동소자

5, 6, 200, 210 : 표면실장 소자

11, 12, 13, 14, 15, 16, 17, 18, 19, 321, 322, 323, 324, 325, 326, 327, 328, 329 : 외부회로층(내장된 능동소자의 접속패드와 연결됨)

31, 32, 33, 34, 35, 36, 311, 312, 313, 314, 315, 316 : 외부회로층(내장 된 능동소자의 접속패드와 연결되지 않음)

20, 400 : 연결회로층

Claims

(a) 기판에 내장된 제1 능동소자의 제1 접속패드와 연결된 제1 외부회로층에 제1 테스트단자를 접속하고, 상기 제1 능동소자의 제2 접속패드와 연결된 제2 외부회로층에 제2 테스트단자를 접속하는 단계; 및

(b) 상기 제1 테스트단자를 통해 정전기를 인가하여 상기 제1 능동소자에 포함된 정전방전 보호회로의 전압강하를 상기 제1 능동소자의 상기 제2 접속패드와 연결된 상기 제2 외부회로층에서 출력되는 전압값 또는 전류값을 통해 상기 제2 테스트단자에서 측정함으로써, 상기 기판에 내장된 상기 능동소자와 상기 외부회로층의 접속상태 테스트하는 단계를 포함하는 기판의 테스트방법.
청구항 1에 있어서,

상기 (b)단계 이후에,

(c) 상기 기판에 내장된 제2 능동소자의 제1 접속패드와 연결된 제3 외부회로층에 제3 테스트단자를 접속하고, 제3 능동소자의 제1 접속패드와 연결된 제4 외부회로층에 제4 테스트단자를 접속하는 단계; 및

(d) 상기 제3 테스트단자를 통해 소스를 인가하여 상기 제4 테스트단자에서 출력되는 소스를 측정함으로써, 상기 제2 능동소자와 상기 제3 능동소자를 연결하는 연결회로층 접속상태를 테스트하는 단계를 더 포함하는 것을 특징으로 하는 기판의 테스트방법.
청구항 1에 있어서,

상기 (a)단계 이전에,

(e) 상기 기판의 제5 외부회로층에 제5 테스트단자를 접속하고, 상기 제5 외부회로층과 내층회로층을 통해 연결된 제6 외부회로층에 제6 테스트단자를 접속하는 단계; 및

(f) 상기 제5 테스트단자에 소스를 인가하여 상기 제6 테스트단자에서 출력되는 소스를 측정함으로써, 상기 제5 외부회로층과 상기 제6 외부회로층의 접속상태를 테스트하는 단계를 더 포함하는 것을 특징으로 하는 기판의 테스트방법.
청구항 2에 있어서,

상기 (d)단계 이후에,

(e) 상기 기판의 제5 외부회로층에 제5 테스트단자를 접속하고, 상기 제5 외부회로층과 내층회로층을 통해 연결된 제6 외부회로층에 제6 테스트단자를 접속하는 단계; 및

(f) 상기 제5 테스트단자에 소스를 인가하여 상기 제6 테스트단자에서 출력되는 소스를 측정함으로써, 상기 제5 외부회로층과 상기 제6 외부회로층의 접속상태를 테스트하는 단계를 더 포함하는 것을 특징으로 하는 기판의 테스트방법.
청구항 4에 있어서,

상기 (f)단계 이후에

(g) 상기 기판의 표면에 실장된 표면실장 소자의 제1 패드와 내층회로층을 통해 연결된 제7 외부회로층에 제7 테스트단자를 접속하고, 상기 표면실장 소자의 제2 패드와 내층회로층을 통해 연결된 제8 외부회로층에 제8 테스트단자를 접속하는 단계; 및

(h) 상기 제7 테스트단자에 소스를 인가하여 상기 제8 테스트단자에서 출력되는 소스를 측정함으로써, 상기 표면실장 소자의 접속상태를 테스트하는 단계를 더 포함하는 것을 특징으로 하는 기판의 테스트방법.
청구항 5에 있어서,

상기 (h)단계 이후에,

(i) 상기 기판의 외부연결 컨넥터에 외부 전원입력단자를 연결하고, 상기 외부연결 컨넥터에 전원을 인가하여 상기 제1 내지 8 외부회로층의 소스값을 측정함으로써 상기 기판의 정상작동상태를 테스트하는 단계를 더 포함하는 것을 특징으로 하는 기판의 테스트방법.
(a) 기판의 제1 외부회로층에 접속된 제1 테스트단자에 소스를 인가하고, 상기 제1 외부회로층과 내층회로층을 통해 연결된 제2 외부회로층에 출력되는 소스를 제2 테스트단자에서 측정함으로써, 상기 제1 외부회로층과 상기 제2 외부회로층의 접속상태를 테스트하는 단계;

(b) 상기 기판에 내장된 제1 능동소자의 제1 접속패드와 연결된 제3 외부회로층에 제3 테스트단자를 연결하여 정전기를 인가하고, 상기 제1 능동소자의 제2 접속패드와 연결된 제4 외부회로층에 출력되는 상기 제1 능동소자에 포함된 정전방전 보호회로의 전압강하를 상기 제1 능동소자의 상기 제2 접속패드와 연결된 상기 제4 외부회로층의 전압값 또는 전류값을 통해 제4 테스트단자에서 측정함으로써, 상기 능동소자와 상기 외부회로층의 접속상태를 테스트하는 단계;

(c) 상기 기판에 내장된 제2 능동소자와 연결된 제5 외부회로층에 접속된 제5 테스트단자에 소스를 인가하고, 상기 제2 능동소자와 연결회로층을 통해 접속하는 제3 능동소자와 연결된 제6 외부회로층에 출력되는 소스를 제6 테스트단자에서 측정함으로써, 상기 제2 능동소자와 상기 제3 능동소자를 연결하는 상기 연결회로층의 접속상태를 테스트하는 단계;

(d) 상기 기판의 표면에 실장된 표면실장 소자와 내층회로층을 통해 연결된 제7 외부회로층에 접속된 제7 테스트단자에 소스를 인가하고, 상기 표면실장 소자와 내층회로층을 통해 연결된 제8 외부회로층에서 출력되는 소스를 제8 테스트단자에서 측정함으로써, 상기 표면실장 소자의 접속상태를 테스트하는 단계; 및

(e) 상기 기판의 외부연결 컨넥터에 전원을 인가하여 상기 제1 내지 8 외부회로층의 소스값을 측정함으로써 상기 기판의 정상작동상태를 테스트하는 단계를 포함하는 것을 특징으로 하는 기판의 테스트방법.