CN102903650A - 半导体元件测试装置 - Google Patents

半导体元件测试装置 Download PDF

Info

Publication number
CN102903650A
CN102903650A CN201110396786XA CN201110396786A CN102903650A CN 102903650 A CN102903650 A CN 102903650A CN 201110396786X A CN201110396786X A CN 201110396786XA CN 201110396786 A CN201110396786 A CN 201110396786A CN 102903650 A CN102903650 A CN 102903650A
Authority
CN
China
Prior art keywords
contact
semiconductor device
testing apparatus
circuit board
device testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110396786XA
Other languages
English (en)
Other versions
CN102903650B (zh
Inventor
许振荣
曾昭晟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Starr Technology (wuhan) Co Ltd
Original Assignee
Star Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Star Technologies Inc filed Critical Star Technologies Inc
Publication of CN102903650A publication Critical patent/CN102903650A/zh
Application granted granted Critical
Publication of CN102903650B publication Critical patent/CN102903650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种半导体元件测试装置，包含一基础电路板及一信号转接板。该基础电路板包含一内区，包含多个第一接触件；以及一外区，包含多个第一端点及第二端点，其中该第一接触件通过该基础电路板内部的多个第一导通件电气连接至该第一端点。该信号转接板设置于该基础电路板上，该信号转接板包含多个第二接触件，通过该基础电路板的第一接触件电气连接至该第一端点。

Description

半导体元件测试装置
技术领域
本发明关于一种半导体元件测试装置，且特别关于一种具有基础电路板及辅助电路板(例如电力板或信号转接板)的半导体元件其测试装置。
背景技术
一般而言，晶片上的集成电路元件必须先行测试其电气特性，以判定集成电路元件是否良好。良好的集成电路将被选出以进行后续的封装工艺，而不良品将被舍弃以避免增加额外的封装成本。完成封装的集成电路元件也必须再进行另一次电性测试以筛选出封装不良品，进而提升最终成品良率。
传统测试卡采用悬臂式探针及垂直式探针二种。悬臂式探针通过一横向悬臂提供探针针部在接触一待测集成电路元件时适当的纵向位移，以避免探针针部施加于该待测集成电路元件的应力过大。然而，由于悬臂式探针需要空间容纳该横向悬臂，而此空间将限制悬臂式探针以对应高密度信号接点的待测集成电路元件的细间距排列，因此无法应用于具有高密度信号接点的待测集成电路元件。
垂直式探针虽可以对应高密度信号接点的待测集成电路元件的细间距排列，并通过探针本身的弹性变形提供针尖在接触待测集成电路元件所需的纵向位移。然而，当探针本身的变形量过大时，相邻探针将因彼此接触而发生短路或相互碰撞。
US 6,967,577揭示一种应用于具有垂直式探针的测试卡的间距调整器，其经配置将集成电路晶片的间距调整至一较大间距，以便符合印刷电路板上的线距。
图1例示一现有测试卡10的俯视图，该测试卡10具有悬臂式探针15；图2例示该测试卡10的内部线路。参考图1，该测试卡10包含多个电力接触件23，设置于一电力环区21；多个信号接触件33，设置于一信号环区31；以及多个端点43，设置于一外环区41，其中该电力环区21较该信号环区31接近该测试卡10的中心11。该端点43电气连接于该测试卡10的背面的接触件(未显示于图中)以与背面的测试机台的接脚形成电气通路；该探针15通过尖端经由开口13接触一待测元件，并通过其尾端电气连接该信号接触件33。该信号接触件33再通过内部线路35电气连接于该端点43，如图2所示。在该测试卡10中，该探针15必须跨越该电力环区21方可连接在该信号环区31的信号接触件33；然而，该探针15的跨越设计增加该探针15的长度，造成信号损失问题。
图3例示一现有测试卡110的俯视图，该测试卡110具有悬臂式探针115；图4例示该测试卡110的内部线路。参考图3，该测试卡110包含多个电力接触件123，设置于一电力环区121；多个信号接触件133，设置于一信号环区131；以及多个端点143，设置于一外环区141，其中该信号环区131较该电力环区121接近该测试卡110的中心111。该端点143电气连接于该测试卡110的背面的接触件(未显示于图中)以与背面的测试机台的接脚形成电气通路；该探针115通过尖端经由开口111接触一待测元件，并通过尾端电气连接该信号接触件133。该信号接触件133再通过内部线路135电气连接于该端点143，如图4所示。
在该测试卡110中，该探针115直接接触该信号接触件133，不需跨越该电力环区21，因此信号损失可大幅降低。然而，为了电气连接在该信号环区131的信号接触件133与在该外环区141的端点143，该内部线路135必须穿越该电力环区121(位于该信号环区131与该外环区141之间)；此外，该内部线路135不可与该电力接触件123(位于该信号环区131与该外环区141之间)形成交叉，因此必须形成转角，避开该电力接触件123。如此，该内部线路135的长度增加，造成信号损失问题。此外，传送信号的内部线路135非常接近该电力接触件123，而该电力接触件123的电压可能影响该内部线路135传送的信号，造成信号干扰。
发明内容
本发明的目的在于为解决现有技术中存在的上述问题而提供一种半导体元件测试装置。
本发明提供了一种半导体元件测试装置，其包含一基础电路板及一辅助电路板，该辅助电路板可为一电力板或一信号转接板。
本发明提供了一种半导体元件测试装置，包含一基础电路板及一信号转接板。该基础电路板包含一内区，包含多个第一接触件；以及一外区，包含多个第一端点及第二端点，其中所述多个第一接触件通过该基础电路板内部的多个第一导通件电气连接至所述多个第一端点。该信号转接板设置于该基础电路板之上，该信号转接板包含多个第二接触件，通过该基础电路板的第一接触件电气连接至所述多个第一端点。
在本发明的实施例中，假设该信号探针用以和另一信号端点形成电气通路，设计者不需变更该信号探针的位置或变更该基础电路板；设计者可通过使用另一信号转接板的导通件的横向部将该信号转接板的一接触件电气连接至另一接触件，其位置对应于另一特定第一接触件(其电气连接于另一信号端点)。如此，即可通过该信号转接板让该基础电路板共用于不同的测试需求。
本发明还提供了一种半导体元件测试装置，包含一基础电路板及一电力板。该基础电路板包含一内区，包含多个第一接触件；以及一外区，包含多个第一端点及第二端点，其中所述多个第一接触件通过该基础电路板内部的多个第一导通件电气连接至所述多个第一端点。该电力板以不覆盖该内区的方式设置于该基础电路板上，该电力板包含多个第二接触件，通过该基础电路板内部的多个第二导通件电气连接至该第二端点。
在本发明的实施例中，该电力接触件(第二接触件)及该信号接触件(第一接触件)分别设置于不同的电路板上，该信号探针不需跨越该电力板所在的中间区即可电气连接该信号接触件，因而实质上解决了探针跨越所造成的信号损失问题。此外，传送电力的导通孔可集中设置于该基板电路板的特定区域，传递信号的内部导线的布局设计即可轻易地回避该导通孔的位置，因此传递信号的内部导线可以实质上设计成直线，不需形成转角以避开该电力接触件。如此，传递信号的内部导线不会贴近传送电力的导通孔，因而传送电力的导通孔的电压不会干扰该内部导线上的信号，也即不会造成干扰。
上文已相当广泛地概述本发明的技术特征及优点，以使下文的本发明详细描述得以获得较佳了解。构成本发明的申请专利范围标的的其它技术特征及优点将描述于下文。本发明所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中具有通常知识者也应了解，这类等效建构无法脱离后附的申请专利范围所界定的本发明的精神和范围。
附图说明
图1例示一现有测试卡的俯视图；
图2例示图1的测试卡的内部线路；
图3例示一现有测试卡的俯视图；
图4例示图3的测试卡的内部线路；
图5为一剖示图，例示本发明一实施例的半导体元件测试装置；
图6为一分解图，例示图5的半导体元件测试装置；
图7为一局部放大图，例示本发明一实施例的基础电路板的下表面；
图8为仰视图，例示本发明一实施例的电力板的下表面；
图9为一局部放大图，例示本发明一实施例的基础电路板的第一膜层的布局；
图10为一局部放大图，例示本发明一实施例的基础电路板的第二膜层的布局；
图11为一局部放大图，例示本发明一实施例的电力板；
图12为一局部放大图，例示本发明一实施例的基础电路板及电力板的连接技术；
图13为一剖示图，例示本发明另一实施例的的半导体元件测试装置；
图14为一分解图，例示图13的半导体元件测试装置；
图15为一局部放大图，例示本发明一实施例的基础电路板的下表面；
图16为仰视图，例示本发明一实施例的信号转接板的下表面；
图17例示本发明一实施例的信号转接板的功能；
图18例示本发明另一实施例的信号转接板的功能。
其中，附图标记说明如下：
测试卡：10；                  中心：11；
开口：13；                    悬臂式探针：15；
电力环区：21；                电力接触件：23；
信号环区：31；                信号接触件：33；
内部线路：35；                   外环区：41；
端点：43；                       测试卡：110；
中心：111；                      开口：113；
悬臂式探针：115；                电力环区：121；
电力接触件：123；                信号环区：131；
信号接触件：133；                内部线路：135；
外环区：141；                    端点：143；
半导体元件测试装置：200；        支撑物：211；
环氧树脂：213；                  信号探针：215；
电力探针：217；                  中心：218；
开口：219；                      基础电路板：220；
内区：221；                      第一接触件：223；
外区：225                        第一端点：227A
测试接垫：227B                   第二端点：229A
测试接垫：229B                   电力板：230
中间区：231                      电力接触件：233
接触组：233A-233F                中央圆形开口：235
第二接触点：236A-236F            第一接触点：237A-239F
导通孔：238、239                 第一导通件：240
导线：241                        导通孔：243A、243B
第一膜层：245                    第二膜层：247
测试头：250                      信号接脚：251
电力接脚：253                    待测元件：260
信号接垫：261                    电力接垫：263
连接器：270                      插座：271
插销：273                        电力导线：281
导通孔：283                      半导体元件测试装置：300
中心：318                        开口：319
基础电路板：320                  内区：321
第一接触件：323                  外区：325
第一端点：327A            第二端点：329A
中间区：331               开口：319
信号转接板：350           信号转接板：350′
第二接触件：353、353A     第二接触件：353B、353C
中央圆形开口：355         横向部：357
具体实施方式
图5为一剖示图，例示本发明一实施例的半导体元件测试装置200，图6为一分解图，例示本发明的半导体元件测试装置200。在本发明的一实施例中，该半导体元件测试装置200包含一基础电路板220、一电力板230、至少一信号探针215以及至少一电力探针217。在本发明的一实施例中，该基础电路板220包含一支撑物211，且该信号探针215以及该电力探针217通过环氧树脂213固定于该支撑物211上。在本发明的一实施例中，该基础电路板220包含一第一膜层245及一第二膜层247。
图7为一局部放大图，例示本发明一实施例的基础电路板220的下表面；图8为仰视图，例示本发明一实施例的电力板230的下表面。在本发明的一实施例中，该基础电路板220包含一内区221，包含多个第一接触件(例如信号接触件)223；一外区225，包含多个第一端点(例如信号端点)227A及第二端点(例如电力端点)229A；以及一中间区231，夹置于该内区221及该外区225之间，其中该电力板230以不覆盖该内区221的方式设置于该基础电路板220上。
参考图8，在本发明的一实施例中，该电力板230包含多个第二接触件(例如电力接触件)233。在本发明的一实施例中，该基础电路板220包含一开口219，实质上设置于该基础电路板220的中心，该内区221设置于该开口219及该外区225之间。在本发明的一实施例中，该电力板230环状且包含一中央圆形开口235，其曝露该基础电路板220的内区221。
再参图5，在本发明的一实施例中，该信号探针215包含一尖端及一尾端，该尖端经配置以接触一待测元件260的信号接垫261，该尾端电气连接于该多个信号接触件223中的一个；该电力探针217包含一尖端及一尾端，该尖端经配置以接触该待测元件260的电力接垫263，该尾端电气连接于该多个电力接触件233中的一个。
图9为一局部放大图，例示本发明一实施例的基础电路板220的第一膜层245的布局。参考图5及图9，在本发明的一实施例中，该基础电路板220的第一接触件223通过该基础电路板220内部的多个第一导通件240电气连接至该第一端点227A，其中该第一导通件240包含导线241及导通孔243A、243B。在本发明的一实施例中，该导通孔243B电气连接该基础电路板220底面的第一端点227A至该基础电路板220顶面的测试接垫227B，如此测试机台的测试头250的信号接脚251即可通过接触该测试接垫227B而与该信号探针215形成电气通路。
图10为一局部放大图，例示本发明一实施例的基础电路板220的第二膜层247的布局。参考图5及图10，在本发明的一实施例中，该电力板230的第二接触件233通过该基础电路板220内部的多个第二导通件(电力接线)280电气连接至该第二端点229A，其中该第二导通件280包含电力导线281及导通孔283。在本发明的一实施例中，该导通孔283电气连接该基础电路板220底面的第二端点229A至该基础电路板220顶面的测试接垫229B，如此测试机台的测试头250的电力接脚253即可通过接触该测试接垫229B而与该电力探针217形成电气通路。
图11为一局部放大图，例示本发明一实施例的电力板230。在本发明的一实施例中，该电力板230的第二接触件233分成多个接触组233A至233F，该电力板230另包含多个具有导通孔239的第一接触点237A至237F，且该多个第一接触点237A至237F中的一个通过该电力板230内部的导通件而电气连接于同一接触组的电力接触件233。例如，该第一接触点237A电气连接于该接触组233A的第二接触件233，依此类推。在本发明的一实施例中，该多个第一接触点237A至237F设置于该电力板230的一外围区。
图12为一局部放大图，例示本发明一实施例的基础电路板220及电力板230的连接技术。在本发明的一实施例中，该基础电路板220包含多个第二接触点236A至236F，该第二接触点236A至236F的位置对应该第一接触点237A至237F的位置。在本发明的一实施例中，该电力板230通过一连接器270固定于该基础电路板220上。在本发明的一实施例中，该连接器270包含一插座271，设置于该基础电路板220上；以及一插销273，插入该插座271，该电力板230夹置于该插座271及该插销273之间。
再参图5及图7，该电力接触件233及该信号接触件223分别设置于不同的电路板230及220上，该信号探针215不需跨越该电力板220所在的中间区231即可电气连接该信号接触件223，因而实质上解决了探针跨越所造成的信号损失问题。
再参图9，该电力接触件233及该信号接触件223分别设置于不同的电路板230及220上，传送电力的导通孔238可集中设置于该基板电路板220的特定区域，传递信号的内部导线241的布局设计即可轻易地回避该导通孔238的位置，因此传递信号的内部导线241可以实质上设计成直线，不需形成转角以避开该电力接触件233。如此，传递信号的内部导线241不会贴近传送电力的导通孔238，因而传送电力的导通孔238的电压不会干扰该内部导线241上的信号，也即不会造成干扰。
图13为一剖示图，例示本发明另一实施例的的半导体元件测试装置300，图14为一分解图，例示本发明的半导体元件测试装置300。在本发明的一实施例中，该半导体元件测试装置300包含一基础电路板320、一电力板230、一信号转接板350、至少一信号探针215以及至少一电力探针217。在本发明的一实施例中，该基础电路板320包含一支撑物211，且该信号探针215以及该电力探针217通过环氧树脂213固定于该支撑物211上。
图15为一局部放大图，例示本发明一实施例的基础电路板320的下表面；图16为仰视图，例示本发明一实施例的信号转接板350的下表面。在本发明的一实施例中，该基础电路板320包含一内区321，包含多个第一接触件(例如信号接触件)323；一外区325，包含多个第一端点(例如信号端点)327A及第二端点(例如电力端点)329A；以及一中间区331，夹置于该内区321及该外区325之间，其中该信号转接板350以不覆盖该中间区331及该外区325的方式设置于该内区321上。
在本发明的一实施例中，该第一接触件323呈一环状排列，且各第一接触件323电气连接至一相应的第一端点(信号端点)327A。在本发明的一实施例中，该多个第一接触件323呈多个环状排列，例如8个环状排列。
参考图16，在本发明的一实施例中，该信号转接板350包含多个第二接触件(例如信号接触件)353。在本发明的一实施例中，该基础电路板320包含一开口319，实质上设置于该基础电路板320的中心，该内区321设置于该开口319及该外区325之间。在本发明的一实施例中，该信号转接板350呈环状且包含一中央圆形开口355，其曝露该基础电路板320的开口319。
再参图13，在本发明的一实施例中，该信号探针215包含一尖端及一尾端，该尖端经配置以接触一待测元件260的信号接垫261，该尾端电气连接于该多个信号接触件353中的一个，进而电气连接于该基础电路板320的第一接触件323；该电力探针217包含一尖端及一尾端，该尖端经配置以接触该待测元件260的电力接垫263，该尾端电气连接于该多个电力接触件233中的一个。
图17例示本发明一实施例的信号转接板350的功能。在本发明的一实施例中，该信号转接板350包含一接触件353A、一接触件353B、以及一导通件，其具有一横向部357A，电气连接该接触件353A及该接触件353B。在本发明的一实施例中，该信号转接板350的接触件353B电气连接于该基础电路板320的第一接触件323，该信号探针215电气连接该接触件353A。
再参图15，当该基础电路板320完成之后，该第一接触件323与该信号端点227A的电气连接即固定，无法更改。该信号探针215用以接触该基础电路板320上特定第一接触件323，以便与特定信号端点227A形成电气通路。在没有使用该信号转接板350的情形下，该信号探针215的尾端必须直接接触该特定第一接触件323(电气连接于特定信号端点227A)，也即该信号探针215的位置受限于该基础电路板320的特定第一接触件323与特定信号端点227A之间的电气通路。
再参图17，在使用该信号转接板350的情形下，该测试装置300的设计者即可弹性地设置该信号探针215的位置，无需考量该基础电路板320的特定第一接触件323与特定信号端点227A之间的电气通路。例如，假设该信号探针215用以和该特定信号端点227A(电气连接于该特定第一接触件323)形成电气通路，设计者不需将该信号探针215直接接触该特定第一接触件323；设计者反而可以将该信号探针215直接接触该接触件353A，并通过该导通件的横向部357A电气连接至该接触件353B，其位置对应于该特定第一接触件323，如此即可通过该特定第一接触件323与该特定信号端点227A形成电气通路。
图18例示本发明另一实施例的信号转接板350′的功能。假设该信号探针215用以和另一信号端点227A形成电气通路，设计者不需变更该信号探针215的位置或变更该基础电路板320；设计者可通过该信号转接板350′的导通件的横向部357B电气连接该接触件353A至该接触件353C，其位置对应于另一特定第一接触件323(其电气连接于另一信号端点227A)。换言之，通过该信号转接板，该基础电路板320可共用于不同的测试需求。
本发明的技术内容及技术特点已揭示如上，然而本发明所属技术领域中具有通常知识者应了解，在不背离后附申请专利范围所界定的本发明精神和范围内，本发明的教示及揭示可作种种的替换及修饰。例如，上文揭示的许多工艺可以不同的方法实施或以其它工艺予以取代，或者采用上述二种方式的组合。
此外，本案的权利范围并不局限于上文揭示的特定实施例的工艺、机台、制造、物质的成份、装置、方法或步骤。本发明所属技术领域中具有通常知识者应了解，基于本发明教示及揭示工艺、机台、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发者，其与本案实施例揭示者以实质相同的方式执行实质相同的功能，而达到实质相同的结果，也可使用于本发明。因此，以下的申请专利范围用以涵盖用以此类工艺、机台、制造、物质的成份、装置、方法或步骤。

Claims (29)

1.一种半导体元件测试装置，包含：
一基础电路板，包含：
一内区，包含多个第一接触件；以及
一外区，包含多个第一端点及第二端点，其中所述多个第一接触件通过该基础电路板内部的多个第一导通件电气连接至所述多个第一端点；以及
一信号转接板，设置于该基础电路板之上，该信号转接板包含多个第二接触件，通过该基础电路板的第一接触件电气连接至所述多个第一端点。
2.根据权利要求1所述的半导体元件测试装置，其中所述多个第一接触件呈一环状排列。
3.根据权利要求1所述的半导体元件测试装置，其中所述多个第一接触件呈多个环状排列。
4.根据权利要求1所述的半导体元件测试装置，其中该第二导通件包含一横向部，电气连接所述多个第二接触件中的一个至所述多个第一接触件中的一个。
5.根据权利要求1所述的半导体元件测试装置，其中该基础电路板包含一开口，该开口设置于该基础电路板的中心，该信号转接板呈环状且包含一中央圆形开口，其曝露该基础电路板的开口。
6.根据权利要求1所述的半导体元件测试装置，其中该信号转接板设置于该内区，且不覆盖该外区。
7.根据权利要求6所述的半导体元件测试装置，另包含一电力板，以不覆盖该内区及该外区的方式设置于该基础电路板上，该电力板包含多个电力接触件，通过该基础电路板内部的多个电力线电气连接至所述多个第二端点。
8.根据权利要求7所述的半导体元件测试装置，其中该电力板设置于一中间区，夹置于该内区及该外区之间。
9.根据权利要求7所述的半导体元件测试装置，其中该电力板呈环状且包含一中央圆形开口，其曝露该基础电路板的内区。
10.根据权利要求7所述的半导体元件测试装置，其中该多个电力接触件分成多个接触组，该电力板另包含多个第一接触点，所述多个第一接触点中的一个电气连接于同一接触组的电力接触件。
11.根据权利要求10所述的半导体元件测试装置，其中该基础电路板包含多个第二接触点，该第二接触点的位置对应该第一接触点的位置。
12.根据权利要求10所述的半导体元件测试装置，其中该第一接触点设置于该电力板的一外围区。
13.根据权利要求12所述的半导体元件测试装置，另包含至少一连接器，经配置以连接该基础电路板及该电力板。
14.根据权利要求13所述的半导体元件测试装置，其中该连接器包含：
一插座，设置于该基础电路板上；
一插销，插入该插座，该电力板夹置于该插座及该插销之间。
15.根据权利要求7所述的半导体元件测试装置，另包含至少一电力探针，包含一尖端及一尾端，该尖端经配置以接触一待测元件，该尾端电气连接于所述多个电力接触件中的一个。
16.根据权利要求1所述的半导体元件测试装置，另包含至少一信号探针，包含一尖端及一尾端，该尖端经配置以接触一待测元件，该尾端电气连接于所述多个第二接触件中的一个。
17.一种半导体元件测试装置，包含：
一基础电路板，包含：
一内区，包含多个第一接触件；以及
一外区，包含多个第一端点及第二端点，其中所述多个第一接触件通过该基础电路板内部的多个第一导通件电气连接至所述多个第一端点；以及
一电力板，以不覆盖该内区的方式设置于该基础电路板之上，该电力板包含多个第二接触件，通过该基础电路板内部的多个第二导通件电气连接至所述多个第二端点。
18.根据权利要求17所述的半导体元件测试装置，其中该电力板设置于一中间区，夹置于该内区及该外区之间。
19.根据权利要求17所述的半导体元件测试装置，其中该基础电路板包含一第一膜层及一第二膜层，该第一导通件包含多个设置于该第一膜层内的第一导线，该第二导通件包含多个设置于该第二膜层内的第二导线。
20.根据权利要求17所述的半导体元件测试装置，其中该第一接触件为信号接触件，该第一端点为信号端点，该第二接触件为电力接触件，该第二端点为电力端点。
21.根据权利要求17所述的半导体元件测试装置，其中该基础电路板包含一开口，设置于该基础电路板的中心，该内区设置于该开口及该外区之间。
22.根据权利要求17所述的半导体元件测试装置，其中该电力板呈环状且包含一中央圆形开口，其曝露该基础电路板的内区。
23.根据权利要求17所述的半导体元件测试装置，其中该多个第二接触件分成多个接触组，该电力板另包含多个第一接触点，所述多个第一接触点中的一个电气连接于同一接触组的第二接触件。
24.根据权利要求23所述的半导体元件测试装置，其中该基础电路板包含多个第二接触点，该第二接触点的位置对应该第一接触点的位置。
25.根据权利要求23所述的半导体元件测试装置，其中该第一接触点设置于该电力板的一外围区。
26.根据权利要求17所述的半导体元件测试装置，另包含至少一连接器，经配置以连接该基础电路板及该电力板。
27.根据权利要求26所述的半导体元件测试装置，其中该连接器包含：
一插座，设置于该基础电路板上；
一插销，插入该插座，该电力板夹置于该插座及该插销之间。
28.根据权利要求17所述的半导体元件测试装置，另包含至少一电力探针，包含一尖端及一尾端，该尖端经配置以接触一待测元件，该尾端电气连接于所述多个第二接触件中的一个。
29.根据权利要求17所述的半导体元件测试装置，另包含至少一信号探针，包含一尖端及一尾端，该尖端经配置以接触一待测元件，该尾端电气连接于所述多个第一接触件中的一个。
CN201110396786.XA 2011-07-28 2011-12-05 半导体元件测试装置 Active CN102903650B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100126726 2011-07-28
TW100126726A TWI443341B (zh) 2011-07-28 2011-07-28 半導體元件測試裝置

Publications (2)

Publication Number Publication Date
CN102903650A true CN102903650A (zh) 2013-01-30
CN102903650B CN102903650B (zh) 2015-03-25

Family

ID=47575832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110396786.XA Active CN102903650B (zh) 2011-07-28 2011-12-05 半导体元件测试装置

Country Status (3)

Country Link
US (1) US8988092B2 (zh)
CN (1) CN102903650B (zh)
TW (1) TWI443341B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107526015A (zh) * 2016-06-22 2017-12-29 思达科技股份有限公司 测试装置、夹持组件及探针卡载具

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI551870B (zh) * 2015-02-26 2016-10-01 思達科技股份有限公司 測試組件與其製作方法
CN113013143B (zh) * 2019-12-20 2022-10-11 深圳市海思半导体有限公司 一种晶圆及测试板卡

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532612A (en) * 1994-07-19 1996-07-02 Liang; Louis H. Methods and apparatus for test and burn-in of integrated circuit devices
US20020145437A1 (en) * 2001-04-10 2002-10-10 Formfactor, Inc. Probe card with coplanar daughter card
TW201042266A (en) * 2009-05-26 2010-12-01 Mpi Corp Replaceable probe device and probe card using the same
JP2011009481A (ja) * 2009-06-26 2011-01-13 Yamaichi Electronics Co Ltd プローブカード

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757256A (en) * 1985-05-10 1988-07-12 Micro-Probe, Inc. High density probe card
US6720501B1 (en) 1998-04-14 2004-04-13 Formfactor, Inc. PC board having clustered blind vias
TW546858B (en) 2001-07-11 2003-08-11 Formfactor Inc Method of manufacturing a probe card
US6967557B2 (en) 2003-08-26 2005-11-22 International Business Machines Corporation Wafer test space transformer
US7307433B2 (en) * 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
US7245134B2 (en) * 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532612A (en) * 1994-07-19 1996-07-02 Liang; Louis H. Methods and apparatus for test and burn-in of integrated circuit devices
US20020145437A1 (en) * 2001-04-10 2002-10-10 Formfactor, Inc. Probe card with coplanar daughter card
TW201042266A (en) * 2009-05-26 2010-12-01 Mpi Corp Replaceable probe device and probe card using the same
JP2011009481A (ja) * 2009-06-26 2011-01-13 Yamaichi Electronics Co Ltd プローブカード

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107526015A (zh) * 2016-06-22 2017-12-29 思达科技股份有限公司 测试装置、夹持组件及探针卡载具
CN107526015B (zh) * 2016-06-22 2020-12-11 思达科技股份有限公司 测试装置、夹持组件及探针卡载具

Also Published As

Publication number Publication date
TW201305565A (zh) 2013-02-01
US8988092B2 (en) 2015-03-24
US20130027072A1 (en) 2013-01-31
TWI443341B (zh) 2014-07-01
CN102903650B (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
US20130299221A1 (en) Space transformer for probe card and method of manufacturing the same
CN111796177B (zh) 中介板、插座、插座组装体以及线路板组装体
CN101398461A (zh) 一种芯片静电放电测试装置
JP2000088920A (ja) 検査装置用インターフェイスユニット
CN102903650B (zh) 半导体元件测试装置
TW201531714A (zh) 電路板及測試方法
US6483331B2 (en) Tester for semiconductor device
KR101077434B1 (ko) 기판의 테스트방법
KR20120076265A (ko) 프로브 카드용 세라믹 기판 및 그 제조방법
US6507205B1 (en) Load board with matrix card for interfacing to test device
KR101991073B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
KR102007261B1 (ko) 양방향 도전성 모듈
KR101467381B1 (ko) 반도체 검사장치
JP3070437U (ja) 半導体試験装置
US20070252607A1 (en) Method of manufacturing circuit module, collective board for circuit module, and circuit module manufactured by the method
KR101358788B1 (ko) 고밀도 프로브 카드 및 그 제조방법
KR101458119B1 (ko) 프로브 카드
KR101326298B1 (ko) 반도체 테스트용 소켓
US8044675B2 (en) Testing apparatus with high efficiency and high accuracy
CN101329365B (zh) 探针卡及其组合装配方法
KR101434962B1 (ko) 분기기판을 포함하는 프로브 카드
CN117330800A (zh) 测试探针卡和测试设备
KR20230057813A (ko) 멀티 핀을 이용한 반도체 소자 테스트 장치
KR101509198B1 (ko) 프로브 카드용 분리형 컨택터
TWM426129U (en) Probing apparatus for semiconductor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181212

Address after: Room 1106, 11F Comet Valley Space-time Building, No. 4 Luyu East Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Patentee after: Starr Technology (Wuhan) Co., Ltd.

Address before: Hsinchu City, Taiwan, China

Patentee before: Sida Science and Technology Co., Ltd.

TR01 Transfer of patent right
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20130130

Assignee: Decott Testing Technology (Suzhou) Co., Ltd

Assignor: Starr Technology (Wuhan) Co.,Ltd.

Contract record no.: X2020980003101

Denomination of invention: Semiconductor device testing apparatus

Granted publication date: 20150325

License type: Exclusive License

Record date: 20200616

EE01 Entry into force of recordation of patent licensing contract