KR101434962B1 - 분기기판을 포함하는 프로브 카드 - Google Patents

분기기판을 포함하는 프로브 카드 Download PDF

Info

Publication number
KR101434962B1
KR101434962B1 KR1020130100379A KR20130100379A KR101434962B1 KR 101434962 B1 KR101434962 B1 KR 101434962B1 KR 1020130100379 A KR1020130100379 A KR 1020130100379A KR 20130100379 A KR20130100379 A KR 20130100379A KR 101434962 B1 KR101434962 B1 KR 101434962B1
Authority
KR
South Korea
Prior art keywords
substrate
probe
electrode pads
branch
board
Prior art date
Application number
KR1020130100379A
Other languages
English (en)
Inventor
인치훈
Original Assignee
(주)티에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)티에스이 filed Critical (주)티에스이
Priority to KR1020130100379A priority Critical patent/KR101434962B1/ko
Application granted granted Critical
Publication of KR101434962B1 publication Critical patent/KR101434962B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

본 발명은 프로브 기판에 별도의 신호채널 분기를 위한 외쇄회로 형태의 분기기판을 실장하여 메인기판으로부터 연장된 전기적인 신호선로를 프로브와 가장 인정한 위치에서 분기하기 위한 것이다. 본 발명은 프로브기판, 인터포저 및 메인기판을 포함하는 프로브 카드에 관한 것이며, 상기 프로브 카드는 프로브와 상기 배선기판의 비아홀을 연결하는 분기기판을 더 포함하는 것을 특징이다.

Description

분기기판을 포함하는 프로브 카드{Probe Card Including Branch Board}
본 발명은 반도체 집적회로의 불량 여부를 판단하기 위한 프로브 카드에 관한 것으로, 보다 상세하게는 분기기판을 도입하여, 복수의 집적회로를 동시에 테스트 할 수 있도록 하는 프로브카드에 관한 것이다.
일반적으로 반도체 소자가 하나의 완성된 반도체 패키지로 그 성능을 다하기 위해서는 수 많은 공정들을 거쳐서 완성된다. 그 공정들은 반도체 웨이퍼의 생산, 전공정(Fabrication, FAB), 조립 공정(Assembly)으로 크게 나눌 수 있다. 특히, FAB 공정에 의해 웨이퍼 상에 복수의 반도체 소자(Device Under Test, DUT)가 형성되며, 복수의 반도체소자는 전기적 특성 검사(Electrical Die Sorting, EDS)를 통하여 양, 불량을 선별하게 된다. 이와 같은 EDS를 하는 목적은 전술된 바와 같이, 첫째, 웨이퍼 상의 각각의 반도체 소자의 양, 불량품을 선별하기 위해서이며, 둘째, 불량 반도체 소자 중에서 수리 가능한 반도체 소자의 수리를 위해서이며, 셋째, FAB 공정에서의 문제점을 조기에 피드-백(Feed-Back)하기 위해서이며, 넷째, 불량 반도체 소자의 조기 제거로 조립 및 패키지 검사(Package Test)에서의 원가 절감을 위해서이다.
일반적으로 반도체 공정에 의해 제작된 직접회로는 매우 복잡하고 전극들의 개수도 많으며 종류도 다양하다. 이러한 직접회로의 제작이 완료되면 검사장치를 이용하여 직접회로의 전기적 특성 및 불량 여부를 검사한다. 이와 같은 직접회로의 전기적 특성을 검사하는데 프로브 카드(probe card)를 사용한다. 이와 같은 프로브 카드는 회로 테스터와 직접회로 사이를 연결하여 회로의 전기적 특성을 검사하게 된다.
웨이퍼 테스트용 프로브 카드는 웨이퍼 상태의 집적회로 칩에 대한 전기적 특성을 검사하는 전기적 특성 검사(EDS; Electrical Die Sorting)에서 검사 신호의 발생 및 그 결과 데이터를 판독하는 테스터(tester)와 웨이퍼를 로딩하여 테스트를 수행할 수 있도록 하는 프로브 스테이션(probe station)을 연결시키는 인터페이스 부분이다. 프로브 카드는 프로브 스테이션에 장착되어 테스터에 연결되고, 각각의 프로브가 전극 패드에 접촉되어 웨이퍼의 집적회로 칩에 테스터의 신호를 전달한다.
웨이퍼 조립 공정(wafer fabrication process)을 거쳐 반도체 웨이퍼에 형성된 집적회로 칩들은 웨이퍼 상태에서 진행되는 전기적 특성 검사(EDS; Electrical Die Sorting)에 의해 양품과 불량품으로 분류된다. 그리고 전기적 특성 검사에는 검사 신호의 발생과 검사 결과의 판정을 담당하는 테스터(tester)와 반도체 웨이퍼의 로딩(loading)과 언로딩(unloading)을 담당하는 프로브 스테이션(probe station) 및 반도체 웨이퍼와 테스터의 전기적 연결을 담당하는 프로브 카드(probe card)로 구성된 검사 장치가 주로 사용된다.
전술한 검사 장치에 있어서, 프로브 카드는 메인 보드(main board) 상에 세라믹 재질의 프로브 블록(probe block)이 고정되고, 그 프로브 블록에 에폭시 수지(epoxy resin)로 프로브가 고정된 구조가 일반적이었다. 종래의 프로브 카드는 메인회로 기판과 프로브가 전기적으로 연결되어 고정되는 스페이스 트랜스포머와 상기 이들을 전기적으로 연결하기 위해 인터포저(interposer)를 이용한다. 상기 스페이스 트랜스포머는 프로브와 메인회로 기판을 전기적으로 연결시키며 프로브와 메인회로 기판 간의 피치(Pitch) 차이를 적절히 변환한다. 특히, 반도체 소자의 직접도가 향상됨에 따라 이를 테스트하기 위한 프로브 카드도 고밀도, 고속 테스트가 가능하도록 요구되고 있다. 집적회로 칩들의 크기가 작아짐에 따라 테스트를 위한 테스트 채널의 밀도가 증가하게 되고 결국 메인 기판의 밀도도 증가해 비아 홀 간 거리가 작아지게 된다. 상기 비아 홀 간 거리가 작아지면, 비아 홀 사이를 지나가는 회로 패턴의 수를 감소시켜 메인 기판의 적층수(Layer)를 증가시킨다. 그러나 메인 기판의 크기나 두께는 테스터 사양에 따라 결정되어 있기 때문에 메인 기판의 제작에 제약을 받는 문제점이 있다.
등록실용신안 제20-0450813호 (스페이스 트랜스포머 기판을 사용한 프로브 카드)
프로브카드는 반도체 집적회로의 불량여부를 판단하기 위한 통전 테스트용 인터페이스 보드로, 테스터에서 발생된 전기적 신호를 집적회로에 전달한다.
반도체 집적회로의 소형과, 고속화, 고성능화됨에 따라 이를 테스트하기 위한 프로브 카드도 고밀도 및 고속 테스트가 가능하도록 요구되고 있다. 특히 반도체 소자의 직접도가 향상됨에 따라 이를 테스트하기 위한 프로브 카드의 프로브 밀도도 크게 증가하고 있다. 또한, 종래의 테스터 리소스는 제한되어 있고, 테스트 비용 절감을 위해 프로브 카드가 동시에 테스트 가능한 영역은 지속적으로 증가하고 있다.
도 1 및 도 2는 종래의 프로브 카드의 개략적인 단면도이다.
최근에는 도 1에 도시된 바와 같이, 반도체 테스트시 제한된 테스트 채널을 이용해 더 많은 소자를 동시에 테스드하는 경우가 많다. 따라서, 하나의 신호 채널을 분기해 동시에 집적회로의 데이터를 Read/Write하거나, FPGA와 같은 ASIC과 릴레이를 이용해 채널을 확장해 사용하고 있다.
도 3을 참조하면, 동시에 테스트를 위한 신초 채널 분기수가 증가하고, 분기 이후 전송선로의 길이가 길어지면 Time delay가 발생하고 고주파 신호의 경우 신호 특성이 왜곡되는 문제점이 있다,
분기수가 적을 경우에는 프로브카드의 메인기판에서 신호채널을 분기하여 사용해도 문제가 없었으나, 상기 내용과 같이 최근에는 동시 테스트 소자의 수량 증가로 인해 신호 채널 분기수가 크게 증가하고 있어 메인기판에서 분기시 Time delay 와 신호 왜곡 문제가 발생하게 된다. 또한, 메인기판의 분기 채널 증가 및 릴레이 등 실장 부품 증가로 인한 메인기판 적층수가 크게 증가하게 되어 메인기판의 배선 설계시 제약이 발생하게 된다.
이를 해결하기 위해 도 2에서와 같이, 메인기판(60)과 인터포저(70)에 전기적으로 연결되는 다층 세라믹 기판(60)을 사용하여 신호를 분기하고 있다. 하지만, 다층 세라믹 기판(60)은 제작공정이 복잡하고, 제작기간이 길어 프로브 카드의 제작 비용 및 제작 기간이 길어 경제성이 떨어지는 문제점이 있다.
또한, 프로브카드용 인쇄회로 기판내에 검사영역 확대를 위해 소요되는 Relay, ASIC등 전자 부품의 실장수량도 크게 증가하고, 이로 인해 인쇄회로 기판내 배선수가 크게 증가하고 있어 기판의 적층(Layer)수가 증가하게 된다.
하지만, 프로버(Prober)와 테스터 사이의 인터페이스(Interface) 구조의 제약으로 인해 메인 PCB의 두께를 특정 두께 이상 사용하기는 힘들다. 이러한 제한으로 인해 메인 PCB는 급격히 증가되는 배선을 수용하기 어려워지는 문제점을 가지고 있다.
이를 해결하기 위해 대부분의 프로브 카드에서는 인쇄회로 기판과 콘텍트 프로브(Contact Probe) 사이에 스페이스 트랜스포머로 다층 세라믹 기판 또는 별도의 스페이스 트랜스포머 PCB를 사용해 인쇄회로기판의 배선 일부를 수용하고 있다.
하지만, 여기에 사용되는 다층 세라믹 기판 및 스페이스 트랜스포머 PCB의 가격은 프로브 카드의 50%를 넘는 고가이고, 제작 시간 또한 길어 경제성이 크게 결여될 수밖에 없다.
본 발명은 프로브 카드용 세라믹 기판에 별도의 신호 채널 분기를 위해 다층 레이어로 형성된 분기기판을 별도로 구비하여, 프로브에 연결된 신호선로를 프로브와 가장 인접한 위치에서 분기하는 것이 목적이다.
상기 목적을 달성하기 위하여 본 발명의 프로브 카드는 프로브기판, 인터포저 및 메인기판을 포함한다.
프로브기판은 피검사 대상물인 집적회로의 전극패드와 접촉되는 복수의 프로브 및 상기 복수의 프로브와 결합되는 배선기판을 포함한다.
인터포저는 전도성 탄성체 구조를 가지며, 전기적으로 연결되도록 상기 배선기판과 상기 메인기판 사이에 위치한다.
상기 프로브 카드는 프로브와 상기 배선기판의 비아홀을 연결하는 분기기판을 더 포함한다.
분기기판(140)은 복수의 집적회로에 형성된 전극패드들에 접촉하는 프로브들(111, 112)에 각각 연결되는 복수의 제1 전극패드(141a, 141b) 및 복수의 집적회로의 동일 위치에 형성된 전극패드들에 접촉하는 프로브들(111, 112)에 각각 연결되는 복수의 제1 전극패드(141a, 141b)에 각각 연결되는 복수의 제2 전극패드(149a, 149b)를 포함한다.
상기 복수의 집적회로의 동일 위치에 형성된 전극패드에 각각 연결된 복수의 제1 전극패드(141a, 142a)는 상기 복수의 제2 전극패드 중 하나의 제2 전극패드(149a)에 연결된다.
분기기판은 세라믹 재질의 다층 인쇄회로 기판으로 형성될 수 있으며, 프로브기판의 상단에 실장될 수 있다.
분기기판은 적어도 하나의 집적회로와 연결되는 제1 전극패드(141a, 141b)의 수보다 많은 적층수(layer)로 형성된 것이 바람직하다.
분기기판은 분기기판에 수평으로 형성된 회로패턴 및 분기기판(140)에 수직으로 형성된 전극홀을 포함하고, 상기 회로패턴 및 전극홀에 의해 상기 복수의 제1 전극패드(141a, 141b)는 각각 상기 제1 전극패드(141a, 141b)에 대응하는 제2 전극패드(149a, 149b)에 연결되는 것이 특징이다.
상기 제2 전극패드(149)는, 상기 분기기판의 하부에 위치하여, 상기 인터포저와 전기적으로 연결되는 것이 특징이다.
상기 메인기판은 커넥터를 더 포함할 수 있으며, 상기 메인기판은 커넥터에 형성된 테스트 채널에 의하여 테스터와 전기적으로 연결되며, 상기 테스트 채널은 상기 인터포저와 전기적으로 연결되는 것이 특징이다.
종래의 메인기판 또는 프로브기판 대신 별도의 분기기판을 다층 세라믹 기판으로 제작하여, 적은 비용과 짧은 제작 기간내에 신호 채널 분기가 가능한 세라믹 분기기판을 제공할 수 있다.
프로브 기판에 별도의 신호채널 분기를 위한 외쇄회로 형태의 분기기판을 실장하여 메인기판으로부터 연장된 전기적인 신호선로를 프로브와 가장 인정한 위치에서 분기할 수 있다. 이를 통해 테스터로부터 발생된 전기적인 신호 특성의 왜곡을 최소화하고 메인기판의 레이어 증가에 따른 제약을 해소할 수 있다.
도 1 및 도 2는 종래의 프로브 카드의 개략적인 단면도이다.
도 3은 종래의 프로브 카드의 전기적 연통을 나타내는 개략도이다.
도 4는 본 발명의 실시예에 따른 프로브 카드의 전기적 연통을 나타내는 개략도이다.
도 5는 본 발명의 실시예에 따른 분기기판의 설치도이다.
도 6은 본 발명의 실시예에 따른 프로브 카드의 개략적인 단면도이다.
도 7은 본 발명의 실시예에 따른 분기기판이 프로브 기판에 설치된 상태를 나타내는 평면도이다.
도 8은 본 발명의 실시예에 따른 분기기판의 전기적 연결을 도시한 평면도이다.
도 9는 본 발명의 실시예에 따른 프로브 기판의 평면도이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
이하 첨부된 도면을 참조하여, 본 발명의 실시예에 따른 프로브 카드의 구성을 설명한다.
도 6을 참조하면, 본 발명의 실시예에 따른 프로브 카드는 프로브기판(110), 인터포저(120), 메인기판(130) 및 분기기판(140)을 포함한다.
프로브 카드는 테스터로부터 오는 전기적 신호를 메인기판(130), 인터포저(120), 프로브기판(110) 및 프로브(111, 112)를 거쳐 웨이퍼 상의 집적회로의 전극패드에 인가된다.
프로브기판(110)의 몸체를 이루는 배선기판(118)의 상측에는 피검사대상물인 집적회로에 형성된 전극패드에 접촉하는 다수의 프로브(111, 112)가 위치한다. 프로브기판(110)은 반도체 집적회로의 전극패드에 대응하도록 프로브(111, 112, 니들)가 탑재되기 때문에 열변형이 적고 강성이 좋은 세라믹 재질로 제작된다.
배선기판(118)은 상부면과 하부면에 패턴회로를 가지며 상하로 비아홀(119)을 통해 통전된다. 상부면의 패턴에는 프로브(111, 112)가 고정되며, 하부면 패턴에는 인터포저(120)와 전기적으로 연결되어 테스터의 신호가 프로브(111, 112)까지 전달된다.
프로브(111, 112)는 외팔보 형태이며 프로브(111, 112)의 한 쪽 끝부분이 동일평면상에 위치하며, 집적회로의 외부 접속용 단자인 전극패드들과 동일한 위치 및 간격으로 배열된다. 프로브(111, 112)의 다른 쪽 부분은 배선기판(118)에 형성된 프로브접점(111a, 111b)에서 솔더(solder)접합, SMT, ACF 및 금속간 접함 등 다양한 형태로 부착되어 전기적으로 연결된다. 본 실시예에서는 프로브(111, 112)가 외팔보 형태로 도시되었으나, 이러한 형태에 한정되는 것은 아니고, 일자형으로 된 수직형 등 다양한 형태로 될 수 있다.
배선기판(118)은 상하로 연통될 수 있도록, 비아홀(119)를 포함한다.
메인기판(130)은 집적회로의 테스트를 위한 다수의 회로패턴이 형성되어 있으며, 메인기판(130)의 일면에는 인터포저(120)와 탄성적으로 접촉되어 전기적으로 연결되고, 인터포저(120)와 접촉되지 않는 타면에는 프로브까지 전송할 테스트 신호가 생성되는 테스트 장비(미도시)와 전기적으로 연결될 수 있다. 메인기판(130)과 테스트 장비의 연결을 위해 메인기판(130)은 커넥터(136)를 포함한다.
메인기판(130)은 테스터와 커넥터(136), 포고핀과 같은 접속기를 통해 각각의 테스트 채널에 전기적으로 연결된다. 각각의 테스트 채널은 메인기판(130) 내부의 전송선로(Trace)와 비아홀을 통해 인터포저(120)로 연결된다.
인터포저(120)는 프로브기판(110) 및 메인기판(130)과 탄성 접촉하여 전기적으로 상호 연결시켜 주는 역할을 한다. 인터포저(120)는 박판 형상을 이루며 전도성 탄성핀(121)을 포함하며 다수의 탄성핀(121)은 접촉될 단자의 위치에 맞게 일자로 수직하게 평면상에 배열되어 중간에서 전기적으로 상호 연결시켜 주는 역할을 하게 된다. 상기 탄성핀(121)은 포고핀일 수 있다.
본 발명은 동시에 여러 개의 집적회로를 병렬적으로 테스트하는 것이 특징이다. 따라서, 동일한 신호를 복수의 집적회로의 동일 위치에 형성된 전극패드로 전달하는 것이 특징이다. 도 6의 구성 111 및 구성 112의 프로브에 동일한 전기적 신호를 보내기 위해, 분기기판(140)이 이용된다.
도 7은 본 발명의 실시예에 따른 분기기판(140)이 프로브 기판(110)에 설치된 상태를 나타내는 평면도이다. 도 8은 본 발명의 실시예에 따른 분기기판(140)의 전기적 연결을 도시한 평면도이다. 도 9는 본 발명의 실시예에 따른 프로브기판(110)의 평면도이다.
도 7 내지 도 9를 참조하면, 분기기판(140)에 의해 하나의 테스트 신호가 다수의 집접회로에 전달되는 것을 알 수 있다.
본 실시예에서는 설명을 간단하게 하기 위해 6개의 집적회로를 동시에 테스트 하는 구성을 설명하나, 동시에 테스트할 수 있는 집적회로의 수에는 제한이 없다.
또한, 개개의 집적회로에는 독립된 6개의 전극패드가 형성된 구성이 개시되어 있으므로, 이를 기준으로 설명한다.
프로브기판(110)의 상부에는 동일한 종류의 집적회로 6개가 설치될 수 있다(D1 내지 D2).
프로브기판(110)에는 집적회로와 연결되는 프로브(111, 112)가 위치한다. 집적회로의 테스트시에, 프로브의 프로브접점(111a, 111b)은 각각 대응하는 제1 전극패드(141a, 141b)와 연결되어 테스트 전기 신호가 전달된다.
분기기판(140)은 프로브(111, 112)와 연결될 수 있는 제1 전극패드(141, 142) 및 상기 제1 전극패드(141, 142)와 연결된 제2 전극패드(149)를 포함한다.
도 8을 참조하면, 첫번째 집적회로(D1)와 연결되는 제1 전극패드(141a, 141b) 중 첫 번째 제1 전극패드(141a)는 두 번째 집적회로(D2)와 연결되는 제1 전극패드(142a, 142b) 중 첫 번째 제1 전극패드(142a)와 연결된다. 즉, 각각의 집적회로의 n번째 전극패드는 그에 대응하는 제1 전극패드군 중에서 n번째 제1 전극패드에 연결되고, 각각의 집적회로의 n번째 전극패드는 제1 전극패드를 통하여 n번째 제2 전극패드와 연결된다.
또한, 상기 각각의 첫 번째 제1 전극패드(141a, 142a)는 첫 번째 제2 전극패드(149a)와 연결된다. 도면 상 배선이 다수 겹치도록 도시되어 있으나, 구성 148a 및 이웃하는 구성 148b와 같은 표시로 지적하는 부분(회로접점)만 배선의 접촉이 이루어진다. 즉, 집적회로 각각의 전극패드는 결국 제2 전극 패드에 독립적으로 연결된다. 그리고, 복수의 집적회로상의 동일 위치에 있는 전극패드들은 각각 서로 연결되며, 각각 제2 전극패드에 독립적으로 연결된다.
도 4를 참조하면, 프로브기판(110)에 분기기판(140)이 설치되어, 분기기판(140)과 메인기판(130) 사이에 하나의 선로에 의해 테스트 신호 전달이 가능하다. 즉, 다층 제작에 많은 비용 및 시간이 드는 메인기판(130), 인터포저(120) 및 프로브기판(110)을 단층으로 제작하는 것이 가능하다. 따라서, 메인기판(130) 등을 보다 크게 제작할 수 있어, 동시에 테스트 할 수 있는 집적회로의 수를 증가 시킬 수 있다.
도 8에서 알 수 있듯이 제1 전극패드(141, 142) 및 제2 전극패드(149)의 연결을 위해, 분기기판(140)은 다층 레이어로 형성된다. 다층 레이어 중 각 층에 각각 회로접점(148)이 위치한다.
1층 레이어에 첫 번째 제1 전극패드들(141a, 142a)이 첫 번째 제2 전극패드(149a)와 연결될 수 있도록 회로패턴(147)이 이루어진다. 2층 레이어에서는 두 번째 제1 전극패드들(141b, 142b)과 두 번째 제2 전극패드(149b)와 연결될 수 있도록 회로 패턴(147)이 이루어진다. 이러한 과정을 반복하면, 본 실시예에서는 6개의 제1 전극패드(141, 142)가 형성되며, 6층 이상의 레이어가 형성된다.
분기기판(140)은 다층 인쇄회로 기판(Multilayer Printed Circuit Board, MLB)으로 형성될 수 있다. 분기기판(140)은 기존의 다층 세라믹 기판(60)과 같이 세라믹 재질로 제작될 수 있다. 즉, 분기기판(140)은 전기신호의 분기를 위해 다층 세라믹 기판으로 제작될 수 있다.
분기기판(140)은 상기 분기기판(140)에 수평으로 형성된 회로패턴(147) 및 상기 분기기판(140)에 제1 전극패드(141, 142) 및 제2 전극패드(149)에 대응하는 위치에 수직으로 형성된 전극홀을 포함하고, 상기 회로패턴(147) 및 전극홀에 의해 상기 복수의 제1 전극패드(141a, 142a)는 각각 상기 제1 전극패드(141a, 142a)에 대응하는 제2 전극패드(149a)에 연결된다.
상기 전극홀은 비아홀로 형성될 수 있으며, 비아홀은 노멀 비아홀(Normal Via Hole)와 블라인드 비아홀(Blind Via Hole) 및 베리드 비아홀(Buried Via Hole)로 구분될 수 있다. 상기 노멀 비아홀은 맨위쪽 층에서 맨 아래층까지 연결된 홀이며, 양쪽 끝이 관통된다. 상기 블라인드 비아홀은 맨위쪽층에서 중간층으로 또는 맨 아래층에서 중간층으로 연결된 홀이며, 상기 베리드 비아홀은 중간층에서 다른 중간층으로 연결된 홀이다. 상기 비아홀은 홀 내주면에 전기를 도통하기 위해 전도성 물질로 도금되어 있다.
한편, 본 실시 예에서 비아홀은 상기 노멀 비아홀, 블라인드 비아홀, 베리드 비아홀 중의 어느 하나일 수 있다.
상기 회로패턴(149)는 도전 재료로 피복되어 상기 비아홀들을 서로 전기적으로 연결하기 위해 도전배선으로 구성된 내부 전송선로이다. 따라서, 다층 인쇄회로 기판인 분기기판(140)의 내부 연결은 비아홀들과 회로패턴들에 의해 전기적으로 연결될 수 있다.
도 5에서와 같이 분기기판(140)은 프로브기판(110)의 상단에 실장될 수 있다. 비록 1개의 분기기판(140)으로 6개의 집적회로와 연결이 가능하더라도, 프로브기판(110)의 상단에 다수의 분기기판(140)을 실장하여, 다수의 집적회로를 동시에 테스트 할 수 있다. 종래의 프로브기판(도 2의 60)을 다층 레이어로 형성할 경우, 매우 큰 보드를 다층 회로 기판으로 제작하여야하는 어려움이 있었고, 배선의 분기가 이루어지지 않는 부분도 다층 레이어로 제작하여야 하는 불경제의 문제가 발생하였다. 그에 반해 본 발명은 분기가 이루어지는 부분만을 다층 레이어로 제작하여, 종래의 불경제를 해결하였다.
제1 전극패드(141, 142) 및 제2 전극패드(149)는 분기기판(140)의 하부에 형성되며, 분기기판(140)은 프로브기판(110)의 상부에 실장 된다. 물론, 분기기판(110), 제1 전극패드(141, 142) 및 제2 전극패드(149)의 위치가 본 실시예에 한정되는 것은 아니다.
커넥터(136)로 연결된 테스트 장비에 의해 메인기판(110)으로 전달된 테스트 신호들은 인터포저(120)를 통과한 후, 프로브기판(110)에 연결된 분기기판(140)으로 전송된다. 분기기판(140)에서 테스트 신호가 분기되어 프로브기판(110)에 설치된 각각의 집적회로에 테스트 신호가 전달되어 웨이퍼상의 집적회로의 양호/불량 상태를 체크한다.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 고면에 의해 한정되는 것이 아니다.
110 프로브기판 111, 112 프로브
111a, 111b 프로브접점 118 배선기판
119 비아홀 120 인터포저
121 탄성핀 130 메인기판
136 커넥터 140 분기기판
141, 142 제1 전극패드 147 회로패턴
148 회로접점 149 제2 전극패드

Claims (8)

  1. 프로브기판(110), 인터포저(120) 및 메인기판(130)을 포함하는 프로브 카드에 있어서,
    상기 프로브기판(110)은,
    피검사 대상물인 집적회로의 전극패드와 접촉되는 복수의 프로브(111,112); 및
    상기 복수의 프로브(111, 112)와 결합되는 배선기판(118);을 포함하며,
    상기 인터포저(120)는, 전도성 탄성체 구조를 가지며, 전기적으로 연결되도록 상기 배선기판(118)과 상기 메인기판(130) 사이에 위치하고,
    상기 프로브 카드는, 상기 프로브기판(110)의 상단에 실장되고, 프로브(111)와 상기 배선기판(118) 비아홀(119)을 연결하는 분기기판(140)을 더 포함하는 것을 특징으로 하는 프로브 카드.
  2. 제1항에 있어서,
    상기 분기기판(140)은,
    상기 복수의 집적회로에 형성된 전극패드들에 접촉하는 프로브들(111, 112)에 각각 연결되는 복수의 제1 전극패드(141a, 141b); 및
    복수의 집적회로의 동일 위치에 형성된 전극패드들에 접촉하는 프로브들(111, 112)에 각각 연결되는 복수의 제1 전극패드(141a, 141b)에 각각 연결되는 복수의 제2 전극패드(149a, 149b);를 포함하며,
    상기 복수의 집적회로의 동일 위치에 형성된 전극패드에 각각 연결된 복수의 제1 전극패드(141a, 142a)는 상기 복수의 제2 전극패드 중 하나의 제2 전극패드(149a)에 연결되는 것을 특징으로 하는 프로브 카드.
  3. 제2항에 있어서,
    상기 분기기판(140)은 세라믹 재질의 다층 인쇄회로 기판으로 형성되는 것을 특징으로 하는 프로브 카드.
  4. 삭제
  5. 제2항에 있어서,
    상기 분기기판(140)은 적어도 하나의 집적회로와 연결되는 제1 전극패드(141a, 141b)의 수보다 많은 적층수(layer)로 형성된 것을 특징으로 하는 프로브 카드.
  6. 제5항에 있어서,
    상기 분기기판(140)은, 상기 분기기판(140)에 수평으로 형성된 회로패턴(147) 및 상기 분기기판(140)에 수직으로 형성된 전극홀을 포함하고, 상기 회로패턴(147) 및 전극홀에 의해 상기 복수의 제1 전극패드(141a, 141b)는 각각 상기 제1 전극패드(141a, 141b)에 대응하는 제2 전극패드(149a, 149b)에 연결되는 것을 특징으로 하는 프로브 카드.
  7. 제 6항에 있어서,
    상기 제2 전극패드(149)는, 상기 분기기판(140)의 하부에 위치하여, 상기 인터포저(120)와 전기적으로 연결되는 것이 특징으로 하는 프로브 카드.
  8. 제 7항에 있어서,
    상기 메인기판(130)은 커넥터(136)를 더 포함하고,
    상기 메인기판(130)은, 상기 커넥터(136)에 형성된 테스트 채널에 의하여 테스터와 전기적으로 연결되며,
    상기 테스트 채널은 상기 인터포저(120)와 전기적으로 연결되는 것을 특징으로 하는 프로브 카드.








KR1020130100379A 2013-08-23 2013-08-23 분기기판을 포함하는 프로브 카드 KR101434962B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130100379A KR101434962B1 (ko) 2013-08-23 2013-08-23 분기기판을 포함하는 프로브 카드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130100379A KR101434962B1 (ko) 2013-08-23 2013-08-23 분기기판을 포함하는 프로브 카드

Publications (1)

Publication Number Publication Date
KR101434962B1 true KR101434962B1 (ko) 2014-08-27

Family

ID=51751465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130100379A KR101434962B1 (ko) 2013-08-23 2013-08-23 분기기판을 포함하는 프로브 카드

Country Status (1)

Country Link
KR (1) KR101434962B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748393B1 (ko) 2007-02-27 2007-08-10 주식회사 파이컴 기판 구조물 및 이를 갖는 프로브 카드
JP2008186829A (ja) 2007-01-26 2008-08-14 Elpida Memory Inc ウェハー検査用治工具及びその治工具を使用した測定方法
KR20090123033A (ko) * 2008-05-27 2009-12-02 티에스씨멤시스(주) 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기검사 장치
KR20130057875A (ko) * 2011-11-24 2013-06-03 화인인스트루먼트 (주) 신호 분기 기판을 갖는 프로브 카드

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186829A (ja) 2007-01-26 2008-08-14 Elpida Memory Inc ウェハー検査用治工具及びその治工具を使用した測定方法
KR100748393B1 (ko) 2007-02-27 2007-08-10 주식회사 파이컴 기판 구조물 및 이를 갖는 프로브 카드
KR20090123033A (ko) * 2008-05-27 2009-12-02 티에스씨멤시스(주) 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기검사 장치
KR20130057875A (ko) * 2011-11-24 2013-06-03 화인인스트루먼트 (주) 신호 분기 기판을 갖는 프로브 카드

Similar Documents

Publication Publication Date Title
KR101339493B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
KR101384714B1 (ko) 반도체 검사장치
KR101121644B1 (ko) 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법
KR100712561B1 (ko) 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
TWI416121B (zh) 探針卡
TW202206833A (zh) 晶圓檢測系統及其晶圓檢測設備
KR101345308B1 (ko) 프로브카드
CN110531125B (zh) 空间转换器、探针卡及其制造方法
KR101467383B1 (ko) 커패시터가 구비된 반도체 검사 장치
KR20130047933A (ko) 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드
KR20090082783A (ko) Ｅｄｓ 공정용 프로브 카드 어셈블리
CN201477114U (zh) 电性测试模块
KR200450813Y1 (ko) 스페이스 트랜스포머 인쇄회로 기판을 사용한 프로브 카드
KR102148840B1 (ko) 프로브 카드
KR101434962B1 (ko) 분기기판을 포함하는 프로브 카드
KR20090073745A (ko) 프로브 카드
KR20090075515A (ko) 프로브 카드 및 이를 포함하는 테스트 장비
KR101358788B1 (ko) 고밀도 프로브 카드 및 그 제조방법
KR101467381B1 (ko) 반도체 검사장치
KR100979502B1 (ko) 프로브카드용 기판
TWI755342B (zh) 用於檢測記憶體控制器的檢測裝置
JP5342526B2 (ja) Ｔｄｒ式検査装置
KR101109401B1 (ko) 기판의 코이닝-전기검사 장치
KR100950446B1 (ko) Ｐｃｂ를 구비하는 스페이스 트랜스포머 및 이를 포함하는프로브 카드

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190709

Year of fee payment: 6