CN102769008A - 一种增加单位测试模块的可测器件Kelvin测试回路 - Google Patents

Abstract

本发明提供一种增加单位测试模块的可测器件Kelvin测试回路，包括若干个单位测试模块、若干个压力单元、若干个栅极控制单元、高感单元、低感单元和接地单元，其特征在于，在每一个所述单位测试模块的四个端分别通过串联一CMOS器件连通至压力单元、高感单元、低感单元和接地单元；所述若干个单位测试模块共用同一个高感单元、低感单元和接地单元，所述CMOS器件的漏极端和栅极控制单元连通。本发明提供的可测器件Kelvin测试回路的结构简单，方便layout的布线，便于实现。提高测试面积的使用率，无论对量产产品的WAT测试，还是对研发的试作芯片的开发设计，都具有相当实用的价值。

Description

一种增加单位测试模块的可测器件Kelvin测试回路

技术领域

本发明涉及一种半导体技术领域，尤其涉及一种半导体前道工艺的电性测试的一个测试模型，进一步是提供一种增加单位测试模块的可测器件Kelvin测试回路。

背景技术

Kelvin测试方法电阻测试中具有高精度的电性测试方法，它可以非常精准地测出各种阻值，并且极少受到导线电阻的影响。

然而，由于一个Kelvin测试器件需要使用4个测试PAD，而测试PAD的数量有限，并且为了配合探针卡（Probe Card），PAD的面积需要设计得非常大，因此在一个Test Block的面积内能容纳的测试用器件相当有限。

现在一般采用的Kelvin测试回路，即便采用共用某些PAD，所能搭载的器件依然很难增加。一般22PAD的测试模块中，能搭载最多10个Kelvin测试器件。

发明内容

本发明针对现有技术中存在的问题，提供一种增加单位测试模块的可测器件Kelvin测试回路。在不改变测试单元（PAD）的数量和面积的前提下，利用CMOS的开关效应，通过对单元（PAD）的切换利用，增加单位测试模块所能测试的器件数量。

为了实现上述目的，本发明提供一种增加单位测试模块的可测器件Kelvin测试回路，包括若干个单位测试模块、若干个压力单元、若干个栅极控制单元、高感单元、低感单元和接地单元，在每一个所述单位测试模块的四个端分别通过串联一CMOS器件连通至压力单元、高感单元、低感单元和接地单元；所述若干个单位测试模块共用同一个高感单元、低感单元和接地单元，所述CMOS器件的漏极端和栅极控制单元连通。

在本发明提供的一优选实施例中，其中所述CMOS器件为NMOS。

在本发明提供的一优选实施例中，每一个所述单位测试模块的电阻值计算方法如下：

$R=\frac{V_{\mathrm{high}}-V_{\mathrm{low}}}{I_{\mathrm{high}}}$

其中，代表V_high为高感单元的电压值，V_low为低感单元的电压值，I_high为流过压力单元的电流值。

本发明提供的可测器件Kelvin测试回路的结构简单，方便layout的布线，便于实现。提高测试面积的使用率，无论对量产产品的WAT测试，还是对研发的试作芯片的开发设计，都具有相当实用的价值。

附图说明

图1是实施例所提供Kelvin测试回路的电路图。

具体实施方式

本发明在不改变测试单元（PAD）的数量和面积的前提下，利用CMOS的开关效应，通过对单元（PAD）的切换利用，增加单位Test Block所能测试的器件数量。

以下通过实施例对本发明提供的电路作进一步详细说明，以便更好理解本发明创造的内容，但实施例的内容并不限制发明创造的保护范围。

一般的Kelvin测试回路可在一个测试单元中搭载10个测试器件。而使用本发明设计可在不改变PAD的数量和尺寸的前提下，搭载90个Kelvin测试器件。相较传统的设计，本设计方案可以节省8倍的测试模块面积，有效提高了测试键的单位面积使用效率。

以下通过以22PAD的Kelvin测试模块为例说明本发明。如图1所示，将22个PAD分为10个压力单元（Force PAD），依次编号为F1-F10，9个栅极控制单元（Gate Control PAD），依次编号为G1-G9，以及包括一个高感单元（Sense high PAD，Sh），一个低感单元（Sense low PAD，SI）和一个接地单元（V0PAD）。

每一个所述单位测试模块（DUT）的四个端分别通过串联一CMOS器件连通至压力单元、高感单元、低感单元和接地单元，并入测试回路。所述若干个单位测试模块共用同一个高感单元、低感单元和接地单元，所述CMOS器件1的漏极端和栅极控制单元连通。

以压力单元（Force PAD）和栅极控制单元（Gate Control PAD）为基准将测试回路构成一个10×9的阵列，利用对指定压力单元施加高压，对指定栅极控制单元加正压开启特定单位测试模块所对应的CMOS器件1，优选用NMOS，并且对其他所有栅极控制单元加0V关闭其他N MOS，来选定单位测试模块。

测试方法方法包括如下步骤（以图1中DUT1为例）：

A：对压力单元F1施加高电压V_high。

B：对接地单元V0加接地电压0V。

C：对栅极控制单元G1施加开启电压V_g，同时对栅极控制单元G2-G9施加关闭电压0V。

D：对高感单元和低感单元施加电流0A。

E：依次测量压力单元F1的的电流值I_high，高感单元的电压值V_high和低感单元的电压值V_low

F：通过下列公式计算单位测试模块的电阻值：

$R=\frac{V_{\mathrm{high}}-V_{\mathrm{low}}}{I_{\mathrm{high}}}.$

上述实施例提供的结构简单，方便layout的布线，可最多测试90个待测器件，单位面积的使用率提升了800％。同时保证了测试精度、不改变测试PAD的数量和占用面积，相当有效地增加单位测试模块的待测器件的数量。

提高测试面积的使用率，无论对量产产品的WAT测试，还是对研发的试作芯片的开发设计，都具有相当实用的价值。

以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (3)

1.一种增加单位测试模块的可测器件Kelvin测试回路，包括若干个单位测试模块、若干个压力单元、若干个栅极控制单元、高感单元、低感单元和接地单元，其特征在于，在每一个所述单位测试模块的四个端分别通过串联一CMOS器件连通至压力单元、高感单元、低感单元和接地单元；所述若干个单位测试模块共用同一个高感单元、低感单元和接地单元，所述CMOS器件的漏极端和栅极控制单元连通。

2.根据权利要求1所述的测试回路，其特征在于，所述CMOS器件为NMOS。

3.根据权利要求1所述的测试回路，其特征在于，每一个所述单位测试模块的电阻值计算方法如下：

$R=\frac{V_{\mathrm{high}}-V_{\mathrm{low}}}{I_{\mathrm{high}}}$

其中，代表V_high为高感单元的电压值，V_low为低感单元的电压值，I_high为流过压力单元的电流值。