JP2009270903A - 半導体装置の試験装置および試験方法 - Google Patents

Abstract

【課題】 比較的簡易な構成により多様なファンクションテストを行うことができる試験装置を提供する。
【解決手段】 試験装置は、入力端子ＩＮ、出力端子ＯＵＴおよび制御端子ＣＴＲＬを含み、制御端子ＣＴＲＬに印加された制御信号に基づき出力端子がハイインピーダンス状態となる動作を含む半導体装置１を試験する。試験装置は、テスト信号供給回路２０と、出力端子から出力された出力信号と基準電圧とを比較する比較回路３０と、基準電圧をハイレベル側またはローレベル側の電圧に設定する基準電圧設定部４０と、制御信号が印加されたとき、出力信号に負荷電圧を供給する負荷電圧供給回路５０とを有する。負荷電圧供給回路５０は、基準電圧がハイレベル側に設定されたとき、当該ハイレベル側の電圧よりも高い負荷電圧を出力信号に供給し、基準電圧がローレベル側に設定されたとき、当該ローレベル側の電圧よりも低い負荷電圧を出力信号に供給する。
【選択図】 図１

Description

本発明は、ハイインピーダンス状態となる出力を持つ半導体装置のファンクションテストを行う試験装置およびその試験方法に関する。

一般に、半導体装置を市場へ出荷する前に、不良品または故障品を取り除くべく幾つかの試験が行われる。このような試験の一つに、半導体装置が設計通りの機能で動作するか否かを確認するファンクションテストがある。ファンクションテストは、例えば半導体装置を試験装置の検査用ボードに取り付け、半導体装置の入力端子にテスト信号を印加し、出力端子に現れた信号が期待された信号であるか否かを判定する。特許文献１は、半導体デバイスのファンクションテストを行うテスト装置に関し、ファンクションテストを高速かつ高精度に行う技術を開示している。

特開２００３−２７０２９９号

ファンクションテストを行う試験装置は、半導体装置の出力端子に現れた信号と基準電圧とを比較するコンパレータを用い、コンパレータから出力された期待値信号が真理値表通りの信号であるか否かを検査する。例えば、図７に示すような真理値表をもつとき、コンパレータから出力された期待値信号のレベル（ＨまたはＬ）がテスト信号のレベル（ＨまたはＬ）と一致すれば、ファンクションは正常と判定される。

しかしながら、このような試験装置は、１つのコンパレータしか持たず、しかもコンパレータの基準電圧を１つにしか設定していないため、限られたファンクションテストしか実行することができず、その結果、ファンクションテストの規格を緩くしなければならないという課題がある。勿論、多数のコンパレータを用意すれば、多数のファンクションテストを行うことができるが、その分だけコストが増し、かつ試験が煩雑となる。

例えば、コンパレータの基準電圧を１．３５ｖに設定しているとき、出力端子に現れる信号が１．３５ｖより高ければ、コンパレータからハイレベルの期待値信号が出力されるが、それが特定の電圧以上になっているかを検査することができない。同様に、出力端子に現れる信号が１．３５ｖ以下であれば、コンパレータからローレベルの期待値信号が出力されるが、それが特定の電圧以下になっていることを検査することができない。さらに、半導体装置の出力がハイインピーダンス（ＨＩＺ）となる動作をもつような３ステートバッファなどでは、ハイインピーダンス状態の検査を行うことができなかった。

本発明は、上記のような従来の課題を解決するものであり、比較的簡易な構成により多様なファンクションテストを行うことができる試験装置および試験方法を提供することを目的とする。

本発明に係る試験装置は、入力端子、出力端子および制御端子を含み、制御端子に印加された制御信号に基づき出力端子がハイインピーダンス状態となる動作を含む半導体装置を試験するものであって、前記入力端子に印加されたテスト信号を供給する供給回路と、テスト信号に応答して前記出力端子から出力された出力信号と基準電圧とを比較し、ハイまたはローレベルの期待値信号を出力する比較回路と、前記基準電圧をハイレベル側またはローレベル側の電圧に設定する基準電圧設定部と、前記制御信号が印加されたとき、前記出力信号に負荷電圧を供給する負荷電圧供給回路とを有し、前記負荷電圧供給回路は、前記基準電圧がハイレベル側に設定されたとき、当該ハイレベル側の電圧よりも高い負荷電圧を前記出力信号に供給し、前記基準電圧がローレベル側に設定されたとき、当該ローレベル側の電圧よりも低い負荷電圧を前記出力信号に供給する。

好ましくは前記基準電圧設定部は、前記制御信号が印加されたとき、ハイレベルのテスト信号に対してローレベル側の基準電圧を設定し、ローレベルのテスト信号に対してハイレベル側の基準電圧を設定する。また、前記負荷電圧供給回路は、制御信号に応答して開閉するスイッチを含み、前記スイッチは、前記制御信号が印加されたとき閉じ、負荷電圧を出力信号に供給することが望ましい。

負荷電圧供給回路は、半導体装置の入力端子または出力端子に負荷電流を供給する機能を有することができる。試験装置はさらに、比較回路から出力された期待値信号とテスト信号とが真理値表に一致するか否かを判定する判定回路を含む。

本発明に係る試験方法は、入力端子、出力端子および制御端子を含み、制御端子に印加された制御信号に基づき出力端子がハイインピーダンス状態となる動作を含む半導体装置のファンクションを試験するものであって、前記入力端子にテスト信号を印加し、前記制御端子に制御信号を印加するステップと、前記出力端子に現れた出力信号に負荷電圧を供給するステップと、前記負荷電圧が供給された出力信号と基準電圧とを比較するステップと、比較結果である期待値信号とテスト信号からファンクションが正常であるか否かを判定するステップを含み、前記テスト信号がハイレベルのとき前記基準電圧がローレベル側の電圧に設定され、前記テスト信号がローレベルのとき前記基準電圧がハイレベル側の電圧に設定され、前記負荷電圧は、前記基準電圧がハイレベル側のとき当該ハイレベル側の電圧よりも高く、前記基準電圧がローレベル側のとき当該ローレベル側の電圧よりも低い。

好ましくは試験方法はさらに、前記入力端子にテスト信号を印加するステップと、前記出力信号に現れた出力信号と基準電圧とを比較するステップと、比較結果である期待値信号とテスト信号からファンクションが正常であるか否かを判定するステップを含む。

さらに本発明の試験方法は、入力端子、出力端子および制御端子を含み、制御端子に印加された制御信号に基づき出力端子がハイインピーダンス状態となる動作を含む半導体装置のファンクションを試験するものであって、比較回路の基準電圧が第１レベルのときに、前記入力端子にテスト信号を印加して前記出力端子に現れた出力信号と第１レベルの基準電圧を比較し、かつ、前記入力端子にテスト信号を印加するとともに前記制御端子に制御信号を印加し、前記出力信号に第１の負荷電圧を供給し、当該第１の負荷電圧が供給された出力信号と第１レベルの基準電圧を比較し、第１のファンクションテストを行う第１のステップと、比較回路の基準電圧が第２レベルのときに、前記入力端子にテスト信号を印加して前記出力端子に現れた出力信号と第２レベルの基準電圧を比較し、かつ、前記入力端子にテスト信号を印加するとともに前記制御端子に制御信号を印加し、前記出力信号に第２の負荷電圧を供給し、当該第２の負荷電圧が供給された出力信号と第２レベルの基準電圧を比較し、第２のファンクションテストを行う第２のステップとを有し、第１のステップまたは第２のステップのいずれかが先に実行され、第１レベルが第２レベルよりも大きいとき、第１の負荷電圧は第１レベルよりも大きく、第２の負荷電圧は第２レベルよりも小さい。

本発明によれば、比較回路の基準電圧を複数設定し、かつ一定の条件下で負荷電圧を出力信号に供給することで、ハイインピーダンス状態を含む多様なファクションテストを効率よく実行することができる。さらに、複数の基準電圧を設定することで、出力信号が一定の電圧の範囲内にあるか否かを検査することが可能になる。さらに、試験装置が負荷電圧供給回路を予め含むものであれば、余分な構成の追加が不要であり、装置コストの増加を抑えることができる。

以下、本発明の最良の実施形態について図面を参照して詳細に説明する。

図１は、本発明の実施例に係る試験装置の概略構成を示すブロック図である。
被測定対象である半導体装置１は、入力端子ＩＮ、出力端子ＯＵＴ、制御端子ＣＴＲＬ、電源供給端子Ｖｃｃ、グランド端子ＧＮＤを含み、入力端子ＩＮに入力されたハイまたはローレベルの信号に応答して出力端子ＯＵＴからハイまたはローレベルの信号を出力する。制御端子ＣＴＲＬは、印加された制御信号のハイまたはローレベルに応じて半導体装置１の動作を制御する。例えば、制御信号がハイレベルのとき、入力端子ＩＮと出力端子ＯＵＴは、内部の論理回路を介して電気的に接続され、出力端子ＯＵＴからは、論理回路の論理式に従った信号が出力される。他方、制御信号がローレベルのとき、入力端子ＩＮと出力端子ＯＵＴは切り離され、出力端子ＯＵＴは、入力端子の信号のレベルに無関係にハイインピーダンス状態となる。

図２は、半導体装置の一構成例を示している。入力端子ＩＮ０〜ＩＮ７、出力端子ＯＵＴ０〜ＯＵＴ７、制御端子ＣＴＲＬを含み、内部に８ビットのドライバ回路を含んでいる。以下の説明では、制御端子ＣＴＲＬがハイレベルのとき、通常の動作が行われ、ハイレベルの入力信号に対してハイレベルの出力信号が出力され、ローレベルの入力信号に対してローレベルの出力信号が出力され、制御端子ＣＴＲＬがローレベルのとき、入力信号のハイまたはローレベルに無関係に出力端子がハイインピーダンス状態になるものとする。

試験装置１０は、半導体装置１の入力端子ＩＮにテスト信号Ｔｉｎを供給するテスト信号供給回路２０と、半導体装置１の出力端子ＯＵＴに現れる出力信号Ｔｏｕｔと基準電圧Ｖｃｍｐとを比較し期待値信号Ｔｅｘｐを出力する比較回路３０と、比較回路３０の基準電圧Ｖｃｍｐをハイレベル側またはローレベル側の電圧に設定する基準電圧設定部４０と、制御信号がローレベルのとき、すなわち半導体装置１がハイインピーダンス状態にされるとき、出力信号Ｔｏｕｔに負荷電圧Ｖｔｈを供給する負荷電圧供給回路５０と、テスト信号Ｔｉｎと比較回路３０から出力される期待値信号Ｔｅｘｐとが真理値表に一致するか否かを判定する判定回路６０とを含んでいる。なお、ここには図示はしていないが、試験装置１０は、ファンクションテストを実行するためのプログラムやそれに必要なデータを記憶するメモリと、プログラムに従い各部を制御するコントローラとを含んでいる。

テスト信号供給回路２０は、テストシーケンスに従い、ハイまたはローレベル、或いは所定の電圧値のテスト信号Ｔｉｎを入力端子ＩＮを供給する。テスト信号Ｔｉｎの電圧は、被測定対象である半導体装置の電源電圧や駆動電圧等に応じて適宜選択される。

比較回路３０は、一方の入力に出力端子ＯＵＴに現れた出力信号Ｔｏｕｔを接続し、他方の入力に基準電圧Ｖｃｍｐを接続し、両者を比較する。出力信号Ｔｏｕｔが基準電圧Ｖｃｍｐより大きいとき、ハイレベルの期待値信号Ｔｅｘｐが出力され、出力信号Ｔｏｕｔが基準電圧Ｖｃｍｐ以下のとき、ローレベルの期待値信号Ｔｅｘｐが出力される。

基準電圧設定部４０は、基準電圧Ｖｃｍｐをハイレベル側またはローレベル側の電圧に設定する。この基準電圧Ｖｃｍｐは、後述するように、制御端子ＣＴＲＬに印加される制御信号、ファンクションテストの状態に応じて適宜切替られる。基準電圧Ｖｃｍｐの切替や電圧値は、例えばファンクションテストを実行するプログラムにおいて設定することができる。

負荷電圧供給回路５０は、制御信号がハイレベルのとき、すなわち半導体装置が通常の動作をさせられるとき、好ましくは負荷電圧Ｖｔｈを出力信号Ｔｏｕｔに供給しない。他方、制御信号がローレベルのとき、すなわち出力端子ＯＵＴがハイインピーダンス状態にさせられるとき、負荷電圧Ｖｔｈを出力信号Ｔｏｕｔに供給する。供給される負荷電圧Ｖｔｈは、テスト信号Ｔｉｎの電圧等に応じて、適宜切替えられる。ハイレベル側の負荷電圧Ｖｔｈは、ハイレベル側の基準電圧Ｖｃｍｐよりも大きく設定され、出力端子ＯＵＴがハイインピーダンス状態にあるとき、出力信号Ｔｏｕｔをハイレベル側の負荷電圧Ｖｔｈにほぼ等しくさせる。これにより、比較回路３０の出力である期待値信号Ｔｅｘｐは、ハイレベルとなる。

また、ローレベル側の負荷電圧Ｖｔｈは、ローレベル側の基準電圧Ｖｃｍｐよりも小さく設定され、出力端子ＯＵＴがハイインピーダンス状態にあるとき、出力信号Ｔｏｕｔをローレベル側の負荷電圧Ｖｔｈにほぼ等しくさせる。これにより、比較回路３０の出力である期待値信号Ｔｅｘｐは、ローレベルとなる。このような負荷電圧Ｖｔｈの切替および電圧値は、例えばファンクションテストを実行するプログラムにおいて設定することができる。

判定回路６０は、比較回路３０から出力された期待値信号Ｔｅｘｐとテスト信号Ｔｉｎとが真理値表に一致すれば、ファンクションが正常と判定し、一致しなければ異常と判定する。

図３は、図１に示す試験装置の好ましい回路構成を示す図である。半導体装置１は、ソケット２を介して検査用ボード３に取り付けられる。テスト信号供給回路２０は、ＤＡＴＡのハイまたはローレベルに応じてＶＩＨ（ハイ）またはＶＩＬ（ロー）の電圧レベルの信号を生成する電圧レベル生成回路２２と、電圧レベル生成回路２２に直列に接続されたスイッチＤＲＶと、スイッチＤＲＶに直列に接続されたスイッチＰＩＮとを有している。ＶＩＨの電圧レベルは、例えば、２．０ｖ、ＶＩＬの電圧レベルは、０．５ｖであるが、これは、被測定対象およびファンクションテストの内容に応じて適宜変更することが可能である。スイッチＤＲＶおよびスイッチＰＩＮは、テスト信号Ｔｉｎを入力端子ＩＮに印加するときに閉じられる。従って、ＤＡＴＡがハイレベルのとき、ＶＩＨのテスト信号Ｔｉｎが供給され、ＤＡＴＡがローレベルのとき、ＶＩＬのテスト信号Ｔｉｎが供給される。

比較回路３０の一方の入力は、電圧レベル生成回路２２とスイッチＤＲＶの間に接続され、他方の入力は、基準電圧Ｖｃｍｐに接続される。出力信号Ｔｏｕｔの判定を行うとき、スイッチＤＲＶおよびスイッチＰＩＮは閉じられるため、出力信号Ｔｏｕｔが比較回路の一方の入力に供給される。比較回路３０は、出力信号Ｔｏｕｔと基準電圧Ｖｃｍｐとの比較結果である期待値信号Ｔｅｘｐを出力する。

基準電圧設定部４０は、上記したように基準電圧Ｖｃｍｐの電圧値設定を行う。図４（ａ）に、基準電圧Ｖｃｍｐの設定例を示す。同図に示すように、基準電圧Ｖｃｍｐは、制御信号およびＤＡＴＡのレベルに応じて４種類の値に設定することができる。ここでは、制御信号がハイレベルのとき、ＤＡＴＡのレベルに応じて、基準電圧Ｖｃｍｐは、１．７ｖ（ハイレベル側）と０．８ｖ（ローレベル側）に設定される。また、制御信号がローレベルのとき、すなわち半導体装置がハイインピーダンス状態にされるとき、ＤＡＴＡのレベルに応じて、基準電圧Ｖｃｍｐは、１．７ｖ（ハイレベル側）と０．５ｖ（ローレベル側）に設定される。

負荷電圧供給回路５０は、負荷電圧Ｖｔｈを供給する電圧源と、これに接続された抵抗（例えば、１ＫΩ）５２と、抵抗５２に直列に接続されたスイッチＬＯＡＤとを含んでいる。好ましくは負荷電圧供給回路５０は、半導体装置の入出力端子に負荷電流を印加するために用いられるものであり、典型的な試験装置は、負荷電圧供給回路５０を検査用ボード３に備えている。もし、負荷電圧供給回路がなければ、これを検査用ボード３に用意する。

スイッチＬＯＡＤは、好ましくは制御信号がローレベルのとき、すなわち出力端子ＯＵＴがハイインピーダンス状態にされるとき、閉じられ、出力信号Ｔｏｕｔに負荷電圧Ｖｔｈを供給する。負荷電圧Ｖｔｈは、図４（ａ）に示すように、基準電圧Ｖｃｍｐがローレベル側のとき、それよりも小さい０．２ｖ（ローレベル側）に設定され、基準電圧Ｖｃｍｐがハイレベル側のとき、それよりも大きい２．０ｖ（ハイレベル側）に設定される。なお、スイッチＬＯＡＤは、ハイインピーダンス状態以外の通常動作時において、出力信号Ｔｏｕｔを判定するときに閉じられるようにしてもよい。この場合、負荷電圧Ｖｔｈは、出力信号ＴｏｕｔのハイレベルをＶＯＨ、ローレベルをＶＯＬとしたとき、（ＶＯＨ＋ＶＯＬ）／２に設定され、負荷電流を流すことができる。例えば、このとき、Ｖｔｈは約１．３ｖに設定される。なお、図３に示した回路は、半導体装置１の入力端子、出力端子に共用されるものであり、入力端子に接続される場合、テスト信号供給回路２０が活性化され、出力端子に接続される場合、比較回路３０、基準電圧設定部４０、負荷電圧供給回路５０が活性化される。

判定回路６０は、期待値信号Ｔｅｘｐとテスト信号Ｔｉｎを受け取り、これらの信号が、図４（ｂ）に示すような真理値表に一致するか否かを判定する。

次に、試験装置の具体的な動作について図５のフローを参照して説明する。被測定対象の半導体装置を試験装置の検査用ボード３を取り付け（ステップＳ１０１）、ファンクションテストのプログラムが開始される（ステップＳ１０２）。

ここでは最初に、基準電圧Ｖｃｍｐをハイレベル側の（１．７ｖ）に設定したときのファンクションテストが行われる（ステップＳ１０３）。ＤＡＴＡがハイレベルにされ、制御信号がハイレベルにされ（ステップＳ１０４）、ＤＩＨ（２．０ｖ）のテスト信号ＴｉｎがスイッチＤＲＶおよびスイッチＰＩＮを介して入力端子ＩＮ０〜ＩＮ７に供給される。

テスト信号Ｔｉｎの印加に応答して出力端子ＯＵＴ０〜７からは、出力信号Ｔｏｕｔが出力され、出力信号Ｔｏｕｔは、比較回路３０の一方の入力に供給される。制御信号がハイレベルのとき、スイッチＬＯＡＤが開いているので、負荷電圧Ｖｔｈは出力信号Ｔｏｕｔに供給されない。比較回路３０の他方に入力される基準電圧Ｖｃｍｐは、図４（ａ）に示すように、１．７ｖに設定される。出力信号Ｔｏｕｔが１．７ｖより大きければ、比較回路３０の出力である期待値信号Ｔｅｘｐはハイレベルとなり、それ以下であれば、期待値信号Ｔｅｘｐはローレベルとなる。判定回路６０は、テスト信号Ｔｉｎと期待値信号Ｔｅｘｐが、図４（ｂ）に示す真理値表に一致すれば正常と判定する。

次に、ＤＡＴＡをローレベル、制御信号をハイレベルにして（ステップＳ１０５）、ＤＩＬ（０．５ｖ）のテスト信号Ｔｉｎを印加し、上記と同様に、比較回路３０において出力信号Ｔｏｕｔと基準電圧Ｖｃｍｐとが比較され、期待値信号Ｔｅｘｐが出力される。出力信号Ｔｏｕｔが１．７ｖ以下であれば、期待値信号Ｔｅｘｐはローレベルとなり、ファンクションは正常と判定される。

次に、ＤＡＴＡがローレベルにされ、制御信号がローレベルにされる（ステップＳ１０６）。入力端子ＩＮ０〜ＩＮ７には、ＤＩＬのテスト信号Ｔｉｎが供給される。このとき、負荷電圧Ｖｔｈは、２．０ｖに設定されており、これが出力信号Ｔｏｕｔに供給される。出力端子ＯＵＴがハイインピーダンス状態であれば、出力信号Ｔｏｕｔは、ほぼ２．０ｖとなる。出力端子がハイインピーダンス状態であれば、出力信号Ｔｏｕｔは、基準電圧Ｖｃｍｐよりも大きく、期待値信号Ｔｅｘｐはハイレベルとなる。判定回路６０は、期待値信号Ｔｅｘｐとテスト信号Ｔｉｎが真理値表に一致するか否かを判定する。このとき、テスト信号Ｔｉｎは、０．５ＶのＤＩＬレベルの信号となるが、０．５Ｖよりも低い、例えば、０．２ＶのＤＩＬレベルの信号としてもよい。

次に、基準電圧をローレベル側の電圧に設定したときのファンクションテストが実行される（ステップＳ１０７）。ＤＡＴＡがローレベルにされ、制御信号がハイレベルにされる（ステップＳ１０８）。入力端子には、ＤＩＬ（０．５ｖ）のテスト信号Ｔｉｎが供給され、これに応答した出力信号Ｔｏｕｔが比較回路３０の一方の入力に供給される。このとき、基準電圧Ｖｃｍｐは、ローレベル側の０．８ｖに設定される。ファンクションが正常であれば、比較回路３０からの期待値信号Ｔｅｘｐは、ローレベルとなり、真理値表に一致することになる。

次に、ＤＡＴＡがハイレベルにされ、制御信号がハイレベルにされる（ステップＳ１０９）。入力端子には、ＤＩＨ（２．０ｖ）のテスト信号Ｔｉｎが供給され、これに応答した出力信号Ｔｏｕｔが比較回路３０の一方の入力に供給される。ファンクションが正常であれば、比較回路３０からの期待値信号Ｔｅｘｐは、ハイレベルとなり、真理値表に一致することになる。

次に、ＤＡＴＡがハイレベルにされ、制御信号がローレベルにされる（ステップＳ１１０）。このとき、基準電圧Ｖｃｍｐは、ローレベル側の０．５ｖに設定される。また、負荷電圧Ｖｔｈは、ローレベル側の０．２ｖに設定される。ファンクションが正常であれば、出力端子はハイインピーダンス状態であり、出力信号Ｔｏｕｔは、負荷電圧Ｖｔｈにほぼ等しい０．２ｖとなる。従って、比較回路３０から出力される期待値信号Ｔｅｘｐは、ローレベルとなり、真理値表に一致することになる。

このように、基準電圧Ｖｃｍｐをハイレベル側とローレベル側のそれぞれの電圧に設定してファンクションテストを行うことで、出力信号Ｔｏｕｔが特定の電圧以上または特定の電圧以下になっていることを検査することができる。図６に示すように、基準電圧Ｖｃｍｐを１．７ｖに設定しているとき、期待値信号Ｔｅｘｐがハイレベルであれば、出力信号Ｔｏｕｔが１．７ｖより大きいことがわかる。そして、次のファンクションテストにおいて、基準電圧Ｖｃｍｐが０．８ｖに設定されているとき、期待値信号Ｔｅｘｐがハイレベルであれば、出力信号Ｔｏｕｔが０．８ｖ以上であることがわかる。同様に、基準電圧Ｖｃｍｐが１．７ｖに設定されているとき、期待値信号Ｔｅｘｐがローレベルであれば、出力信号Ｔｏｕｔが１．７ｖ以下であることがわかり、次のファンクションテストにおいて、基準電圧Ｖｃｍｐが０．８ｖに設定されているとき、期待値信号Ｔｅｘｐがローレベルであれば、出力信号Ｔｏｕｔが０．８ｖ以下であることがわかる。

さらに、ハイインピーダンス状態のファンクションテストを行う場合、負荷電圧Ｖｔｈを基準電圧Ｖｃｍｐより小さくした条件で且つハイインピーダンスになっていない場合には、出力信号Ｔｏｕｔがハイになるテスト信号Ｔｉｎを印加し、
また、負荷電圧Ｖｔｈを基準電圧Ｖｃｍｐより大きくした条件で且つハイインピーダンスになっていない場合には、出力信号Ｔｏｕｔがローになるテスト信号Ｔｉｎを印加するようにしたので、テスト信号Ｔｉｎのレベルと反転したレベルの期待値信号Ｔｅｘｐを得ることができ、これによりハイインピーダンス状態を判定することが可能になる。このように本実施例によれば、１つの比較回路を用いて、効率よく多様なファンクションテストを実施することができる。

なお、上記したＶｃｍｐや基準電圧Ｖｃｍｐの値は一例であって、テストされる半導体装置の仕様に応じてこれらの値を適宜変更することが可能である。また、図５に示したテストシーケンスは一例であって、これに限るものではない。例えば、最初に、半導体装置が通常に動作するときのファンクションをテストし、次に、ハイインピーダンスのテストを行うようにしてもよい。

本発明の好ましい実施の形態について詳述したが、本発明に係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

本発明の実施例に係る試験装置の構成を示すブロック図である。 被測定対象である半導体装置の一例を示す図である。 本実施例の試験装置の好ましい回路構成を示す図である。 図４（ａ）は、ＤＡＴＡおよび制御信号と、基準電圧および負荷電圧との関係を示す図、図４（ｂ）は、半導体装置の論理回路の真理値表を示す図である。 本実施例の試験装置の動作フローを示す図である。 本実施例の試験装置の効果を説明する図である。 従来のファンクションテストの真理値表を示す図である。

符号の説明

１０：試験装置
２０：テスト信号供給回路
２２：電圧生成回路
３０：比較回路
４０：基準電圧設定部
５０：負荷電圧供給回路
６０：判定回路
ＤＲＶ、ＰＩＮ、ＬＯＡＤ：スイッチ

Claims (8)

1. 入力端子、出力端子および制御端子を含み、制御端子に印加された制御信号に基づき出力端子がハイインピーダンス状態となる動作を含む半導体装置を試験する試験装置であって、
   前記入力端子に印加されたテスト信号を供給する供給回路と、
   テスト信号に応答して前記出力端子から出力された出力信号と基準電圧とを比較し、ハイまたはローレベルの期待値信号を出力する比較回路と、
   前記基準電圧をハイレベル側またはローレベル側の電圧に設定する基準電圧設定部と、
   前記制御信号が印加されたとき、前記出力信号に負荷電圧を供給する負荷電圧供給回路とを有し、
   前記負荷電圧供給回路は、前記基準電圧がハイレベル側に設定されたとき、当該ハイレベル側の電圧よりも高い負荷電圧を前記出力信号に供給し、前記基準電圧がローレベル側に設定されたとき、当該ローレベル側の電圧よりも低い負荷電圧を前記出力信号に供給する、試験装置。
2. 前記基準電圧設定部は、前記制御信号が印加されたとき、ハイレベルのテスト信号に対してローレベル側の基準電圧を設定し、ローレベルのテスト信号に対してハイレベル側の基準電圧を設定する、請求項１に記載の試験装置。
3. 前記負荷電圧供給回路は、前記制御信号に応答して開閉するスイッチを含み、前記スイッチは、前記制御信号が印加されたとき閉じ、負荷電圧を前記出力信号に供給する、請求項１に記載の試験装置。
4. 負荷電圧供給回路は、半導体装置の入力端子または出力端子に負荷電流を供給する機能を有する、請求項１に記載の試験装置。
5. 試験装置はさらに、比較回路から出力された期待値信号とテスト信号とが真理値表に一致するか否かを判定する判定回路を含む、請求項１ないし４いずれか１つに記載の試験装置。
6. 入力端子、出力端子および制御端子を含み、制御端子に印加された制御信号に基づき出力端子がハイインピーダンス状態となる動作を含む半導体装置のファンクションを試験する方法であって、
   前記入力端子にテスト信号を印加し、かつ前記制御端子に制御信号を印加するステップと、
   前記出力端子に現れた出力信号に負荷電圧を供給するステップと、
   前記負荷電圧が供給された出力信号と基準電圧とを比較するステップと、
   比較結果である期待値信号とテスト信号からファンクションが正常であるか否かを判定するステップを含み、
   前記テスト信号がハイレベルのとき前記基準電圧がローレベル側の電圧に設定され、前記テスト信号がローレベルのとき前記基準電圧がハイレベル側の電圧に設定され、前記負荷電圧は、前記基準電圧がハイレベル側のとき当該ハイレベル側の電圧よりも高く、前記基準電圧がローレベル側のとき当該ローレベル側の電圧よりも低い、試験方法。
7. 試験方法はさらに、前記入力端子にテスト信号を印加するステップと、
   前記出力信号に現れた出力信号と基準電圧とを比較するステップと、
   比較結果である期待値信号とテスト信号からファンクションが正常であるか否かを判定するステップを含む、請求項６に記載の試験方法。
8. 入力端子、出力端子および制御端子を含み、制御端子に印加された制御信号に基づき出力端子がハイインピーダンス状態となる動作を含む半導体装置のファンクションを試験する方法であって、
   比較回路の基準電圧が第１レベルのときに、前記入力端子にテスト信号を印加して前記出力端子に現れた出力信号と第１レベルの基準電圧を比較し、かつ、前記入力端子にテスト信号を印加するとともに前記制御端子に制御信号を印加し、前記出力信号に第１の負荷電圧を供給し、当該第１の負荷電圧が供給された出力信号と第１レベルの基準電圧を比較し、第１のファンクションテストを行う第１のステップと、
   比較回路の基準電圧が第２レベルのときに、前記入力端子にテスト信号を印加して前記出力端子に現れた出力信号と第２レベルの基準電圧を比較し、かつ、前記入力端子にテスト信号を印加するとともに前記制御端子に制御信号を印加し、前記出力信号に第２の負荷電圧を供給し、当該第２の負荷電圧が供給された出力信号と第２レベルの基準電圧を比較し、第２のファンクションテストを行う第２のステップとを有し、
   第１のステップまたは第２のステップのいずれかが先に実行され、
   基準電圧の第１レベルが第２レベルよりも大きいとき、第１の負荷電圧は第１レベルよりも大きく、第２の負荷電圧は第２レベルよりも小さい、
   試験方法。

Images