CN116896363B - 一种nmos控制电路和电池保护芯片 - Google Patents

Abstract

本发明实施例公开了一种NMOS控制电路和电池保护芯片，涉及集成电路技术领域，该NMOS控制电路包括：NMOS，NMOS的栅极、源极共接电压V1，NMOS包括用于将NMOS的P型阱区与P型衬底隔离的N型隔离结构；监测模块用于监测V1；控制模块至少基于V1的大小控制NMOS的N型隔离结构所接电压，以实现在避免N型隔离结构与P型阱区所形成的PN结正向导通的情况下，避免该PN结因干扰信号产生的漏电流影响电压V1所表征的工作状态，进而避免影响应用电路的相关工作性能。

Description

一种NMOS控制电路和电池保护芯片

技术领域

本发明涉及集成电路技术领域，具体涉及一种NMOS控制电路和电池保护芯片。

背景技术

对于集成电路来说，静电放电(ESD，Electro-Static discharge)过程通常指外界物体接触芯片的某一个连接点所引起的静电放电过程，这个过程会产生非常高的瞬态电流和瞬态电压，ESD引起的高电场会击穿集成电路中的输入级的栅氧化层，可能会造成集成电路芯片失效。

因此，在现有的芯片设计中，常采用静电放电保护电路来防止芯片损伤失效。其中，如栅极接地的GGNMOS为一种常用的静电防护器件，GGNMOS的栅极、源极以及衬底短接后接地，栅极、源极同电位始终不能形成导电沟道，MOS管无法开启，漏极接高电位，以实现ESD保护功能。

在一些应用电路中，用于静电防护的NMOS的栅极、源极短接后不再与衬底一起共同接地，而是会接入该应用电路的一工作电压，以对该工作电压进行静电保护。由于该工作电压通常为浮动的，如图1所示，该NMOS一般还包括将其P型阱区与P型衬底隔离的N型隔离结构，以避免该工作电压对与NMOS共衬底的其他器件造成影响。

然而，当NMOS受到如射频等干扰信号影响时，N型隔离结构与P型阱区之间的漏电流会急剧增大并流向工作电压，造成该工作电压异常变动，影响该工作电压正常表征的工作状态，进而影响应用电路的相关工作性能。

发明内容

本发明实施例提供一种NMOS控制电路和电池保护芯片，以克服上述技术问题，避免N型隔离结构与P型阱区所形成的PN结因干扰信号产生的漏电流影响电压V1所表征的工作状态。

为了解决上述问题，本发明实施例公开了一种NMOS控制电路，包括：

NMOS，NMOS的栅极、源极共接电压V1，NMOS包括用于将NMOS的P型阱区与P型衬底隔离的N型隔离结构；

监测模块，用于监测V1；

控制模块，至少基于V1的大小控制NMOS的N型隔离结构所接电压。

在本发明一实施例中，当V1的最小值＞﹣Vth时，控制模块控制N型隔离结构所接电压保持为V1，其中，Vth为基于N型隔离结构形成的PN结的正向导通电压。

在本发明实施例中，电压V1为一个动态电压或者说可变电压，其值（大小）会随着该NMOS控制电路所应用的电路的实际工作而变化，其变化方式本申请不作限定。本发明的核心构思就是根据V1的大小来控制用于静电防护的NMOS中的N型隔离结构所接电压，如此即有效控制了N型隔离结构与P型阱区所形成的PN结的状态，从而避免该PN结因干扰信号产生的漏电流影响V1所表征（即正常应该表征）的工作状态。

在本发明一实施例中，还包括预设的阈值电压；

控制模块基于V1与阈值电压调整NMOS的N型隔离结构所接电压。

在本发明一实施例中，其中，阈值电压-N型隔离结构所接电压＜Vth，Vth为基于N型隔离结构形成的PN结的正向导通电压。

在本发明一实施例中，其中，阈值电压＜Vth，Vth为基于N型隔离结构形成的PN结的正向导通电压。

在本发明一实施例中，当V1小于阈值电压时，N型隔离结构所接电压为V3，其中，V3≤V1+Vth＋K，Vth为基于N型隔离结构形成的PN结的正向导通电压，K为常数，以避免PN结因干扰信号产生的漏电流影响V1所表征的工作状态；当V1大于等于阈值电压时，N型隔离结构所接电压由V3切换为电压V4，且V4＞V3，以避免因V1增大而造成的PN结正向导通。

在本发明一实施例中，其中，V3的最小值满足使PN结不正向导通。

在本发明一实施例中，其中，V3≤V1。

在本发明一实施例中，当V1小于0时，N型隔离结构所接电压由V3切换为电压V5，V5＜V3，以进一步避免PN结因干扰信号产生的漏电流影响V1所表征的工作状态；其中，V5＞-Vth。

在本发明一实施例中，其中，NMOS的漏极接电压V2；

V3为公共接地端电压，V4为V2。

在本发明一实施例中，V2为NMOS控制电路的电源电压。

在本发明一实施例中，当V1大于阈值电压时，控制模块控制N型隔离结构所接电压随V1增大而增大以避免基于N型隔离结构形成的PN结正向导通；当V1小于阈值电压时，控制模块控制N型隔离结构所接电压随V1减小而减小以避免PN结因干扰信号产生的漏电流影响V1所表征的工作状态。

在本发明一实施例中，监测模块设置有阈值电压；

监测模块基于V1与阈值电压产生一指示信号；

控制模块基于指示信号调整N型隔离结构所接电压。

在本发明一实施例中，监测模块包括MOS元件和电流源；阈值电压为MOS元件的导通电压；

电流源与MOS元件的源极或漏极连接形成串联电路，MOS元件的栅极用于接入V1，基于V1与导通阈值控制串联电路是否导通，以输出指示信号。

在本发明一实施例中，控制模块包括信号切换单元；

信号切换单元基于V1与阈值电压将V3或V4接入N型隔离结构。

基于同一发明构思，本发明实施例公开了一种电池保护芯片，包括如本发明实施例的NMOS控制电路，其中，电压V1为芯片的过流检测端电压。

本发明实施例包括以下优点：

本发明实施例公开了一种NMOS控制电路，包括：NMOS，NMOS的栅极、源极共接电压V1，NMOS包括用于将NMOS的P型阱区与P型衬底隔离的N型隔离结构；监测模块用于监测V1；控制模块至少基于V1的大小控制NMOS的N型隔离结构所接电压，可以避免N型隔离结构与P型阱区所形成的PN结因干扰信号产生的漏电流影响电压V1所表征的工作状态，以及避免该PN结正向导通，进而避免电压V1所表征的工作状态不准确而影响应用电路的相关工作性能。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例。

图1是现有用于静电防护的NMOS结构及其连接示意图；

图2是本发明提供的一种NMOS控制电路的框图；

图3是本发明实施例提供的一种NMOS控制电路的示意图一；

图4是本发明实施例提供的一种NMOS控制电路的示意图二；

图5是本发明一示例所提供的用于静电防护的NMOS连接示意图；

图6是本发明实施例提供的一种NMOS控制电路的示意图三；

图7是本发明一示例提供的NMOS控制电路的示意图；

图8是本发明实施例提供的电池保护芯片及其外围电路示意图。

附图标记说明：

10-NMOS，101-栅极，102-源极，103-P型阱区，104-N型隔离结构，105-漏极；11-P型衬底；20-监测模块，201-MOS元件，202-电流源；30-控制模块，301-信号切换单元；40-Buffer；50-电池保护芯片。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

为便于本领域技术人员理解本申请的发明构思，首先对具有N型隔离结构的用于静电防护的NMOS10结构及其连接情况进行说明。

请参考图1，该NMOS10设置在P型衬底11（在附图中以P_substrate进行表示）上，其具有栅极101和位于栅极101两侧的N型掺杂的源极102和漏极105，以及体端。该NMOS10包括用于将其P型阱区103（在附图中以Pwell进行表示）与P型衬底11（P_substrate）隔离的N型隔离结构104，其中P型阱区103可以理解为P型衬底11的外延层或者说就是P型衬底11被N型隔离结构104所包围的部分，栅极101、源极102、漏极105以及体端位于P型阱区103之中及上方。如图1所示的示例，N型隔离结构104由两个Nwell阱区和一个DeepNwell组成。

本领域公知，P型衬底11一般接地（VSS）。在现有一些应用电路中，该NMOS10的栅极101、源极102短接后不再与P型衬底11一起共同接地，而是共同接入该应用电路的一工作电压（在本申请中以电压V1进行表示），漏极105接V2，N型隔离结构104通过引出端ISO接一固定电压（一般为电源电压VDD），以使N型隔离结构104与P型阱区103形成的PN结反向截止，避免V1浮动导致该PN结正向导通而对该P型衬底11上的其他器件造成影响。

本领域技术人员知晓，PN结在截止时会没有或仅有很微小的电流从高电位流向低电位，此情况下称为PN结漏电。在该应用电路的静电防护NMOS10结构中，由于N型隔离结构104与P型阱区103之间存在电压差，正常情况下，两者之间也会有微量的载流子移动形成漏电流从高电位的N型隔离结构104流向低电位的P型阱区103，该漏电流路径参考附图1。当该NMOS10受到如射频等干扰信号影响时，N型隔离结构104与P型阱区103之间流动的载流子会大量增加，该漏电流会急剧增大并流向V1所在的电位端（可理解为用于产生V1的电位端），造成V1异常变动，影响V1正常表征的工作状态，进而影响应用电路的相关工作性能。

有鉴于此，本申请提供了一种NMOS10控制电路，如图2所示，该NMOS10控制电路包括：NMOS10、监测模块20以及控制模块30。其中，NMOS10的栅极101、源极102共接电压V1，该NMOS10包括用于将所述NMOS10的P型阱区103与P型衬底11隔离的N型隔离结构104；监测模块20用于监测V1；控制模块30至少基于V1的大小控制NMOS10的N型隔离结构104所接电压。

在本申请中，与现有技术中的N型隔离结构104始终保持接固定电压不同，本发明的N型隔离结构104所接电压是可通过控制模块30调整的，如此本发明就可通过控制N型隔离结构104所接电压，以实现在避免N型隔离结构104与P型阱区103所形成的PN结正向导通的情况下，尽量使N型隔离结构104所接电压与初始状态下的V1之间的电压差较小，即尽量使得因干扰信号所导致的N型隔离结构104流向V1的漏电流减小或不存在，从而避免该PN结因干扰信号产生的漏电流影响电压V1所表征的工作状态。

其中，本申请采用监测模块20监测V1，可以实时获得V1的大小，而控制模块30则可根据V1的大小来控制N型隔离结构104所接电压。

关于控制模块30至少基于V1的大小控制NMOS10的N型隔离结构104所接电压有不同的实施例，下面结合附图对本发明的一些实施例进行说明。

在本发明一实施例中，当V1的最小值＞﹣Vth时，参考附图3，控制模块30控制N型隔离结构104所接电压为V1，其中，Vth为基于N型隔离结构104形成的PN结的正向导通电压。其中，如图3所示，基于N型隔离结构104形成的PN结有两个，一个是N型隔离结构104与P型阱区103所形成的PN结（在各个附图中以PN结①进行表示），另一个是N型隔离结构104与P型衬底11所形成的PN结（在各个附图中以PN结②进行表示）。在同一MOS中，PN结①与PN结②的正向导通电压Vth相同。例如，正向导通电压Vth为0.7V。

在本实施例中，若V1的浮动范围均大于负的Vth，则控制模块30可以控制N型隔离结构104保持接电压V1，使得N型隔离结构104与位于P型阱区103中的栅极101、源极102所接电压一直同电位。此时，无论V1如何变化，N型隔离结构104与P型阱区103所形成的PN结（PN结①）也不会正向导通，避免了V1浮动对该P型衬底11上的其他器件造成影响，同时由于N型隔离结构104与P型阱区103之间基本为零电压差，即使受到如射频等干扰信号影响，也几乎不会有漏电流从N型隔离结构104经P型阱区103流向V1，从而避免该PN结因干扰信号产生的漏电流影响电压V1所表征的工作状态。

可选的，控制模块30可以利用信号切换单元301（在附图中，信号切换单元301以开关S1进行示意）将N型隔离结构104的引出端ISO与短接的源极、栅极连接或与电压V1的电位端直接连接，以实现N型隔离结构104保持接电压V1。

实际中，可基于该NMOS10实际的应用电路的具体性能或通过监测模块20的监测等确定V1的最小值是否大于负的Vth。示例的，采用硅材料制成的PN结的正向导通电压Vth一般为0.7V，监测模块20内设置有一阈值电压为-0.7V，若监测到V1的浮动范围均在该-0.7V之上（即V1的最小值大于-0.7V），则控制模块30保持N型隔离结构104所接电压为V1。

值得说明的是，在本实施例中，N型隔离结构104所接电压为V1，虽然V1可能变为负电压即小于P型衬底11所接电位（0电压），但由于V1的最小值大于负的Vth，那么N型隔离结构104与P型衬底11所形成的PN结（PN结②）也不会正向导通。

在本发明另一实施例中，还包括预设的阈值电压；控制模块30基于V1与该阈值电压调整该NMOS10的N型隔离结构104所接电压。

其中，该预设的阈值电压需满足：阈值电压-N型隔离结构104所接电压＜Vth，Vth为基于N型隔离结构104形成的PN结的正向导通电压。即在本发明中，当采用V1与阈值电压的比较结果来决定是否调整N型隔离结构104所接电压时，该阈值电压与调整前的N型隔离结构104所接电压之间的差值应该小于基于N型隔离结构104形成的PN结的正向导通电压，以避免V1已经过大使得N型隔离结构104与P型阱区103所形成的PN结（PN结①）正向导通了但V1还未达到该阈值电压大小。简言之，阈值电压的设定应考虑避免基于该N型隔离结构104形成的PN结正向导通。

在一实现方式中，初始状态下（在电路上电后的初始状态下，V1通常小于阈值电压），N型隔离结构104通过引出端ISO一般接公共接地端电压（VSS），公共接地端电压基本为零电压，因此，预设的阈值电压通常只要满足小于该Vth即可，此时不会出现V1还未达到该阈值电压大小但已经使得PN结①正向导通的情况。

在本发明实施例中，所预设的阈值电压除了满足避免基于该N型隔离结构104形成的PN结正向导通之外，还应考虑V1的不同值所能表征的工作状态进行设定。示例的，在初始状态下V1基本为0，此时V1所表征的工作状态为“正常”；当V1大于0.5V后，此时V1所表征的工作状态为“异常”，Vth为0.7V，所设定的阈值电压可以为0.5V或0.6V。即阈值电压的设定可考虑大于等于V1所表征的工作状态变动时的V1的临界值（如短路保护阈值），以尽量降低PN结因干扰信号产生的漏电流影响V1所表征的“正常”工作状态的可能性，或者说降低V1所表征的工作状态实际为“正常”但在干扰信号的影响下被误判为“异常”的概率。

在本发明实施例的一可能实现方式中，参考图4，当V1小于阈值电压时，N型隔离结构104所接电压为V3，其中，V3≤V1+Vth＋K，Vth为基于所述N型隔离结构104形成的PN结的正向导通电压，K为常数，以避免所述PN结因干扰信号产生的漏电流影响所述V1所表征的工作状态；当V1大于等于阈值电压时，控制模块30将N型隔离结构104所接电压由V3切换为电压V4，且V4＞V3，以避免因所述V1增大而造成的所述PN结正向导通。

与现有技术不同的是，在本实现方式中，如图4所示，当V1小于阈值电压时，N型隔离结构104所接电压为V3，其中，V3是一个能避免N型隔离结构104与P型阱区103所形成的PN结（PN结①）因干扰信号产生的漏电流影响V1所表征的工作状态的电压值。即当N型隔离结构104接电压V3时，PN结①因干扰信号产生的漏电流不会造成V1浮动过大而改变当前所表征的工作状态，如此有效克服了背景技术中所指的问题。

由于V1为应用电路的一工作电压，比如该应用电路为电池保护系统，V1为过流检测端VM的端口电压（简称过流检测端电压），当电池放电过流或应用电路短路时，V1会变大，当V1变大至大于阈值电压后，若N型隔离结构104仍然接电压V3，则可能造成PN结①正向导通。故在本实现方式中，如图4所示，当V1大于等于阈值电压时，控制模块30将N型隔离结构104所接电压由V3切换为电压V4，且V4＞V3，以避免因V1增大而造成的PN结正向导通。

接下来对本实现方式中的V3和V4的取值进行说明。

从理论上说，只要V3≤V1，基本不会有漏电流从N型隔离结构104经P型阱区103流向电压V1。但由于漏电流的大小与PN结的N端电压大小相关，考虑实际中V1在某个取值区间内所表征的工作状态可能都不会变化，或者说考虑V1所表征的工作状态变动时的取值与其初始状态下的取值可能相差较大，V3也可以微微大于V1，在此情况下，即使有如射频等干扰信号作用于NMOS10，从N型隔离结构104经P型阱区103流向电压V1的漏电流并不会造成V1的值大幅变化，即此情况下V1所表征的工作状态也不会因干扰信号而异常变化。示例的，当V1处于0-0.5V的区间时，V1所表征的工作状态为“正常”，当V1大于0.5V后，V1所表征的工作状态为“异常”，初始状态下V1为0V，V3为0.1V，显然，此时虽然V3比V1大，即使有干扰信号作用，基于0.1V所产生的漏电流也不会造成V1超过0.5V，也可以有效避免N型隔离结构104与P型阱区103所形成的PN结（PN结①）因干扰信号产生的漏电流影响V1所表征的工作状态。

由于PN结①的正向导通电压为Vth，V3与V1之间至少还相隔一个Vth大小的电压差，因此，V3实际可以小于等于V1+Vth，但考虑V3的取值得避免PN结因干扰信号产生的漏电流影响V1所表征的工作状态，基于上述思路，V3的取值上限表示为：V3≤V1+Vth＋K，其中，此时的V1是小于阈值电压的，K可以为正值，也可以为负值，其取值可基于初始状态下V1所表征的工作状态对应的V1的取值区间确定。

实际应用中，可选的，初始状态下N型隔离结构104所接电压V3≤V1。

值得强调的是，无论在哪种情况下，V3和V4的最小值都应满足使基于N型隔离结构104形成的PN结不正向导通，可以理解为使前述的PN结①和PN结②都不正向导通。否者若PN结正向导通了，电流会对该P型衬底11上的其他器件造成影响，N型隔离结构104的设置也就没有意义了。具体的，当V1小于阈值电压时，V3＞V1-Vth；当V1大于阈值电压时，V4＞V1-Vth。

在本发明中，NMOS10的漏极105接V2，由于NMOS10为一个用于保护V1的静电防护器件，当NMOS10的漏极105接V2，无论V1如何浮动，V2必定是大于V1的，避免静电通过V1的电位端释放。在一示例中，如图5所示，V3为公共接地端电压（VSS），V4为V2。进一步的，V2为NMOS10控制电路的电源电压（VDD）。

需要说明的是，在本发明中，以该阈值电压为节点，V1小于阈值电压视为所表征的工作状态为“正常”，V1大于阈值电压视为所表征的工作状态为“异常”，当控制模块30控制N型隔离结构104所接电压为V2时，虽然V2大于V1，可能因干扰信号有大量漏电流从N型隔离结构104经P型阱区103流向V1，但由于此时V1所表征的工作状态已经是“异常”状态，即使V1因漏电流继续增大，此时V1所表征的工作状态仍然是“异常”状态，漏电流对V1所表征的工作状态不会造成影响。

本实现方式考虑了某些应用电路中，V1可能会变小至小于0，即使控制模块30控制N型隔离结构104仍然接电压V3，随着V1的减小，PN结①也肯定不会正向导通，但V1会比V3越来越小，此时若受到干扰信号影响N型隔离结构104流向V1的漏电流则会增大。进一步可选的，在本发明实施例的另一可能实现方式中，如图6所示，当V1小于0时，控制模块30将N型隔离结构104所接电压由V3切换为电压V5，由于V5＜V3，可以减小PN结①受干扰信号影响流向V1的漏电流，以进一步避免PN结因干扰信号产生的漏电流影响V1所表征的工作状态。其中，V5＞-Vth，如此即使N型隔离结构104所接电压的电压V5为负值，N型隔离结构104与P型衬底11所形成的PN结（PN结②）也不会正向导通。

示例的，V1为电池保护系统这一应用电路的过流检测端电压，V1可能因电池充电检测为负电压，一般情况下，当V1小于电池充电过流保护阈值（电池充电过流保护阈值为一负值）时，则认为系统处于“充电过流”这一工作状态。初始状态下，N型隔离结构104所接电压为V3，V3为公共接地端电压（VSS），电位基本为0，在系统向电池充电的过程中，V1变为负电压，此时，若控制模块30控制N型隔离结构104仍然接电压V3，V1与V3之间的电压差则会越来越大，PN结①受干扰信号产生的漏电流使得V1增大，如此，则可能导致电池保护系统实际已经充电过流了，但因V1还未小于电池充电过流保护阈值导致系统判定V1所表征的工作状态仍为“正常”，而不是“充电过流”这一工作状态。但基于本实现方式，当V1小于0时，控制模块30将N型隔离结构104所接电压由V3切换为电压V5，由于V5＜V3，可以减小PN结①受干扰信号影响流向V1的漏电流，使得V1不会在本应减小的过程中而异常变大，以进一步避免PN结因干扰信号产生的漏电流影响V1本应所表征的工作状态。

以上对控制模块30基于V1与阈值电压将N型隔离结构104所接电压在为固定值的V3、V4中进行切换的方案进行了详细介绍。

在本发明实施例的又一可能实现方式中，提供了一种动态切换方案：当V1大于阈值电压时，控制模块30控制N型隔离结构104所接电压随V1增大而增大以避免基于N型隔离结构104形成的PN结（此时主要考虑的是PN结①，因为随着N型隔离结构104所接电压的增大，PN结②肯定不会正向导通）正向导通；当V1小于阈值电压时，控制模块30控制N型隔离结构104所接电压随V1减小而减小以避免PN结（PN结①）因干扰信号产生的漏电流影响V1所表征的工作状态。本实现方式的切换原理可参考前文描述，在此不多赘述。其中，NMOS10控制电路还可包括分压电路（图未示出），各个分压节点用于提供不同大小的电压，N型隔离结构104的引出端ISO可以通过如多路选择器这类信号切换单元与分压电路连接，控制模块30中可预设V1的各个调节阈值，各个调节阈值与分压电路中的各个分压一一对应，其中，一个调节阈值即为该阈值电压，控制模块30基于V1与阈值电压，将N型隔离结构104与该分压电路中的不同分压电压连接，从而实现该动态切换方案。当V1大于阈值电压后，随着V1的增大，控制模块30将更大的分压接入N型隔离结构104，以避免基于N型隔离结构104形成的PN结正向导通；当V1小于阈值电压后，随着V1的减小，控制模块30将更小的分压接入N型隔离结构104，以避免基于N型隔离结构104形成的PN结因干扰信号产生的漏电流影响V1所表征的工作状态。当然，当V1小于阈值电压时，N型隔离结构104所接的分压也需要满足使基于N型隔离结构104形成的PN结不正向导通，可以理解为使前述的PN结①和PN结②都不正向导通。

在本发明实施例的一可能的实现方式中，监测模块20设置有前述的阈值电压；监测模块20基于V1与阈值电压产生一指示信号；控制模块30基于指示信号调整N型隔离结构104所接电压。

监测模块20与电压V1的电位端连接，可以获得电压V1。监测模块20基于V1与阈值电压产生一指示信号在具体电路中可以有多种方式实现。

示例的，监测模块20包括比较器，比较器的两个输入端分别接V1与阈值电压，其输出端输出的逻辑信号即为该指示信号。

示例的，如图7所示，监测模块20包括MOS元件201和电流源202；阈值电压为该MOS元件201的导通电压；电流源202与MOS元件201的源极102或漏极105连接形成串联电路，MOS元件201的栅极与所述V1的电位端连接，用于接入V1，并基于V1与导通阈值控制该串联电路是否导通，以输出指示信号ISO_SW。在本实现方式中，V1输入MOS元件201的栅极，基于V1与MOS元件201的源极102之间的差值是否超过该导通阈值，可以控制MOS元件201是否开启，进而实现串联电路是否导通。由于该串联电路导通或不导通时，MOS元件201和电流源202之间的连接节点电压肯定会不同，如该串联电路不导通时，该连接节点电压被地拉至0电压，当该串联电路导通时，该连接节点电压基于电流源202产生的电流和MOS元件201的等效电阻变大。因此本实现方式可以将MOS元件201和电流源202之间的连接节点的电平信号来作为指示信号ISO_SW。在不同的示例中，监测模块20还可以包括其他如电阻等负载元件，负载元件与MOS元件201串联，可以通过负载元件与MOS元件201之间的连接节点来产生该指示信号ISO_SW。在图7中，NMOS10作为静电防护器件，其漏极接电源电压VDD。

在本发明各个实施例中，控制模块30可以包括信号切换单元301，该信号切换单元301可以基于V1与阈值电压对N型隔离结构104所接电压进行切换。在不同的电路应用中，信号切换单元301可以采用二选一选择器实现，也可以采用一个反相器电路实现，也可以采用多路选择器或多个开关实现。

在一个实现方式中，N型隔离结构104所接电压仅需在电压V3和V4之间切换，信号切换单元301通过接收如前述指示信号ISO_SW，可以获得V1与阈值电压的比较结果，然后选择将V3或V4接入N型隔离结构104。此实现方式中，信号切换单元301可以采用二选一选择器或反相器结构实现，如图7所示，信号切换单元301为一个反相器结构，该反相器结构包括一个NMOS管M1和PMOS管M2，M1的源极接V3，M2的源极接V4，M1的漏极与M2的漏极相连后作为输出端与N型隔离结构104的引出端ISO连接，M1的栅极与M2的栅极共同接能代表V1与阈值电压的比较结果的指示信号ISO_SW，基于指示信号ISO_SW的电平不同，M1或M2会被开启，使得输出端将V3或V4与N型隔离结构104连通。在附图7中，V3以公共接地端电压（VSS）进行表示，V4以电源电压（VDD）进行表示。

在本发明实施例中，如图7所示，监测模块20与控制模块30之间还可以包括信号增强器Buffer40，以将监测模块20所输出的指示信号ISO_SW增强。

基于同一发明构思，本发明实施例还提供了一种电池保护芯片50，如图8所示，包括如本发明实施例所述的NMOS控制电路，其中，电压V1为该电池保护芯片50的过流检测端电压。

在电池保护系统中，如图1所示的NMOS10作为静电防护器件（在图8中以ESD模块进行表示，一个ESD模块包括一个或多个NMOS10）连接在电源电压与过流检测端电压（在图8中过流检测端电压以VM进行表示，即V1为VM）之间，用于对过流检测端进行静电保护。即栅极101、源极102短接后与过流检测端连接，漏极105与电池保护芯片50的电源端（在图8中电源端的电源电压以VDD进行表示）连接，P型衬底11通过P-sub端子接电池保护芯片50的公共接地端（在图8中公共接地端电压VSS进行表示），现有技术中，N型隔离结构104通过引出端ISO一直与电源端连接。

本领域技术人员知晓，如图8所示，在电池保护系统中，过流检测端与芯片的外围电路中的一限流电阻R连接，过流检测端处的电压VM（即V1）=V0+IR，V0为与电池保护芯片50连接的外围电路中的电流监测电压，I为从芯片流向该过流检测端的电流。正常情况下，该电流I非常微弱，VM基本约等于V0，此时的VM所表征的工作状态即为该电池保护系统实际的工作状态。如当该V0表示电池保护系统短路时，此时的VM也能有效表征电池保护系统短路。然而，当该NMOS10（在图8中以ESD模块进行表示）受到如射频等干扰信号影响时，电流I会急剧增大，此时的VM与该V0的差距就比较大了，很可能导致电池保护芯片50误判电池放电负载电流过大，发生短路，从而启动短路保护。

而由于本发明的电池保护芯片50具有如图2所示的NMOS10控制电路，该NMOS10控制电路包括：NMOS10、监测模块20以及控制模块30，监测模块20用于监测过流检测端电压VM；控制模块30至少基于VM的大小控制NMOS10的N型隔离结构104所接电压，以实现在避免N型隔离结构104与P型阱区103所形成的PN结正向导通的情况下，尽量使N型隔离结构104所接电压与处于正常状态下的VM之间的电压差较小，即尽量在初始状态（初始状态下，VM所表征的工作状态为正常）下，使得因干扰信号所导致的N型隔离结构104流向过流检测端的漏电流减小或不存在，从而避免该PN结因干扰信号产生的漏电流影响电压VM正常应表征的工作状态，避免工作状态被误判。如避免该PN结因干扰信号产生的漏电流导致电压VM异常增大，导致电池保护芯片50基于该异常增大的电压VM误判电池放电负载电流过大，发生短路，从而启动短路保护。

在一实施例中，如图5所示，初始状态下（此时VM小于阈值电压）控制模块30控制N型隔离结构104接公共接地端电压VSS，由于初始状态下VM（即图5中的V1）几乎为0电压，N型隔离结构104与P型阱区103所形成的PN结几乎没有漏电流产生，所以即使有如射频等干扰信号作用于该NMOS10（即ESD模块），也不会影响VM当前所表征的为“正常”的工作状态。监测模块20中设置有一阈值电压，其中，该阈值电压＜Vth，Vth为基于N型隔离结构形成的PN结的正向导通电压，该阈值电压可以与电池保护系统的放电过流保护阈值或短路保护阈值接近，优选该阈值电压大于等于短路保护阈值，因为短路保护与放电过流保护的区别在于短路保护的参考阈值更高，但延迟时间更短，一般情况下，射频等干扰信号是间断的，其作用时间短于启动电池放电过流的延迟时间，所以通常不会造成系统异常启动放电过流保护。如图5所示，当监测模块20监测到VM大于阈值电压时，向控制模块30所输出的指示信号有效，控制模块30基于该指示信号将N型隔离结构104所接电压由VSS切换为VDD，避免了因VM增大而造成的PN结正向导通，此时即使N型隔离结构104与P型阱区103所形成的PN结（PN结①）产生大量的漏电流流向过流检测端也无妨，因为此时系统已经启动短路保护了。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上对本申请所提供的技术方案进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请，本说明书内容不应理解为对本申请的限制。同时，对于本领域的一般技术人员，依据本申请，在具体实施方式及应用范围上均会有不同形式的改变之处，这里无需也无法对所有的实施方式予以穷举，而由此所引伸出的显而易见的变化或变动仍处于本申请的保护范围之中。

Claims (15)

1.一种NMOS控制电路，其特征在于，包括：

NMOS，所述NMOS的栅极、源极共接电压V1，所述NMOS包括用于将所述NMOS的P型阱区与P型衬底隔离的N型隔离结构；

监测模块，用于监测所述V1；

控制模块，与所述监测模块连接，用于至少基于所述V1的大小控制所述NMOS的N型隔离结构所接电压。

2.根据权利要求1所述的NMOS控制电路，其特征在于，

当所述V1的最小值＞﹣Vth时，所述控制模块控制所述N型隔离结构所接电压保持为所述V1，其中，Vth为基于所述N型隔离结构形成的PN结的正向导通电压。

3.根据权利要求1所述的NMOS控制电路，其特征在于，

还包括预设的阈值电压；

所述控制模块基于所述V1与所述阈值电压调整所述NMOS的N型隔离结构所接电压。

4.根据权利要求3所述的NMOS控制电路，其特征在于，

其中，所述阈值电压-所述N型隔离结构所接电压＜Vth，所述Vth为基于所述N型隔离结构形成的PN结的正向导通电压。

5.根据权利要求3或4所述的NMOS控制电路，其特征在于，

其中，所述阈值电压＜Vth，所述Vth为基于所述N型隔离结构形成的PN结的正向导通电压。

6.根据权利要求3所述的NMOS控制电路，其特征在于，

当所述V1小于所述阈值电压时，所述N型隔离结构所接电压为V3，其中，V3≤V1+Vth＋K，Vth为基于所述N型隔离结构形成的PN结的正向导通电压，K为常数，以避免所述PN结因干扰信号产生的漏电流影响所述V1所表征的工作状态；

当所述V1大于等于所述阈值电压时，所述N型隔离结构所接电压由V3切换为电压V4，且V4＞V3，以避免因所述V1增大而造成的所述PN结正向导通。

7.根据权利要求6所述的NMOS控制电路，其特征在于，

其中，所述V3的最小值满足使所述PN结不正向导通；

其中，所述V3≤V1。

8.根据权利要求6所述的NMOS控制电路，其特征在于，

当所述V1小于0时，所述N型隔离结构所接电压由V3切换为电压V5，V5＜V3，以进一步避免所述PN结因干扰信号产生的漏电流影响所述V1所表征的工作状态；其中，所述V5＞-Vth。

9.根据权利要求6所述的NMOS控制电路，其特征在于，

其中，所述NMOS的漏极接电压V2；

所述V3为公共接地端电压，所述V4为所述V2。

10.根据权利要求9所述的NMOS控制电路，其特征在于，

所述V2为所述NMOS控制电路的电源电压。

11.根据权利要求3所述的NMOS控制电路，其特征在于，

当所述V1大于所述阈值电压时，所述控制模块控制所述N型隔离结构所接电压随所述V1增大而增大以避免基于所述N型隔离结构形成的PN结正向导通；

当所述V1小于所述阈值电压时，所述控制模块控制所述N型隔离结构所接电压随所述V1减小而减小以避免所述PN结因干扰信号产生的漏电流影响所述V1所表征的工作状态。

12.根据权利要求3或6或11所述的NMOS控制电路，其特征在于，

所述监测模块设置有所述阈值电压；

所述监测模块基于所述V1与所述阈值电压产生一指示信号；

所述控制模块基于所述指示信号调整所述N型隔离结构所接电压。

13.根据权利要求12所述的NMOS控制电路，其特征在于，

所述监测模块包括MOS元件和电流源；所述阈值电压为所述MOS元件的导通电压；

所述电流源与所述MOS元件的源极或漏极连接形成串联电路，所述MOS元件的栅极用于接入所述V1，基于所述V1与所述导通阈值控制所述串联电路是否导通，以输出所述指示信号。

14.根据权利要求6所述的NMOS控制电路，其特征在于，

所述控制模块包括信号切换单元；

所述信号切换单元基于所述V1与所述阈值电压将所述V3或所述V4接入所述N型隔离结构。

15.一种电池保护芯片，其特征在于，包括如权利要求1-14任一项所述的NMOS控制电路，其中，所述电压V1为所述芯片的过流检测端电压。