JP2000195294A - 集積回路の不良救済条件作成装置 - Google Patents

Abstract

(57)【要約】 【課題】 不良救済条件の作成，変更を効率良く行って
作成時間を短縮できる集積回路の不良救済条件作成装置
を提供する。 【解決手段】 基本対応記憶部１にはベースとなる不良
救済条件の基本パターンが幾つか記憶されている。不良
救済条件作成部４は、入力部３からの設計者の選択指示
に従って何れかの基本パターンを選択し、その不良救済
条件を基本対応記憶部１から不良救済条件記憶部５へ転
送してこれを画面イメージで表示部２に表示させたの
ち、設計者の修正指示に従って不良救済条件記憶部５の
記憶内容に適宜変更を加える。検証部６は、不良救済条
件作成部４を介して不良救済条件記憶部５から不良救済
条件を取得したのち、その記述内容を検証してその検証
結果を不良救済条件作成部４に通知する。不良救済条件
作成部４は通知された検証結果をもとに不良救済条件に
存在する記述誤りの一覧を表示部２に表示して、不良救
済条件の修正を設計者に行わせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体メモリ等の
集積回路に生じる不良箇所を集積回路内に予め埋め込ま
れた冗長回路で置き換える（以下、「不良救済」とい
う）ために、不良救済に必要となる不良箇所と冗長回路
との間の対応関係等の情報を作成する集積回路の不良救
済条件作成装置に関するものである。

【０００２】

【従来の技術】半導体メモリ等では、製造の過程で不良
が生じたときのために、予備のメモリセルを冗長セルと
して予め内部に埋め込んであり、不良部分のメモリセル
を冗長セルで置き換えることによって、発生した不良を
救済して良品として出荷できるようになる。こうしたこ
とは半導体メモリ以外の集積回路であっても同様であっ
て、これ以降は、集積回路の代表として半導体メモリを
取り上げて説明してゆくことにする。

【０００３】半導体メモリの不良救済処理を行うには、
当該処理に必要となる不良救済指示データをリペア装置
と呼ばれる装置に与え、このリペア装置が与えられた不
良救済指示データに従って半導体メモリ中の不良セルを
冗長セルに繋ぎ替える作業を行ってゆく。その際、この
不良救済指示データは試験装置によって以下のように作
成される。すなわち、冗長メモリ及びメモリセルアレイ
の構成，ならびに，ある冗長セルで置換可能なメモリセ
ルアレイと当該冗長セルの間の対応関係を規定する情報
（以下、これらを「不良救済条件」という）を試験装置
に与えておき、試験装置は半導体メモリを実際に試験し
てその不良情報を得たのち、得られた不良情報と上記不
良救済条件とに基づいて、不良情報の示す個々の不良セ
ルをどの冗長セルで置換すべきかを決定して不良救済指
示データとしてリペア装置に出力する。

【０００４】従来、試験装置へ不良救済条件を与えるに
は、半導体メモリの設計者が当該不良救済条件を規定す
る情報を一つ一つ数値で入力している。これらの情報に
は、まず、メモリセルアレイのロウ側，カラム側それぞ
れに関するアドレスの範囲（即ち、開始アドレスおよび
終了アドレス）がある。このとき、メモリセルアレイ全
体を複数個に分割する必要のある場合には、分割された
各メモリセルアレイに付与する固有の番号，および，こ
れら各メモリセルアレイに関するロウ側，カラム側それ
ぞれに関するアドレスの範囲を指定する必要がある。ま
た、冗長セルに関しては、ロウ側，カラム側それぞれに
関するセル数，および，それぞれの冗長セルに付与する
固有の番号を指定する必要がある。そして、分割された
メモリセルアレイ，冗長セルにそれぞれ付与された番号
を互いに対応させることによって、これらの間の対応関
係を指定することになる。

【０００５】

【発明が解決しようとする課題】以上の通り、従来は、
不良救済条件を指定するために設計者が自ら数値で入力
してゆくほかない。しかしそれには、上述したように多
数の数値を入力してゆく必要があるため入力ミスを誘発
しやすく、正しい不良救済条件を入力するのに多大なる
時間を要する。また、設計者はメモリセルアレイ及び冗
長セルの全ての配置を思い描きながら、それらの配置を
数値に変換しながら入力してゆく必要があるため非常に
煩わしい。このほか、設計変更等に伴って一旦入力した
不良救済条件に対して変更を加える必要があるが、そう
した作業も同様に煩瑣なものとなる。このように、不良
救済条件を入力するために必要となる一連の作業が設計
者にとっては大きな負担となっている。しかも、半導体
メモリ等がますます複雑化する昨今にあっては、こうし
た入力作業に要する作業量及び作業時間が増大するのは
必至であって、今まで以上の負担を設計者に課すことに
なると考えられる。

【０００６】本発明は上記の点に鑑みてなされたもので
あり、その目的は、不良救済条件の作成や変更を効率良
く行うことができ、それによってこれら作業に要する時
間を短縮することができる集積回路の不良救済条件作成
装置を提供することにある。また、本発明は、入力した
不良救済条件に存在する記述誤りを検出してこの記述誤
りを容易に修正できる集積回路の不良救済条件作成装置
を提供することを目的とするものである。

【０００７】

【課題を解決するための手段】以上の課題を解決するた
めに、請求項１記載の発明は、集積回路内に存在する不
良を該集積回路に埋め込まれた冗長回路で置き換える不
良救済処理に用いられ、前記集積回路の構成を規定した
不良救済条件を作成するための集積回路の不良救済条件
作成装置において、前記不良救済条件の基本パターンが
予め記憶された記憶手段と、設計者からの変更指示に従
って、前記記憶手段に記憶されている前記不良救済条件
を変更してゆく変更手段とを具備することを特徴として
いる。また、請求項２記載の発明は、請求項１記載の発
明において、前記記憶手段は、前記不良救済条件の基本
パターンを複数種類記憶しており、前記設計者からの選
択指示に従って、前記複数種類の基本パターンの中から
何れかの基本パターンを選択する選択手段をさらに有
し、前記変更手段は、該選択された基本パターンをもと
に前記不良救済条件の変更を行うことを特徴としてい
る。

【０００８】また、請求項３記載の発明は、請求項１又
は２記載の発明において、前記不良救済条件をイメージ
に展開して表示させる表示手段をさらに有することを特
徴としている。また、請求項４記載の発明は、請求項３
記載の発明において、前記変更手段は、前記変更指示に
対応させて前記不良救済条件のイメージを更新すること
を特徴とするしている。また、請求項５記載の発明は、
請求項３又は４記載の発明において、前記記憶手段に記
憶されている前記不良救済条件をもとに、該不良救済条
件に存在する記述誤りの有無を検証する検証手段をさら
に有し、前記変更手段は、該検証手段による検証結果を
前記表示手段上に表示させ、該検証結果に応じた前記設
計者からの修正指示に従って、前記不良救済条件を修正
することを特徴としている。また、請求項６記載の発明
は、請求項５記載の発明において、前記検証結果で示さ
れる記述誤りに対応する前記イメージ上の位置を通知す
る通知手段をさらに有することを特徴としている。

【０００９】

【発明の実施の形態】以下、図面を参照して本発明の一
実施形態について説明する。図１は、本実施形態による
集積回路の不良救済条件作成装置についてその構成を示
したものであって、同図の構成は例えば一般的なコンピ
ュータで構成することができる。図中、基本対応記憶部
１は、半導体メモリの不良救済条件として代表的なもの
を予め数種類格納しておく。半導体メモリ上における冗
長セル及びメモリセルアレイの構成ならびにそれらの間
の対応関係は、設計対象となるメモリの仕様等によって
区々であるが、これまでに設計されてきた多数の半導体
メモリの不良救済条件を類型化してゆくことで、比較的
限定された数種類の基本パターンに絞り込むことが可能
となる。

【００１０】そこで本実施形態では、不良救済条件の基
本パターンとしてベースとなる基本形状を幾つか用意し
ておき、その中から最も近いものを選択し、選択された
不良救済条件の基本パターンに対して設計対象の半導体
メモリに応じた修正を適宜加えてゆき、最終的な不良救
済条件を作成することになる。例えば後で詳述するが、
図２に示した「基本対応５」をベースとして、この基本
パターンのロウ側をさらに２分割するような修正を加え
ることによって、図３に示したような不良救済条件が得
られることになる。なお、例えば図２に示した「基本対
応９」ではメモリセルアレイ全体が４つに分割されてい
るが、基本パターンに示されているメモリセルアレイの
分割はあくまで冗長セルとメモリセルアレイの間の対応
関係を示したものであって、実際の半導体メモリのメモ
リセルアレイの構成は、基本パターンで示されている分
割メモリセルアレイをさらにロウ側，カラム側へ分割し
たものになっている。

【００１１】図２はこれら基本パターンのうちの代表的
な９種類を例示したものである。ここでは、図３を参照
しながら、図２に示した「基本対応５」をカラム方向へ
さらに２分割したものについてその詳細を説明する。図
３において、矩形のブロックは何れも分割されたメモリ
セルアレイであって、メモリセルアレイ全体が４個のメ
モリセルアレイ１１-1〜１１-4に分割されている。同図
の場合、メモリセルアレイ全体はロウ側，カラム側も
“０”〜“ＦＦ”（１６進数，以下同じ）のアドレスが
付与されている。一方、分割されたメモリセルアレイの
うちの例えばメモリセルアレイ１１-1はロウ側，カラム
側とも“０”〜“７Ｆ”のアドレスが付与されている。
同様に、メモリセルアレイ１１-3はロウ側に“８０”〜
“ＦＦ”のアドレスが付与されるとともに、カラム側に
は“０”〜“７Ｆ”のアドレスが付与されている。

【００１２】一方、冗長セルは、主にロウ方向のメモリ
セルを救済するための冗長ロウ１２-1，１２-2と、主と
してカラム方向のメモリセルを救済するための冗長カラ
ム１３で構成されている。ここで、メモリセルアレイの
ロウ方向およびカラム方向に沿って冗長セルを配置して
あるのは、半導体メモリ内の故障がこれら何れかの方向
に沿って連続して発生する傾向が認められることによ
る。これら冗長セルのうち、冗長ロウ１２-1はメモリセ
ルアレイ１１-1，１１-3に対応するとともに、冗長ロウ
１２-2はメモリセルアレイ１１-2，１１-4に対応してい
るほか、冗長カラム１３はメモリセルアレイ１１-1〜１
１-4の全てに対応している。また、これら冗長セルは数
セル分の幅を持つことがあり、例えば冗長ロウ１２-2が
“２×１００”セルで構成され、あるいは、冗長カラム
１３が“１００×４”セルで構成されるなどが考えられ
る。

【００１３】なお、基本対応記憶部１には図２に示され
た画像のイメージがそのまま記憶されているわけではな
く、従来と同様に数値データの形式で記述された不良救
済条件が格納されている。すなわち、各メモリセルアレ
イに関するロウ方向及びカラム方向のアドレス範囲，冗
長ロウ及び冗長カラムに関するロウ方向及びカラム方向
のセル数，冗長ロウ又は冗長かラムと各メモリセルアレ
イとの間の対応を示したリスト（つまり、冗長セル，メ
モリセルアレイにそれぞれ付与された番号の対応）など
が記憶されている。ちなみに、図２に示した「基本対応
１」〜「基本対応９」について冗長セルと各メモリセル
アレイがどのように対応しているのかは、本発明の本質
に直接関わるものではないことから、ここで詳しく説明
することはしないが、図３に準じて考えればそれらの間
の対応関係は明らかである。

【００１４】次に、図１の表示部２はＣＲＴ（陰極線
管）等のディスプレイ装置であって、図２ないし図３に
示したような半導体メモリの配置がグラフィカルに表示
されるほか、設計者が不良救済条件のデータを修正する
ための修正画面，不良救済条件に存在する記述ミスの一
覧表示等がなされる。入力部３はマウス等のポインティ
ングデバイスやキーボード等から成る入力機器であっ
て、例えば、設計者が表示部２上に表示された半導体メ
モリの配置を見ながら上述した修正を装置へ指示するた
めに必要となるものである。

【００１５】一方、不良救済条件作成部４は、入力部３
からの設計者の選択指示に従って、基本対応記憶部１上
の基本パターンの何れかを選択し、選択された基本パタ
ーンの不良救済条件を不良救済条件記憶部５へ転送する
とともに、これを画面イメージで表示部２上に表示させ
る。また、不良救済条件作成部４は、設計者の修正指示
に従って不良救済条件記憶部５へ転送した基本パターン
に適宜変更を加えてゆくほか、次に説明する検証部６か
らの通知に従って、不良救済条件記憶部５上に作成され
た不良救済条件に存在している記述誤りの一覧を表示部
２上に表示させる。なお、不良救済条件作成部４が有し
ているこれら以外の機能については動作説明に譲る。

【００１６】他方、検証部６は不良救済条件記憶部５上
に作成された不良救済条件についてその記述内容が正し
いか否か検証を実施して、その検証結果を不良救済条件
作成部４に報告する。検証部６による検証項目として
は、試験装置が扱える制限（例えば、メモリセルアレイ
の分割数）を越えた指定が為されていないか、不良救済
条件を作成するために必須の項目（例えば、各メモリセ
ルアレイの開始アドレスや終了アドレス）が欠落してい
ないか、指定された値に矛盾がないか等が挙げられる。
なお、最後の検証項目に言う矛盾の一例としては以下の
ようなものが挙げられる。

【００１７】本実施形態では、各メモリセルアレイに関
わるアドレスの範囲はロウ方向，カラム方向とも開始ア
ドレス及び終了アドレスの組で指定するようになってい
る。例えば図３に示したメモリセルアレイ１１-1の場合
には、ロウ方向，カラム方向とも開始アドレスに
“０”，終了アドレスに“７Ｆ”を指定する必要があ
る。これに加えて、例えば、メモリセルアレイ１１-1の
ロウ側の終了アドレス“７Ｆ”とメモリセルアレイ１１
-3のロウ側の開始アドレス“８０”は連続している必要
がある。以上のことから、検証部６は、開始アドレスが
終了アドレスよりも大きい場合，開始アドレスと終了ア
ドレスが同じ値である場合，隣接するメモリセルアレイ
のアドレスが連続していない場合などに、これらを矛盾
として検出している。そして、前述した不良救済条件作
成部４は当該検証結果を表示部２上に表示させるととも
に、当該表示に応じて設計者が入力部３から行う修正指
示に従って、不良救済条件記憶部５上の不良救済条件の
内容変更等を行う。

【００１８】次に、上記構成による集積回路の不良救済
条件作成装置についてその動作を説明する。まず、図２
に示した９種類の基本パターンに対応する不良救済条件
をそれぞれ基本対応記憶部１に記憶させる。その後、設
計者が入力部３から不良救済条件の作成開始を指示する
と、不良救済条件作成部４は基本対応記憶部１に格納さ
れている不良救済条件を全て読み出し、これらを画面イ
メージに展開して表示部２に送出して、図２に示した９
種類の基本対応図をディスプレイ画面上に描画させる。
設計者は表示された９種類の基本対応図のうち、設計し
ようとしている半導体メモリに最も適しているのが何れ
であるか決めてその旨を入力部３から不良救済条件作成
部４に通知する。

【００１９】ここでは設計者が「基本対応５」を選択し
たものとすると、不良救済条件作成部４は設計者によっ
て選択された「基本対応５」の配置図を見やすいように
表示部２のディスプレイ画面上に拡大表示させる。ここ
で、図２から分かるように、「基本対応５」によればロ
ウ側の分割数が“１”，カラム側の分割数が“２”に設
定される。このほか、以下の説明の前提条件として、冗
長ロウにおけるロウ側のセル幅，および，冗長カラムに
おけるカラム側のセル幅が何れも“１”に初期設定され
ているものとする。

【００２０】この後、設計者は、「基本対応５」におけ
る不良救済条件の個々のデータに対して適宜変更を加え
てゆくことができる。例えば、「基本対応５」を図３に
示される配置を持った不良救済条件とする場合、設計者
はロウ側，カラム側のアドレス範囲としてともに開始ア
ドレスを“０”，終了アドレスを“ＦＦ”に設定すると
ともに、カラム側の分割数は初期設定価から変更せず
に、ロウ側の分割数だけを“１”から“２”へ変更す
る。すると、不良救済条件作成部４は、不良救済条件記
憶部５から不良救済条件を読み出して、入力部３から入
力されたアドレス範囲および分割数に基づいて各メモリ
セルアレイの開始アドレス及び終了アドレスを算出す
る。例えば、メモリセルアレイ１１-1についてはロウ
側，カラム側とも開始アドレスを“０”，終了アドレス
を“７Ｆ”として算出し、また、メモリセルアレイ１１
-3についてはロウ側については開始アドレスを“８
０”，終了アドレスを“ＦＦ”、カラム側については開
始アドレスを“０”，終了アドレスを“７Ｆ”として算
出する。

【００２１】また、こうしたメモリセルアレイの分割に
応じて、不良救済条件作成部４は冗長カラム１３と生成
されたメモリセルアレイ１１-1〜１１-4が対応するよう
に不良救済条件を更新する。この後、不良救済条件作成
部４は変更された不良救済条件を不良救済条件記憶部５
に書き戻す。なお、設計者はメモリセルアレイの分割数
を指定する代わりに、各メモリセルアレイの開始アドレ
ス及び終了アドレスを個別に指定しても良い。このほ
か、設計者はロウ側，カラム側のそれぞれについて、冗
長メモリの個数とそれぞれの冗長メモリのセル幅を変更
することもできる。例えば、設計者がロウ側の冗長セル
の個数を“２”とし，且つ，それらのセル幅を“４”と
して入力すると、ロウ側の冗長セルが増えて図３に示し
た配置から図２の「基本対応９」に示した配置に変更さ
れるとともに、冗長カラム１３のセル幅が“１”から
“２”に拡張される。そこでこの場合も、不良救済条件
作成部４は当該変更に応じて不良救済条件を変更して不
良救済条件記憶部５の内容を更新するようにする。

【００２２】さらに設計者は、図４に示されるような表
示部２上の画面イメージを見ながらマウスを操作するこ
とで、冗長ロウ１２や冗長カラム１３の大きさを適宜変
更することができる。すなわち、図４に示すように、カ
ーソル２０の先端を冗長ロウ１２上の右端（図中のＡ
点）に合わせ、マウスのボタンをクリックして冗長ロウ
１２を選択したのち、マウスのボタンを押しながらカー
ソル２０をＢ点まで右方向にドラッグさせる。一方、不
良救済条件作成部４は入力部３を通じてこれら一連の操
作を認識すると、冗長ロウ１２の右端をＡ点からＢ点ま
で延長させるとともに、Ａ点からＢ点までの移動量から
冗長ロウ１２のカラム方向のセル数を再計算して、不良
救済条件記憶部５上の不良救済条件を更新する。以上の
ような変更指示は冗長カラム１３についても同様に行う
ことができるほか、例えば冗長ロウ１２のロウ方向のセ
ル幅を変更することもできる。さらには、ある冗長セル
を複数個の冗長セルに分割したり、これとは逆に、複数
個の冗長セルを一つの冗長セルにまとめることも可能で
ある。こうして、不良救済条件を規定するそれぞれのデ
ータをディスプレイ画面上で視認しながら変更してゆく
ことができる。

【００２３】以上のような手順で不良救済条件について
必要な変更を全て行ったのであれば、設計者は入力部３
から不良救済条件の検証を指示する。これにより、不良
救済条件作成部４は不良救済条件を不良救済条件記憶部
５から読み出して検証部６に転送し、検証部６に対して
その内容に記述上の誤りがないかどうか検証するように
指示する。検証部６は上述したような各種の誤りが不良
救済条件にあるかどうか調べ、得られた検証結果を不良
救済条件作成部４に報告する。不良救済条件作成部４は
当該検証結果に含まれている誤りの有無，および，誤り
が存在する場合にはその一覧を表示部２上に表示させ
る。

【００２４】この後、もし誤りがあるのであれば、設計
者はそれらの誤りを順次修正してゆくために入力部３を
介して一覧表示の中から何れかの誤り表示を選択する。
これに応じて、不良救済条件作成部４は選択された誤り
の原因となっている冗長ロウ，冗長カラム，メモリセル
アレイの何れかにカーソル２０を移動させて誤りがある
箇所を指摘するとともに、上述した変更手順に準じて、
不良救済条件の中で誤っているデータを設計者に再入力
させ、以後、不良救済条件に記述誤りが無くなるまで検
証を繰り返してゆく。こうして誤りの無い不良救済条件
が作成されたならば、この不良救済条件を不良救済条件
記憶部５から図示しない試験装置に転送して、リペア装
置に与えるべき不良救済指示データを生成させる。

【００２５】なお、上述した実施形態では、不良救済条
件作成装置が試験装置とは別に設けられているものとし
て説明したが、実際には、不良救済条件作成装置を試験
装置内部に組み込む形態であっても良い。

【００２６】

【発明の効果】以上説明したように、本発明では、不良
救済条件を作成する際のベースとなる基本パターンを予
め記憶しておき、設計者からの変更指示に従ってこの基
本パターンを適宜変更してゆくようにしている。これに
よって、何らの情報も入力されていない真っ新な状態か
ら不良救済条件を入力してゆく必要がなくなって、設計
者が入力すべき情報量を相当程度削減することができ、
不良救済条件の作成に要する作業時間が短縮される。ま
た、請求項２記載の発明では、不良救済条件の基本パタ
ーンを複数種類用意しておき、設計者からの選択指示に
従って何れかの基本パターンを選択してこれをもとに不
良救済条件を変更するようにしている。これによって、
設計者がこれから設計すべき集積回路の不良救済条件に
なるべく近い基本パターンを選択することができるた
め、設計者が入力すべき情報量をさらに削減できる。

【００２７】また、請求項３記載の発明では、不良救済
条件をイメージに展開して表示させるようにしている。
これによって、設計者は例えばメモリセルアレイや冗長
セルの全体的な配置を見ながら不良救済条件を作成する
ことになるため、入力ミスの低減を期待できるほか、全
体の様子を把握できることから効率良く不良救済条件を
作成してゆくことができる。また、請求項４記載の発明
では、設計者が行った変更指示に対応させて不良救済条
件のイメージを更新するようにしている。これによっ
て、設計者が例えば冗長セルの延長指示を行ったとする
と、この変更指示につれて冗長セルをイメージ上で延ば
してゆくようなことが可能となり、設計者は正しく変更
を行っているかどうかを視覚的に確認しながら作業する
ことができる。

【００２８】また、請求項５記載の発明では、不良救済
条件中に存在する記述誤りの検証結果を表示させ、この
検証結果を確認した設計者の行う修正指示に従って、不
良救済条件を修正するようにしている。これによって、
設計者が副次的に数値入力した不良救済条件等の記述ミ
スを容易に検出できるほか、設計者は検証に引き続いて
記述ミスを解消するための修正作業を行えるため、作業
の効率化を図ることが可能となる。また、請求項６記載
の発明では、検証結果で示される記述誤りに対応したイ
メージ上の位置を設計者へ通知している。これによっ
て、例えば記述誤りの存在する冗長セルにカーソルを移
動させるようなことが可能となって、設計者はどの部分
に誤りがあるのかを容易に把握できるようになり、その
後の修正作業を効率的に行うことができる。

【図面の簡単な説明】

【図１】 本発明の一実施形態による集積回路の不良救
済条件作成装置の構成を示すブロック図である。

【図２】 同実施形態における不良救済条件の基本パタ
ーンの一覧を例示した説明図である。

【図３】 同実施形態における不良救済条件の詳細につ
いて示した説明図である。

【図４】 同実施形態において、冗長ロウに関わる不良
救済条件を変更するときの様子を示した説明図である。

【符号の説明】

１ 基本対応記憶部 ２ 表示部 ３ 入力部 ４ 不良救済条件作成部 ５ 不良救済条件記憶部 ６ 検証部 １１-1〜１１-4 メモリセルアレイ １２，１２-1，１２-2 冗長ロウ １３ 冗長カラム

Claims (6)

【特許請求の範囲】
1. 【請求項１】 集積回路内に存在する不良を該集積回路
   に埋め込まれた冗長回路で置き換える不良救済処理に用
   いられ、前記集積回路の構成を規定した不良救済条件を
   作成するための集積回路の不良救済条件作成装置におい
   て、 前記不良救済条件の基本パターンが予め記憶された記憶
   手段と、 設計者からの変更指示に従って、前記記憶手段に記憶さ
   れている前記不良救済条件を変更してゆく変更手段とを
   具備することを特徴とする集積回路の不良救済条件作成
   装置。
2. 【請求項２】 前記記憶手段は、前記不良救済条件の基
   本パターンを複数種類記憶しており、 前記設計者からの選択指示に従って、前記複数種類の基
   本パターンの中から何れかの基本パターンを選択する選
   択手段をさらに有し、 前記変更手段は、該選択された基本パターンをもとに前
   記不良救済条件の変更を行うことを特徴とする請求項１
   記載の集積回路の不良救済条件作成装置。
3. 【請求項３】 前記不良救済条件をイメージに展開して
   表示させる表示手段をさらに有することを特徴とする請
   求項１又は２記載の集積回路の不良救済条件作成装置。
4. 【請求項４】 前記変更手段は、前記変更指示に対応さ
   せて前記不良救済条件のイメージを更新することを特徴
   とする請求項３記載の集積回路の不良救済条件作成装
   置。
5. 【請求項５】 前記記憶手段に記憶されている前記不良
   救済条件をもとに、該不良救済条件に存在する記述誤り
   の有無を検証する検証手段をさらに有し、 前記変更手段は、該検証手段による検証結果を前記表示
   手段上に表示させ、該検証結果に応じた前記設計者から
   の修正指示に従って、前記不良救済条件を修正すること
   を特徴とする請求項３又は４記載の集積回路の不良救済
   条件作成装置。
6. 【請求項６】 前記検証結果で示される記述誤りに対応
   する前記イメージ上の位置を通知する通知手段をさらに
   有することを特徴とする請求項５記載の集積回路の不良
   救済条件作成装置。