JP2001524728A - メモリ冗長割当てシステムおよび冗長割当て方法 - Google Patents

メモリ冗長割当てシステムおよび冗長割当て方法

Info

Publication number
JP2001524728A
JP2001524728A JP2000522506A JP2000522506A JP2001524728A JP 2001524728 A JP2001524728 A JP 2001524728A JP 2000522506 A JP2000522506 A JP 2000522506A JP 2000522506 A JP2000522506 A JP 2000522506A JP 2001524728 A JP2001524728 A JP 2001524728A
Authority
JP
Japan
Prior art keywords
spare
memory
repair
repair solution
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000522506A
Other languages
English (en)
Inventor
ヴラディミロヴナ イェルクヒモヴァ、ジュリヤ
ディアス、アレクサンダー、ロジャー
Original Assignee
プロセス インテリジェンス リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by プロセス インテリジェンス リミテッド filed Critical プロセス インテリジェンス リミテッド
Publication of JP2001524728A publication Critical patent/JP2001524728A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/72Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms

Abstract

(57)【要約】 メモリ部分に編成された物理的構造より成るメモリデバイスを修復するために修復手段によって使用される最小修復解を、メモリデバイスに存在する欠陥を補償するために予備エレメントを割当て、無限の予備エレメントの使用可能性を前提として最適解を見つけ、得られた最適解を、同一条件のもとで、既存の比の予備エレメントに適応させることによって付与する手段。適応手段の使用により、所要量の冗長性および無駄になるスペアの数を低減させ、デバイスの信頼性を高め、それにより、メモリ製造業者の全歩留まりおよび収益性を向上させる。

Description

【発明の詳細な説明】
【0001】 (技術分野) 本発明は、メモリデバイスの修復解を探索するシステムおよび方法に関する。
提起した発明は、無限の予備資源の使用可能性を前提として修復解を探索し、得
られた修復解を既存の比の予備資源に適応させる手段を提供する。本発明は、半
導体、強誘電体、光学式、分子および結晶性原子メモリを含むソリッドステート
メモリの各種製造工程に適用可能である。
【0002】 本発明は、これに限るものではないが、特に、メモリチップの故障セルを代替
するために冗長セル(予備と称する)のハードウエア割当てに適用可能である。
【0003】 (発明の背景) メモリ産業では、メモリ製品は製造後に試験される。許容製造歩留りを維持す
る1つの方法は、故障セルを代替するために使用できる冗長セルの付加である。
一般に、冗長構造は、メモリ製品の内部または傍らのいずれかに製造される。冗
長性アナライザが、冗長構造の細分性と少なくとも等しい細分性のレベルにある
製品内のあらゆる欠陥の位置を識別し、冗長性割当てのプロセスを通じて、それ
らの冗長構造は主メモリの欠陥領域をマップアウトするように構成されている。
【0004】 メモリ製品のサイズおよび密度は、1971年における210ビットから、現在
製造業者によりサンプル出荷されている228ビット超へと、時間とともに指数関
数的に増大している。メモリチップの密度が増大するにつれ、欠陥の総数も増加
し、歩留りを高めるためにより大きな冗長性が必要とされている。しかし、過度
に大きな冗長性は高額であり、ダイサイズを増大させ、ウェーハ当たりのダイの
数を減少させる。さらに、それらのメモリの速度は各世代とともに高まっている
。冗長性分析にそれまで適切であった手段は、この新しい環境において遅すぎた
り不正確となり、しばしば、それが存在する場合でさえ修復解を得ることに失敗
する。
【0005】 2つの部類の冗長割当てシステムが周知である。一方の部類は、例えばサイ・
イェン・クオ(Sy Yen Kuo)およびW.ケント・フックス(W.Ke
nt Fuchs)によって「再構成可能アレイのための効率的スペア割当て」
(IEEE設計と試験、1987年2月、24〜31頁)(“Efficien
t Spare Allocation for Reconfugurabl
e Arrays”, IEEE Design & Test, Febru
ary, 1987, pp.24−31)に記載されており、最善に実現可能
な解を選択するために多数または全部の可能性のある解が調査される、包括的手
法を提供する手段を含む。この手段は、ツリー探索法を使用するが、これは極め
て低速である。第2の部類(すなわち、ウェイ・カン・ユアン(Wei Kan
g Huang)、イーナン・シェン(Yi−Nan Shen)およびファブ
トリツィオ・ロンバルディ(Fabtrizio Lombardi)の「歩留
り増強のための行/列削除による冗長性メモリの修復のための新手法」(IEE
E紀要「コンピュータ支援設計」、第9巻第3号、1990年3月)(“New
Approaches for the Repair of Memori
es with Redundancy by Row/Column Del
etion for Yield Enhancement”, IEEE T
ransactions on Computer−Aided Design
, Vol.8, No.3, March, 1990)参照)は、産業規模
の「モスト修復(Most Repair)」といった、ワンススルー近似法を
提供し、極めて迅速に解を生成できるが、時として1つしか存在しない場合に解
を見つけられないこともある。この種の失敗の不利益は、集積回路製造業者の歩
留りの損失である。
【0006】 M.チェスター(M.Chester)およびS.マイケルソン(S.Mic
haelson)は、1994年5月のTERADYNE社のJ990シリーズ
冗長性アナライザの使用説明書「冗長性分析のためのインテリジェントアルゴリ
ズム」(“An Intelligent Algorithm for Re
dundancy Analysis”, J990 Series Redu
ndancy Analyzer’s User’s Manual, TER
ADYNE Inc., May 1994)において、予備資源の配分を制御
するスケジュール手段の使用によってワンススルー法の効率を高める、業界で使
用されているシステムの1つについて記載している。この周知のシステムは、す
べての修復段階において、需給パラメータ間のバランスを考慮することができる
手段、すなわち、スペアの割当てをスケジュールし、メモリのどの部分がより差
し迫った需要があり、どの部分がそれらの需要を満たすために十分な供給を有す
るかを判断できる手段を使用している。スケジュール手段と称するそうした手段
は、ダイの領域を別個に処理可能な領域に分割する方法も決定する。割当て手段
と称する別の手段は、修復解を得るために、欠陥およびスペアの分布を分析し、
スペアを割当てることができる。このシステムは、単に従来の方法の修正を表現
しているにすぎない。単純な故障パターンについては成功することがわかってい
るが、高度の領域複雑性の場合、そのようなシステムは、上述のものと同じ欠点
を露呈し、準最適解を付与する。
【0007】 (発明の開示) 本発明の目的は、メモリデバイスについて最小修復解を得ることによって、従
来技術の上記の欠点の少なくとも一部を克服することである。
【0008】 本発明の1態様は、修復すべきメモリ部分間における予備エレメントの均衡の
とれた配分を維持するスケジュール手段と、無限の予備資源の使用可能性を前提
として最小修復解を探索する割当て手段とを含むシステムである。本発明はまた
、修復すべきメモリ部分間における予備エレメントの均衡のとれた配分を維持す
る工程と、無限の予備資源の使用可能性を前提として各部分について修復解を探
索する工程とを含む方法を提供する。
【0009】 本発明の別の態様は、スケジュール手段および、1個のタイルまたはセグメン
トを形成する少なくとも一のタイル群の修復解を、各タイルについて使用可能な
予備列または予備行のいずれか一方を用いて探索する第1の割当て手段と、1個
のタイルまたはセグメントを形成する少なくとも一のタイル群の修復解を、各タ
イルまたはセグメントについて使用可能な全部の予備を用いて探索する第2の割
当て手段と、無限の予備エレメントの使用可能性を前提として修復解を探索する
第3の割当て手段を含む、割当て手段を含むシステムである。本発明はまた、提
起したシステムを動作させる方法も提供する。
【0010】 本発明のさらに別の態様は、メモリデバイスを試験する手段と、メモリデバイ
スに存在する欠陥を補償するために予備エレメントを割当てることによって修復
解を生成する手段と、修復手段とを含み、修復解を生成する手段は、修復すべき
メモリ部分間における予備エレメントの均衡のとれた配分を維持するスケジュー
ル手段と、無限の予備エレメントの使用可能性を前提として最小修復解を探索す
る割当て手段とを含むものである、物理的構造より形成されるメモリデバイスを
処理するシステムである。
【0011】 従って、本発明は、メモリデバイスから故障情報を受取り、無限の予備エレメ
ントの使用可能性を前提として最小修復解を探索し、さらに、メモリデバイスの
実際の予備資源のサイズ、量および分布に関する情報を受取り、同一条件のもと
で、得られた最適解に始まり、使用可能な資源を用いて修復解を探索するシステ
ムである。このシステムは、スペアの配分の手順をスケジュールするスケジュー
ル手段(すなわち、スケジューラ)と、スケジュール手段によって呼び出され、
競合するセグメントおよびタイル間のスペアの割当ての問題を解決する、異なる
複雑性の一連の割当て手段(例えば、以下で詳述する、イージー修復手段、オプ
ティマル修復手段、クレバー修復手段または、他のいずれかの適切な手段を含む
としてよい)とを含む。本発明は、上記の手段の使用により限定されるものでは
なく、産業規模の「マスト修復手段(Must Repair Means)」
その他との使用と連係して実現され得る。システムは、メモリデバイスに関する
故障情報を得る試験手段と、商用レーザー修復ステーションの使用、不揮発性記
憶装置ロケーションをプログラムすることによる、または、アドレススクランブ
ルまたはアドレスのリダイレクションを実行する特定用途向け集積回路による修
復といった修復を実施する修復手段を含む。
【0012】 本発明をより良好に理解し、これがどのように実施され得るかを示すために、
添付図面について、一般性を失うことなく例示として以下に説明する。
【0013】 以下に、本発明の1実施例に従ってメモリデバイスを処理するシステムを表現
するFig.1によって、本発明について詳述する。システムは、被処理メモリ
デバイス2を試験する試験手段1、スケジュール手段4ならびに割当て手段5,
6および7より成るメモリ冗長割当てシステム3、および、修復手段8を含む。
冗長割当てシステム3が、メモリ試験手段1が発生させた欠陥アドレス、および
冗長性情報を受信すると、スケジュール手段4(すなわちスケジューラ)は、そ
のメモリを、別個に処理可能な領域にどのように分割するかを決定し、連続的に
複雑性の増す各種割当て手段5,6および7を呼び出すことによりそれらの領域
を1個ずつ処理する。産業規模の「マスト修復手段(Must Repair
Means)」(イェン・クオ、W.ケント・フックス、「再構成可能アレイの
ための効率的スペア割当て」(IEEE設計と試験、1987年2月、24〜3
1頁)(“Efficient Spare Allocation for
Reconfugurable Arrays”, IEEE Design
& Test, February, 1987, pp.24−31)参照)
または別の適切な手段が、本発明において提起する「イージー修復手段(Eas
y Repair Means)」に代わりまたはこれと連係して最適に使用す
ることができる。割当て手段(すなわちアロケータ)は、各領域について修復解
を生成する。修復解は、その全部の欠陥を修復するために十分な予備資源が割り
当てられた場合に得られたとみなされる。イージー修復手段と称する第1の割当
て手段5を使用して修復解が見つからなかった場合、スケジュール手段は、解を
最適化するためにオプティマル修復手段(Optimal Repair Me
ans)と称する第2の割当て手段6を使用し、さらにそれが失敗した場合、ク
レバー修復手段(Clever Repair Means)と称する第3の割
当て手段7に頼る。クレバー修復手段7は、手段6から受信したデータにもとづ
き、最適解を再構成し、それを既存の比の予備資源に適応させる。対応する3つ
の異なる形式の早期アボート手順により、いずれの修復も可能ではないことが明
らかになるとただちに、全プロセスが停止させられる。修復解が受信すると、修
復手段8はそのメモリデバイスを修復する。
【0014】 Fig.2について説明する。ここでは、本発明に従ってメモリ領域が試験可
能な部分にどのように分割され得るかという実例を示す。しかし、これらのセグ
メント化の例は、提起した発明を限定するものとしてみなしてはならない。Fi
g.1のシステム3は、メモリデバイスに関する以下の情報を受信すると動作を
開始する。a)タイル当たりのメモリビット数、b)メモリ内の使用可能な予備
の行および列の数量、分布および長さ。この情報にもとづき、スケジュール手段
はメモリの領域を別個に処理可能な領域に分割する。それらの領域は、セグメン
トに結合された、タイルまたはタイル群として知られる個々のメモリアレイとし
てよい。セグメントは、予備の行または列が長さについて1個のタイルよりも大
きい場合に形成される。異なる形式の予備資源、セグメント化の態様、および、
修復解を生成するための提起したシステムおよび方法の各種修正および変更が本
発明の範囲内において可能であることを指摘しておかなければならない。
【0015】 本発明によれば、プライベート、共有およびグローバルの各予備資源を含む、
3種類の予備資源が考慮される。当面の説明のために、一群(この群は予備資源
の長さによって規定される)の隣接するタイルだけを修復するために適用可能で
ある予備資源を、プライベート予備資源と称する。タイルの群に共通である、つ
まり隣接するタイルの群の集合に適用可能である予備資源を共有予備資源と称す
る。特定のメモリアーキテクチャによれば、共有予備資源の各群について、それ
らの共有予備資源が適用可能であるタイル群の集合が定義できる。メモリデバイ
ス内の全部のタイルに使用可能である予備資源、すなわち予備の行または列は、
グローバル予備資源と称する。
【0016】 例えば、Fig.2において、SR1は、タイル群(T1,T3)すなわちセ
グメントS1を修復するために適用可能なプライベート予備行であり、SR2お
よびSR3は、セグメントS1およびS2すなわちタイル群(T1,T3)およ
び(T2,T4)を修復するために適用可能な共有予備行である。同様に、SC
1はタイルT1を修復するために適用可能なプライベート予備列であり、SC2
およびSC3は、タイルT1およびT3を修復するために適用可能な共有予備列
である。
【0017】 さらに、SR4は、タイル群(T1,T3)を修復するために適用可能なプラ
イベート予備行であり、SR5およびSR6は、セグメントS3全体を修復する
ために適用可能な共有予備行であり、SC4はタイル群(T1,T2)を修復す
るために適用可能なプライベート予備列であり、SC5およびSC6は、セグメ
ントS3全体を修復するために適用可能な共有予備列である。
【0018】 Fig.1のメモリ冗長割当てシステム3は以下のように動作する。スケジュ
ール手段の目的は、配分の問題、すなわち、競合するセグメントおよびタイル間
におけるスペアの割当てを解決することである。スケジューラは、いかなる代替
も見つからないといった状況において、最も広い範囲で使用可能な予備資源を保
存しようとする。スケジューラは、各タイル(またはセグメント)における欠陥
を見つけ、修復に必要な資源を供給するためにプライベート予備資源の十分な割
当てを得ようとする。その形式の予備資源が不十分にしか存在しない場合、スケ
ジューラは共有予備資源に移行し、可能な限り少数を使用することに努める。あ
る一つのタイル(または一のタイル群)に使用可能な共有予備資源は、一様でな
くてもよく、また共有予備資源は他のタイル群を修復するために使用できること
も考慮すれば、現在処理対象となっているタイル(またはセグメント)を修復す
るために使用する共有資源の総数を減らすことだけでなく、競合するタイル(ま
たはセグメント)間において共有予備資源を配分することも重要である。これら
の課題を解決するために、スケジューラは、J.ホップクロフト(Hopcro
ft J)、R.M.カープ(Karp R.M.)による「2部グラフにおけ
る極大マッチングのためのn5/2アルゴリズム」(SIAMジャーナル・オン・ コンピューティング, 1973年2号, 225〜231頁(“An n5/2 Algorithm For Maximum Matching In B
ipartite Graph”, SIAM J. Comput., 19
73, 2, pp.225−231))に記載された「極大マッチング(Ma
ximum Matching)」手順を使用し、これが、修復すべきメモリセ
ルと使用可能な共有予備資源との間でメモリデバイス全体について1対1対応(
いずれかが可能な場合)を確立することを可能にする。
【0019】 スケジューラは、「極大マッチング」手順を用いて、最も適切な共有予備資源
を決定し、必要な場合、すでに割当てられた資源を再構成する。グローバル予備
資源は最後の手段として使用される。
【0020】 タイル(またはセグメント)が処理された後(すなわち、使用可能な予備資源
の数に関して過度に多数の欠陥が存在する場合に修復不可能として認識されたか
、または、十分な予備資源が割当てられたかのどちらかである)、その処理され
たタイルが共有予備資源を共有する最後の未処理タイル(または一のタイル群)
である場合、当該共有予備資源の一部または全部を、当該共有資源が共有するタ
イル(または一のタイル群)のプライベート予備資源に移すことができる。
【0021】 割当て手段(すなわちアロケータ)は、好ましくは一連の連続的に複雑性を増
す手段5、6および7、すなわち、イージー修復手段(または、マスト修復手段
などの別の手段)、オプティマル修復手段およびクレバー修復手段を使用し、ス
ケジューラとの会話によりできる限り最も単純な資源タイプを割当てることによ
って、すべての各セグメントまたはタイルについて最小修復解を見出す。呼び出
される手段の複雑性の程度は、アロケータが解決しなければならない課題の困難
さを反映する。アロケータのオペレーション方式の例をFig.3に示す。修復
解は、別の適切な組の割当て手段と連係してアロケータを使用することにより求
められ得ることを述べておくことも重要である。また、無限の予備資源の使用可
能性を前提として求められた修復解は、既存の比の使用可能な予備資源と一致す
るかもしれず、その場合、最適解を適応させる工程は省略してもよいことを指摘
しておかなければならない。「極大マッチング」手順にもとづく頂点被覆(Ve
rtex Cover)手順の代わりに、最小頂点被覆問題の解を求めるいずれ
かの他の適切な手順を使用することができ、以下で詳述する。
【0022】 イージー修復手段と称する第1の割当て手段のオペレーション方式の例をFi
g.4に示す。一般に、ほとんどの用途について、産業規模のマスト修復手段が
、セグメントに適用されるイージー修復手段として使用することができる。しか
し、一部の単純なメモリアーキテクチャの場合、例えば隣接するタイル(または
タイルの群のみ)を修復するために共有予備資源が適用可能である場合などには
、Fig.4に示すイージー修復手段のオペレーションの以下の方式が適用でき
るであろう。
【0023】 イージー修復手段は、予備の行または予備の列のいずれか一方によって容易に
修復できるセグメントの全部の部分を修復し、従って隣接するタイルまたはセグ
メントの修復の蓋然性を最大化する。各セグメントは、Xストライプと称するX
軸方向に及ぶ隣接タイルの群およびYストライプと称するY軸方向に及ぶ隣接タ
イルの群に分割される。Fig.4aで、Xストライプの各タイルは使用可能な
予備の行の同一集合を有し、Yストライプの各タイルは使用可能な予備の列の同
一集合を有する。Xストライプを修復する場合のイージー修復手順の例をFig
.5に示す。
【0024】 Fig.5によれば、Xストライプを修復する手順を開始するために、ストラ
イプの配列が定義され、セグメント当たりのXストライプの数がiで与えられる
。各工程において、iがXストライプの総数未満になると、以下のデータが各ス
トライプについてカウントされる。 CFL−−限界故障ライン、すなわち、予備の列(行)だけを用いて修復可能
である故障のある列(Xストライプの場合)または行(Yストライプの場合)の
数。これらの列(行)の欠陥の数は、そのストライプについて使用可能な予備の
行(列)の数よりも上である。 FL−−故障ライン、すなわち、欠陥を含む列(Xストライプの場合)または
行(Yストライプの場合)の数。 Sプライベート−−そのXストライプ(Yストライプ)だけに使用可能なプラ
イベート予備列(行)の数。 S共有−−Xストライプ(Yストライプ)に使用可能な共有予備列(Yストラ
イプの場合は行)の数。 Sグローバル−−グローバル予備行の数。
【0025】 Sプライベート+S共有+Sグローバルとして定義される予備資源の総数がス
トライプにおける限界故障列(予備列だけで修復され得る故障のある列)の数未
満である場合、手順は停止され、そのセグメントは修復不可能としてマークされ
る。そうでなければ、Xストライプの全部の限界故障列は修復され、欠陥を含む
Xストライプの列の数が、プライベートおよび共有予備資源の数の和よりも小さ
いかどうかが検査される。最後に、プライベート予備列だけを用いて修復され得
る欠陥を含む列が修復され、そのセグメントは部分的修復済としてマークされる
【0026】 Fig.6は、オプティマル修復手段と称する第2の割当て手段の流れ図であ
る。オプティマル修復手段は、欠陥のXおよびY座標から導出される2部グラフ
(bipartite graph)にもとづき動作する。オプティマル修復手段は、的確な解 を見出すために最小頂点被覆手順を実行し、必要な場合、全部の可能な最適解を
求めるために完全頂点被覆手順を実行する。
【0027】 Fig.6によって、オプティマル修復手段のオペレーション方式を詳述する
。オプティマル修復手段のオペレーションの開始段階において、現在修復対象と
なっているタイル(またはセグメント)についてのすべての修復解に必要な予備
資源の最低数、および可能な最適解の1つが最小頂点被覆手段によって決定され
る。Fig.6に示した構成要素は以下の意味を有する。 M−−修復対象のタイルまたはセグメントに関するすべての欠陥に対するすべ
てのXおよびY座標のコントロール集合。 最小頂点被覆手順‐‐修復対象のタイルまたはセグメントの欠陥を補償するた
めに要する予備の列および行の最低数を定義する。 NC−−MにおけるY座標の数。Mにおける各Y座標は故障のY値に対応する
。 NR−−MにおけるX座標の数を定義する。Mにおける各X座標は故障のX値
に対応する。 NC+NR−−これはグラフの極大マッチングの大きさに等しい。コントロー
ル集合Mは最小頂点被覆問題の可能な解の1つに対応する。 SR−−使用可能な予備行の総数。 SC−−使用可能な予備列の総数。 GR−−他のタイル群と共有される予備行の数およびグローバル予備行の数。 GC−−他のタイル群と共有される予備列の数およびグローバル予備列の数。
【0028】 欠陥のXおよびY座標にもとづく2部グラフの最小頂点被覆問題の解を求める
という最小頂点被覆手順を用いて、コントロール集合MにおけるX座標の数NR
およびコントロール集合MにおけるY座標の数NCが求められ、NRは、可能な
修復解の1つに必要な予備行の数、NCは予備列の数に対応する。
【0029】 予備資源の数、すなわち予備行の数と予備列の数との和が、その限界十分性、
すなわちMにおけるX座標の数とMにおけるY座標の数との和よりも小さい場合
、そのタイルまたはセグメントは修復不可能であり、プロセスはアボートされる
。小さくなく、また、現在の比の予備資源が得られた解を満足させる場合、的確
な解が確定的に使用可能であり、問題は解決されるとみなされる。
【0030】 そうでない場合、すなわち、使用可能な予備資源の数は限界十分性よりも小さ
くないが、現在の比の予備資源が得られた解を満たさない場合、オプティマル修
復手段は、完全頂点被覆手順を用いて2部グラフを解析する。そして、最適解に
含まれているはずである行C(R)および列C(C)のクリティカル集合および
、M(R)∩C(R)=φかつM(C)∩C(C)=φであり、かつ、対応する
頂点が少なくとも2個の隣接している頂点を有する全部の故障セルを被覆するた
めにクリティカル集合を補完する行M(R)および列M(C)のマイティー集合
を決定する。これらの2つの集合を解析すれば、予備資源の最小値N=NR+N
Cに対応する全部の最適解を調べることができる。このようにして、最適解(そ
れが可能であれば)、すなわち、タイルまたはセグメントのすべての欠陥ビット
が予備の行または列によりマッチされ、最低数の予備の行または列が使用される
ような解を得ることができる。そうではない場合、すなわち、Fig.6の条件
(A):C(R)+M(R)≦SRかつC(C)≦SCまたは条件(B):C(
C)+M(C)≦SCかつC(R)≦SR(A)のいずれも満たされない場合、
使用可能な比のスペアを用いていかなる最適解も得ることはできない。その場合
、その解は部分的解と呼ばれ、その解が最小値Nより大きい数のスペアにより使
用可能であるかを調査することが実施される。
【0031】 上述の完全頂点被覆手順の例は、チョーピン・ロー(Chor−Ping L
ow)およびホン・ウェイ・レオン(Hon Wai Leong)による「メ
モリアレイにおける最小故障カバレッジ:高速アルゴリズムおよび確率分析」(
“Minimum Fault Coverage in Memory Ar
rays: A Fast Algorithm and Probabili
stic Analysis”, IEEE Transactions on
Computer−Aided Design of Integrated
Circuits and Systems. Vol.15, No.6,
June 1996)に記載されている。
【0032】 第3の割当て手段、すなわちクレバー修復手段は、オプティマル修復手段が部
分的解を生成し、いかなる最適解も得ることができない場合に呼び出される。第
3の割当て手段は部分的解を既存の比の予備資源に適応させる。クレバー修復の
最終目標は、条件(A)または条件(B)のいずれか一方が満たされるような形
でクリティカル集合およびマイティー集合を変更することである。その後、Nよ
り大きいが、所定の比の予備資源に適合する予備資源の数を備える修復解が得ら
れる。この手順の流れ図の例をFig.7に示す。
【0033】 そのために、クリティカル集合およびマイティー集合の部分集合が求められ、
この部分集合は、部分的解を形成するその頂点(行または列)が既存の比の予備
資源に適合するような形で各自の隣接頂点(列または行)に変更され得るような
ものである。この部分集合は、クリティカル集合およびマイティー集合における
部分的解の連結成分の1個の頂点および隣接頂点に高い確率で対応するという仮
定がなされる。クレバー修復手段が成功した場合、更新されたクリティカル集合
およびマイティー集合はオプティマル修復手順の条件を満足させ、的確な解が定
義されることになる。
【0034】 以下にFig.7に示す手順について詳述する。オプティマル修復手段が失敗
し、タイル(セグメント)が非修復可能としてマークされていない場合、以下の
条件が真でなければならない。|C(C)|>SCまたは|C(R)|>SRま
たは(|C(C)|+|M(C)|>SCかつ|C(R)|+|M(R)|>S
R)。3つの場合の各々において、(A)または(B)を満足させるために隣接
している行(列)について変更される必要がある、C(C)∪M(C)(C(R
)∪M(R))集合からの列(行)の最小数であるmをカウントすることができ
る。使用できる隣接している行(列)の最大数nは、使用可能な予備行(列)の
数に依存する。
【0035】 クリティカル集合について十分なスペアがまったく存在しない場合、すなわち
、 │C(C)│>SCまたは (1) │C(R)│>SR (2) この場合、それぞれ、 m:=|C(C)|−SC,n:=SR−|C(R)|−|M(R)|または m:=|C(R)|−SR,n:=SC−|C(C)|−|M(C)|、であ
る。
【0036】 クリティカル集合およびマイティー集合の両者について十分なスペアがまった
く存在しない場合、すなわち、 (|C(C)|+|M(C)|>SCかつ|C(R)|+|M(R)|>SR
) (3) 以下の2つの可能性がある。 m:=|C(R)|+|M(R)|−SR,n:=SC−|C(C)|または m:=|C(C)|+|M(C)|−SC,n:=SR−|C(R)|、であ
る。
【0037】 クレバー修復手段は、隣接頂点AVを備える頂点(行または列)の集合Vを求
めるという課題を解決する。 |V|≧m, |AV|≦n, 0<|AV|−|V|≦SC+SR−NC−
NR (4)
【0038】 対応する集合(V,AV)が求まれば、集合C(C)、C(R)、M(C)、
M(R)は以下の規則に従って更新される必要がある。 (1)の場合、C(C):=C(C)−VかつC(R):=C(R)∪AV (2)の場合、C(C):=C(C)∪AVかつC(R):=C(R)−V (3)の場合、Vが行に対応していれば、 (C(C)∪M(R)):=(C(R)∪M(R))−VかつC(C):=
C(C)∪AV そうでなければ、 (C(C)∪M(C)):=(C(C)∪M(C))−VかつC(R):=
C(R)∪AV
【0039】 新しい集合C(C)、C(R)、M(C)、M(R)は、オプティマル修復手
段の条件(A)または条件(B)のいずれか一方を満足させるはずであり、NR
+NC−|V|+|AV|の行および列による的確な解が定義されるであろう。
【0040】 一般的な場合において、(4)を満足させる集合Vは、集合C(C)∪M(C
)またはC(R)∪M(R)からの頂点の和集合として求めることができるが、
このタスクはNP完全である。
【0041】 この集合は、クリティカル集合およびマイティー集合における部分的解の連結
成分の1個の頂点および隣接頂点に高い確率で対応するという仮定がなされる(
C(C)∪M(C)またはC(R)∪M(R)かつ隣接頂点)。
【0042】 この頂点の部分集合を求める手順をFig.8に示す。グラフの対応する部の
連結成分からの各頂点は、その対(V,AV)(成分(V,AV))によってマ
ークされる。ここで、Vはクリティカル集合またはマイティー集合からの頂点の
集合、AVは隣接している頂点の集合である。さらに、その隣接頂点AVを有す
るクリティカル集合またはマイティー集合からのすべての頂点Vも、成分(V,
AV)としてマークされる。
【0043】 クレバー修復手段は、成分(V,AV)または、(4)を満たし、かつ集合S
および隣接頂点の集合ASに関して定義される少数の成分(V,AV)の和集合
を探索する。ただし、 (1)の場合、S:=C(C) (2)の場合、S:=C(R) (3)の場合、S:=C(C)∪M(C)∪C(R)∪M(R)
【0044】 いかなる個別の成分(V,AV)も見つけられない場合、全部の成分(V,A
V)は|V|/|AV|の順序でソートされ、深さの限定された分枝限定(Br
anch and Bound)アルゴリズムが、所要の成分集合を見つけるた
めに適用される。
【0045】 上述は例示的な実施例にすぎず、本発明の範囲内において上述の実施例に多様
な修正が行い得ることを理解されるであろう。
【図面の簡単な説明】
【Fig.1】 本発明によるメモリ冗長割当てシステムの1実施例のブロック図を示す。
【Fig.2】 本発明に従って使用されるセグメント化の基本的態様を示す。
【Fig.3】 Fig.1に示すシステムの好ましい実施例に従った割当て手段の流れ図を示
す。
【Fig.4】 Fig.1に示すシステムの第1の割当て手段(イージー修復手段と称する)
の流れ図を示す。
【Fig.5】 Fig.4に示す流れ図の一部としてXストライプのイージー修復手順の流れ
図を示す。
【Fig.6】 Fig.1に示すシステムの第2の割当て手段(オプティマル修復手段と称す
る)の流れ図を示す。
【Fig.7】 Fig.1に示すシステムの第3の割当て手段(クレバー修復手段と称する)
の流れ図を示す。
【Fig.8】 本発明に従ってクレバー修復手段により使用されるクレバー修復ファインドコ
ンポーネント手順と称する可能な手順の1つの流れ図を示す。
【手続補正書】特許協力条約第34条補正の翻訳文提出書
【提出日】平成12年2月15日(2000.2.15)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図.1】
【図.2】
【図.3】
【図.4】
【図.4a】
【図.5】
【図.6】
【図.7】
【図.8】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,SD,SZ,UG,ZW),EA(AM ,AZ,BY,KG,KZ,MD,RU,TJ,TM) ,AL,AM,AT,AU,AZ,BA,BB,BG, BR,BY,CA,CH,CN,CU,CZ,DE,D K,EE,ES,FI,GB,GE,GH,GM,HU ,ID,IL,IS,JP,KE,KG,KP,KR, KZ,LC,LK,LR,LS,LT,LU,LV,M D,MG,MK,MN,MW,MX,NO,NZ,PL ,PT,RO,RU,SD,SE,SG,SI,SK, SL,TJ,TM,TR,TT,UA,UG,UZ,V N,YU,ZW (72)発明者 ディアス、アレクサンダー、ロジャー イギリス国、エディンバラ イー・エイチ 22 1ジェイ・ダブリュ、ダルキース、ア スクビュー グローブ、8 Fターム(参考) 5L106 CC04 CC12 DD25

Claims (23)

    【特許請求の範囲】
  1. 【請求項1】 メモリデバイスに存在する欠陥を補償するために予備エレメ
    ントを割当てることによって、物理的構造より形成されるメモリデバイスの修復
    解を生成するシステムであって、前記システムが、 修復すべきメモリ部分の間における予備エレメントの均衡のとれた配分を維持
    するスケジュール手段と、 各メモリ部分の修復解を探索する割当て手段とを含み、ここにおいて、 前記割当て手段は、無限の予備エレメントの使用可能性を前提とする解に始ま
    り最小修復解を探索するものであることを特徴とするシステム。
  2. 【請求項2】 請求項1記載のシステムであって、前記割当て手段が、得ら
    れた最小修復解を既存の比の使用可能予備エレメントに同一条件のもとで適応さ
    せる適応手段をさらに含むことを特徴とするシステム。
  3. 【請求項3】 請求項1記載のシステムであって、前記スケジュール手段が
    、メモリの領域を、予備エレメントの長さによって規定される大きさを有するセ
    グメントに分割し、欠陥を有する各セグメントに対して所要量の予備エレメント
    を割当てることを特徴とするシステム。
  4. 【請求項4】 請求項1記載のシステムであって、前記割当て手段が、スケ
    ジュール手段とフィードバック会話可能であることを特徴とするシステム。
  5. 【請求項5】 メモリデバイスに存在する欠陥を補償するために予備エレメ
    ントを割当てることによってメモリデバイスの修復解を生成する方法であって、
    前記方法が、 修復すべきメモリ部分の間における予備エレメントの均衡のとれた配分を維持
    する工程と、 欠陥間に予備エレメントを割当てることによって修復されたメモリデバイスを
    生じるために各メモリ部分の修復解を探索する工程とを含み、 修復解を探索する工程が、無限の予備エレメントの使用可能性を前提として実
    行されるものであることを特徴とする方法。
  6. 【請求項6】 請求項5記載の方法であって、無限の予備エレメントの使用
    可能性を前提として修復解を探索する工程が、得られた最小修復解を既存の比の
    使用可能予備エレメントに同一条件のもとで適応させる工程を後続させることを
    特徴とする方法。
  7. 【請求項7】 請求項5記載の方法であって、メモリセグメント間における
    予備エレメントの均衡のとれた配分を維持する工程が、メモリの領域を、予備エ
    レメントの長さによって規定される大きさを有するセグメントと称する試験可能
    な部分に分割し、欠陥を有する各セグメントに対して所要量の予備エレメントを
    割当てることによって実行されることを特徴とする方法。
  8. 【請求項8】 請求項5記載の方法であって、メモリにおける各欠陥が、レ
    ーザー修復などにより、予備メモリエレメントを使用することによって物理的に
    修復されることを特徴とする方法。
  9. 【請求項9】 請求項5記載の方法であって、前記方法が少なくとも1個の
    フィードバック会話の工程を含むことを特徴とする方法。
  10. 【請求項10】 請求項5記載の方法であって、前記フィードバック会話が
    、予備エレメントを割当てる少なくとも1個の工程の後に実行されるアボート手
    順の工程を含むことを特徴とする方法。
  11. 【請求項11】 メモリデバイスに存在する欠陥を補償するために予備エレ
    メントを割当てることによって、物理的構造より形成されるメモリの修復解を生
    成するシステムであって、前記システムが、 修復すべきメモリ部分の間における予備エレメントの均衡のとれた配分を維持
    するスケジュール手段と、 各メモリ部分の修復解を探索する割当て手段であり、 セグメントを形成する少なくとも1個のタイルまたは一のタイル群の修復解を
    、各タイルについて使用可能な予備列または予備行のいずれか一方を用いて探索
    する第1の割当て手段と、 セグメントを形成する少なくとも1個のタイルまたは一のタイル群の修復解を
    、各タイルまたはセグメントについて使用可能な全部のスペアを用いて探索する
    第2の割当て手段とを含む、前記割当て手段とを含み、 前記割当て手段は、無限の予備エレメントの使用可能性を前提として修復解を
    探索する第 の割当て手段をさらに含むものであることを特徴とするシステム。
  12. 【請求項12】 請求項11記載のシステムであって、前記割当て手段が、
    第3の割当て手段によって得られた修復解を既存の比の使用可能予備エレメント
    に同一条件のもとで適応させる適応手段をさらに含むことを特徴とするシステム
  13. 【請求項13】 請求項11記載のシステムであって、前記スケジュール手
    段が、メモリの領域を、予備エレメントの長さによって規定される大きさを有す
    るセグメントに分割し、欠陥を有する各セグメントに対して所要量の予備エレメ
    ントを割当てることを特徴とするシステム。
  14. 【請求項14】 請求項11記載のシステムであって、前記割当て手段の少
    なくとも1個が、スケジュール手段とフィードバック会話可能であることを特徴
    とするシステム。
  15. 【請求項15】 メモリデバイスに存在する欠陥を補償するために予備エレ
    メントを割当てることによってメモリデバイスの修復解を生成する方法であって
    、前記方法が、 修復すべきメモリ部分の間における予備エレメントの均衡のとれた配分を維持
    する工程と、 各メモリ部分における欠陥間に予備エレメントを配分する工程であり、 セグメントを形成する少なくとも1個のタイルまたは一のタイル群の修復解を
    、セグメントの各タイルについて使用可能な予備列または予備行のいずれか一方
    を用いて探索する工程と、 セグメントの少なくとも1部の修復解を、各タイルまたはセグメントについて
    使用可能な全部の予備資源を用いて探索する工程とを含む、前記配分する工程と
    を含み、 前記配分する工程が、無限の予備エレメントの使用可能性を前提として修復解
    を探索する工程をさらに含むことを特徴とする方法。
  16. 【請求項16】 請求項15記載の方法であって、無限の予備エレメントの
    使用可能性を前提として修復解を探索する工程が、得られた修復解を既存の比の
    使用可能予備エレメントに同一条件のもとで適応させる工程を後続させることを
    特徴とする方法。
  17. 【請求項17】 請求項15記載の方法であって、メモリにおける各欠陥が
    、レーザー修復などにより、予備メモリエレメントを使用することによって修復
    されることを特徴とする方法。
  18. 【請求項18】 請求項15記載の方法であって、前記方法が少なくとも1
    個のフィードバック会話の工程を含むことを特徴とする方法。
  19. 【請求項19】 請求項15記載の方法であって、前記フィードバック会話
    の工程が、予備エレメントを配分する少なくとも1個の工程の後に実行されるア
    ボート手順の工程を含むことを特徴とする方法。
  20. 【請求項20】 電気的可読媒体に記憶された時に、請求項1〜4および1
    1〜15のいずれかに記載のシステムまたは請求項5〜10および16〜19の
    いずれかに記載の方法のハードウエア機能をインプリメント、エミュレートまた
    はシミュレートするコンピュータプログラム。
  21. 【請求項21】 物理的構造より形成されるメモリデバイスを処理するシス
    テムであって、請求項1〜20のいずれかに記載のシステム、方法またはプログ
    ラムを使用する際に、メモリデバイスを試験する手段と、メモリデバイスに存在
    する欠陥を補償するために予備エレメントを割当てることによって修復解を生成
    するシステムと、修復手段とを含むことを特徴とするシステム。
  22. 【請求項22】 メモリデバイスを試験する工程と、メモリデバイスに存在
    する欠陥を補償するために予備エレメントを割当てることによって修復解を生成
    する工程と、修復する工程とを含む、物理的構造より形成されるメモリデバイス
    を処理する方法であって、修復解を生成する工程が、請求項1〜20のいずれか
    に記載のシステム、方法またはプログラムを使用する際に実行されることを特徴
    とする方法。
  23. 【請求項23】 請求項1〜22のいずれかに記載のシステム、方法または
    コンピュータプログラムを使用する際に物理的構造より形成されるメモリデバイ
    スを処理する装置。
JP2000522506A 1997-11-21 1998-11-23 メモリ冗長割当てシステムおよび冗長割当て方法 Pending JP2001524728A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9724529.4A GB9724529D0 (en) 1997-11-21 1997-11-21 Memory redondancy allocation system
GB9724529.4 1997-11-21
PCT/RU1998/000392 WO1999027431A2 (en) 1997-11-21 1998-11-23 A memory redundancy allocation system and a method of redundancy allocation

Publications (1)

Publication Number Publication Date
JP2001524728A true JP2001524728A (ja) 2001-12-04

Family

ID=10822363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000522506A Pending JP2001524728A (ja) 1997-11-21 1998-11-23 メモリ冗長割当てシステムおよび冗長割当て方法

Country Status (7)

Country Link
EP (1) EP1032870B1 (ja)
JP (1) JP2001524728A (ja)
AU (1) AU1790399A (ja)
CA (1) CA2310771A1 (ja)
DE (1) DE69822658T2 (ja)
GB (1) GB9724529D0 (ja)
WO (1) WO1999027431A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007066349A (ja) * 2005-08-29 2007-03-15 Yokogawa Electric Corp 半導体メモリ試験装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12019870B2 (en) 2022-11-07 2024-06-25 International Business Machines Corporation System wide memory technology over-provisioning

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007066349A (ja) * 2005-08-29 2007-03-15 Yokogawa Electric Corp 半導体メモリ試験装置
JP4565428B2 (ja) * 2005-08-29 2010-10-20 横河電機株式会社 半導体メモリ試験装置

Also Published As

Publication number Publication date
CA2310771A1 (en) 1999-06-03
DE69822658D1 (de) 2004-04-29
WO1999027431A9 (en) 1999-09-10
WO1999027431A3 (en) 1999-11-04
AU1790399A (en) 1999-06-15
GB9724529D0 (en) 1998-01-21
EP1032870B1 (en) 2004-03-24
EP1032870A2 (en) 2000-09-06
DE69822658T2 (de) 2005-01-05
WO1999027431A2 (en) 1999-06-03

Similar Documents

Publication Publication Date Title
EP0845122B1 (en) Memory tester providing fast repair of memory chips
US6366995B1 (en) System and a method for defining transforms of memory device addresses
US6094733A (en) Method for testing semiconductor memory devices, and apparatus and system for testing semiconductor memory devices
US7188274B2 (en) Memory repair analysis method and circuit
US6119049A (en) Memory module assembly using partially defective chips
US10776227B2 (en) Memory management system and method thereof
US7020033B2 (en) Semiconductor memory apparatus and self-repair method
US7533308B2 (en) Semiconductor test system
US6499118B1 (en) Redundancy analysis method and apparatus for ATE
JP2001524728A (ja) メモリ冗長割当てシステムおよび冗長割当て方法
US7016242B2 (en) Semiconductor memory apparatus and self-repair method
EP3097480A1 (en) A pattern based configuration method for minimizing the impact of component failures
US20230034552A1 (en) Simulation method and apparatus, computer device and storage medium
WO2022037199A1 (zh) 失效位元的修补方法及装置
JPH1186588A (ja) メモリアレー及びメモリアレーにおける冗長素子ヒューズを低減する方法
CN112416852A (zh) 环形互连结构路由确定方法及装置
US6658637B2 (en) Semiconductor device trimming method, semiconductor device trimming apparatus, and method for creating semiconductor device trimming table
CN115661901B (zh) 基于大数据的人脸识别系统及方法
Lee et al. A Die‐Selection Method Using Search‐Space Conditions for Yield Enhancement in 3D Memory
JP4565428B2 (ja) 半導体メモリ試験装置
US20030148547A1 (en) Method for fault analysis in wafer production
WO2022037197A1 (zh) 失效位元修补方案的确定方法及装置
US20230393893A1 (en) System and method for distributed processing of large-scale streaming data
JPH1115696A (ja) ユーザプログラムのテスト方法
US8477546B2 (en) Semiconductor memory devices having redundancy arrays