KR20110001881A

KR20110001881A - 비트 에러 임계값 및 메모리 장치의 리맵핑

Info

Publication number: KR20110001881A
Application number: KR1020100050100A
Authority: KR
Inventors: 스텝픈 바우어스; 구르키랫 빌링
Original assignee: 뉴모닉스 비.브이. 액팅 쓰루 잇츠 스위스 브랜치
Priority date: 2009-06-30
Filing date: 2010-05-28
Publication date: 2011-01-06
Also published as: DE102010030748A1; US20100332894A1; JP2011040146A; CN101937373A; TW201115585A

Abstract

본 발명은 메모리 장치를 리맵핑(remapping)하는 것과 관련된 것이다. 본 발명의 일 태양에 따른 방법은 메모리의 특정 부분으로부터 읽혀진 정보를 대표하는 신호들과 연관된 비트 에러율 및/또는 비트 에러들의 개수를 판별하는 단계; 상기 비트 에러율 및/또는 상기 비트 에러들의 개수를 에러 임계값과 비교하는 단계; 및 적어도 부분적으로 상기 비교의 결과에 기초하여 상기 메모리의 상기 특정 부분을 폐기할지 여부를 결정하는 단계를 포함하며, 상기 메모리의 상기 특정 부분의 어드레스를 상기 메모리의 상기 다른 부분으로 리맵핑(remapping)하는 단계를 더 포함할 수 있다.

Description

비트 에러 임계값 및 메모리 장치의 리맵핑{Bit Error Threshold and Remapping a Memory Device}

본 발명은 메모리 장치를 리맵핑(remapping)하는 것과 관련된 것이다.

메모리 장치는 예를 들어, 컴퓨터, 휴대폰, PDA, 데이터이력기록기(data logger), 항법장치 등과 같은 많은 유형의 전자 장치들에 적용된다. 전술한 전자 장치들 가운데, 다양한 유형의 비휘발성 메모리 장치들, 예를 들어, NAND 플래시 메모리나 NOR 플래시 메모리, SRAM, DRAM, 상변화 메모리(PCM: Phase Change Memory) 등이 적용된다. 일반적으로, 쓰기 프로세스(writing process) 또는 프로그래밍 프로세스(programming process)는 상기 메모리 장치들에 정보를 저장하기 위해 사용되며, 읽기 프로세스(read process)는 저장된 정보를 검색(retieve)하기 위해 사용된다.

전술한 비휘발성 메모리 장치들은 메모리 셀들(memory cells)을 포함할 수 있고, 상기 메모리 셀들은 시간이 지남에 따라 점차 악화되어, 그에 따라 상기 메모리 셀에 접속할 때, 읽기 에러(read error) 및/또는 쓰기 에러(write error)가 발생할 가능성을 증가시키는 결과를 초래할 수 있다. 전술한 에러들은 나중에 메모리 장치 내에서 정정(correct)될 수도 있지만, 예를 들어, 에러들의 숫자가 증가함에 따라 그와 같은 에러의 정정이 어려워지거나 불가능해질 수 있다.

본 발명은 전술한 종래 기술의 문제점을 해소하기 위한 것이다.

본 발명의 일 태양에 따른 방법은 메모리의 특정 부분으로부터 읽혀진 정보를 대표하는 신호들과 연관된 비트 에러율 및/또는 비트 에러들의 개수를 판별하는 단계; 상기 비트 에러율 및/또는 상기 비트 에러들의 개수를 에러 임계값과 비교하는 단계; 및 적어도 부분적으로 상기 비교의 결과에 기초하여 상기 메모리의 상기 특정 부분을 폐기할지 여부를 결정하는 단계를 포함하며, 상기 메모리의 상기 특정 부분의 어드레스를 상기 메모리의 상기 다른 부분으로 리맵핑(remapping)하는 단계를 더 포함할 수 있다.

상기 메모리의 상기 특정 부분을 폐기하는 것은 상기 메모리의 상기 특정 부분으로부터의 신호들에 의해 대표되는 정보를 상기 메모리의 다른 부분으로 이동시키는 것을 포함할 수 있다.

상기 메모리의 상기 다른 부분은 스페어 메모리 영역(spare memory region)을 포함할 수 있다.

상기 메모리는 상-변화 메모리 장치(phase-change memory device)를 포함할 수 있다.

상기 비트 에러율 및/또는 상기 비트 에러들의 개수는 적어도 부분적으로 상기 메모리의 물리적 저하(physical degradation)와 밀접하게 관련된다.

본 발명의 일 태양에 따른 장치는 어드레서블 메모리(addressable memory); 상기 어드레서블 메모리의 특정 부분으로부터 읽혀진 정보를 대표하는 신호들과 연관된 비트 에러율 및/또는 비트 에러들의 개수를 판별하는 에러 카운터(error counter); 상기 비트 에러율 및/또는 상기 비트 에러들의 개수를 에러 임계값과 비교하는 비교 엔진(compare engine); 및 적어도 부분적으로 상기 비교의 결과에 기초하여 상기 어드레서블 메모리의 상기 특정 부분을 폐기할지 여부를 결정하는 컨트롤러를 포함한다.

상기 컨트롤러는 추가적으로 상기 어드레서블 메모리의 상기 특정 부분으로부터의 신호들에 의해 대표되는 정보를 상기 어드레서블 메모리의 다른 부분으로 이동시킬 수 있다.

전술한 바와 같은 본 발명은 예를 들어, 현재 외면되고 있는, 신뢰성이 부족한 테스트 결과를 갖는 다이(die) 또는 상변화 메모리 다이(PCM die)와 같이, 상대적으로 신뢰성이 덜한 기술들을 수반하는 저장 장치들의 성공적인 이용을 제공한다. 또한, 본 발명은 저장 장치의 수명을 상대적으로 적은 메모리 셀들의 수명이 아니라, 대부분의 메모리 셀들의 수명으로 연장할 수 있다.

전술한 구성적 특징 및 그에 따른 작용효과나 그 이외의 본 발명의 다른 특징들 및 이점들은 첨부된 도면들을 참조로 한 이하의 설명을 통해 더욱 명확해질 것이다.

이하, 첨부된 도면들에 대해 간략히 설명하며, 따로 명기하지 않는 한, 도면들 전체에 걸쳐 동일 도면부호들은 동일 요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 메모리 구성의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 메모리 읽기 프로세스(memory read process)의 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 벡터 리맵 테이블(vector remap table)의 개략도이다.
도 4는 본 발명의 일 실시예에 따른 메모리 시스템의 개략적 블록 다이어그램이다.
도 5는 본 발명의 일 실시예에 따른 컴퓨팅 시스템(computing system) 및 메모리 장치의 개략적 블록 다이어그램이다.

일 실시예에 있어서, 메모리 장치는 메모리 셀들(memory cells)을 포함할 수 있고, 상기 메모리 셀들은 시간이 지남에 따라 점차 악화되어, 그에 따라 상기 메모리 장치를 읽을 때, 하나 또는 그 이상의 에러들이 발생할 가능성을 증가시키는 결과를 초래할 수 있다. 전술한 에러들은 예를 들어, 에러 정정 코드(ECC: Error Correction Code) 또는 다른 알고리즘을 이용하는 컴퓨팅 시스템 내부의 몇몇 구역에서 정정될 수 있다. 시스템 관점에서, 에러가 발생되기 쉬운 셀들을 계속 이용할 것인지 여부에 대한 결정이 이루어질 수 있다. 이하에서 상세히 설명되는 바와 같이, 전술한 결정은 예를 들면, 적어도 부분적으로 메모리 장치의 설계 단계에서 정해지는 에러 임계값(error threshold)과 전술한 에러들의 개수에 대한 비교 결과에 기초하여 이루어질 수 있다. 특정 메모리 셀들의 사용이 중단될 경우, 메모리 셀들의 교체는 메모리 장치의 전체 용량을 유지하는 방식으로 이루어질 수 있다.

따라서, 일 실시예에 있어서, 메모리 장치의 용량 크기를 유지하는 프로세스는 전체 시스템 메모리 공간(예를 들면, 저장 장치 용량)의 손실없이, 에러가 발생되기 쉬운 메모리 위치(memory location)를 올바르게 작동하는 메모리 위치로 리맵핑(remapping)하는 것을 포함할 수 있다. 전술한 리맵핑은 적어도 부분적으로, 에러가 발생되기 쉬운 메모리 위치로부터의 읽기 결과로 발생되는 에러들의 양 및/또는 빈도수에 관한 정보에 기초하여 이루어질 수 있다. 여기서, 메모리 위치는 예를 들어, 읽기 및/또는 쓰기 프로세스를 통해, 메모리 위치 및/또는 메모리 부분(memory portion)을 식별하는 어드레스를 이용하여 액세스될 수 있는 메모리 장치의 일 부분을 가리킨다. 이하에서 상세히 설명되는 바와 같이, 예를 들어, ECC 디코더(ECC decoder)는 메모리의 특정 부분을 읽는 것과 연관된 비트 에러율(BER: bit error rate) 및/또는 비트 에러들의 개수를 판별하는데 이용될 수 있다. 그 후, 상기 비트 에러율(BER) 및/또는 비트 에러들의 개수는 예를 들어, 수용가능한 에러들의 개수에 대한 실질적인 한계를 포함하는 에러 임계값과 비교되어질 수 있다. 전술한 비교의 결과에 따라, 에러들을 발생시키는 메모리의 특정 부분을 폐기할지 여부에 관한 결정이 이루어질 수 있다.

특정 실시예에 있어서, 메모리 장치의 일 부분을 폐기하는 프로세스는 메모리 장치의 폐기될 부분에 저장된 데이터를 대표하는 신호들을 상기 메모리 장치의 다른 부분으로 이동시키거나 옮기는 것을 포함할 수 있다. 일 실행(implementation)에 있어서, 전술한 바와 같이, 메모리 장치의 폐기될 부분에 저장된 데이터를 대표하는 신호들을 상기 메모리 장치의 스페어 부분(spare portion)으로 이동될 수 있다. 예를 들면, 상기 스페어 부분은, 이하에서 더욱 상세히 설명되는 바와 같이, 초기에 상기 메모리 장치의 전체 용량의 일부로 여겨지거나 인식된 것은 아닌 메모리 장치의 물리적 위치(physical location)를 포함할 수 있다. 메모리 장치의 일 부분을 폐기하는 프로세스는 또한 상기 메모리 장치의 폐기될 부분의 어드레스를 대응하는 상기 메모리 장치의 새로운 스페어 부분의 어드레스로 리맵핑(remapping)하는 것을 포함할 수 있다. 물론, 전술한 바와 같은 프로세스들은 단지 예들에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

일 실시예에 있어서, 전술한 바와 같은 프로세스는 상-변화 메모리 장치(phase-change memory(PCM) device)를 포함하는 메모리 장치를 수반할 수 있다. 따라서, 상기 상-변화 메모리(PCM)의 부분들에 의해 발생된 비트 에러율(BER) 및/또는 비트 에러들의 개수가 증가할 수 있다. 전술한 에러들은 어느 정도는 예를 들어, 전술한 ECC 디코더 및/또는 다른 에러 정정 알고리즘을 이용하여 정정될 수 있다. 그러나, 많은 에러들이 증가하여 전술한 에러 정정 기술의 역량을 초과할 수 있다. 따라서, 전술한 메모리 부분들이 과도한 개수의 에러들을 발생시켰거나 발생시키기 시작하는 조짐이 보이면, 즉시 그러한 메모리 부분들을 폐기할 수 있게 하는 것이 바람직하다.

전술한 바와 같은 실시예들은 예를 들어, 현재 외면되고 있는, 신뢰성이 부족한 테스트 결과를 갖는 다이(die) 또는 상변화 메모리 다이(PCM die)와 같이, 상대적으로 신뢰성이 덜한 기술들을 수반하는 저장 장치들의 성공적인 이용을 제공한다. 또한, 본 발명은 저장 장치의 수명을 상대적으로 적은 메모리 셀들의 수명이 아니라, 대부분의 메모리 셀들의 수명으로 연장할 수 있다.

도 1은 본 발명의 일 실시예에 따른 메모리 구성의 개략도이다. 메모리 장치(100)는 메인 메모리(main memory: 110)와 스페어 메모리(spare memory: 120)로 분할될 수 있다. 상기 메모리 장치(100)는 예를 들어, NAND 플래시 메모리나 NOR 플래시 메모리, SRAM, DRAM 또는 상-변화 메모리(PCM)를 포함할 수 있다. 상기 메모리 장치(100)는 사용자-어드레서블 메모리 공간(user-addressable momory space)을 포함할 수 있고, 상기 사용자-어드레서블 메모리 공간은 전술한 메인 및 스페어 메모리 부분들 및/또는 서로 인접하거나 그렇지 않을 수 있으며, 하나의 장치에 존재하거나 그렇지 않을 수 있는 하나 또는 그 이상의 다른 메모리 부분들을 포함한다. 상기 메인 메모리(110)와 스페어 메모리(120)는 예를 들어, 읽기 프로세스, 쓰기 프로세스 및/또는 삭제 프로세스에 의해 액세스(access)될 수 있는 독립된 어드레서블 공간(addressable space)을 포함할 수 있다.

본 발명의 일 실시예에 따르면, 상기 메모리 장치(100)의 하나 또는 그 이상의 부분들은 상기 메모리 장치(100)의 특정 상태(particular state)에 의해 표현되는 데이터 및/또는 정보를 나타내는 신호들을 저장할 수 있다. 예를 들어, 데이터 및/또는 정보를 나타내는 전자 신호는 데이터 및/또는 정보를 2진수 정보(1 및 0)로 표시하도록 상기 메모리 장치(100)의 전술한 부분들의 상태를 변화시킴으로써 메모리 장치의 일 부분에 "저장"될 수 있다. 따라서 특정 실행에 있어서, 데이터 및/또는 정보를 나타내는 신호들을 저장하기 위한 전술한 바와 같은 메모리의 일 부분의 상태 변화는 메모리 장치(100)의 다른 상태로의 변환(transformation)을 구성한다.

상기 메모리 장치(100)는 초기에 상기 메모리 장치(100)의 완전한 가용 용량에 대응하는 메인 메모리(110)를 포함하도록 구성될 수 있다. 그와 같은 초기 구성은 메모리 장치 용량을 판별하는데 있어서 포함될 필요가 없는 스페어 메모리(120)를 추가로 포함할 수 있다. 그러나, 예를 들어, 읽기/쓰기 프로세스 과정 중, 메인 메모리 부분들이 무용하게 되거나 과잉의 에러들을 초래하는 경우, 상기 스페어 메모리(120)가 상기 메인 메모리(110)의 부분들을 대체하도록 이용될 수 있다. 일 실행(implementation)에 있어서, 상기 메모리 장치(100)를 포함하는 메모리 시스템은 프로세서 또는 상기 메모리 장치(100)에 저장된 데이터의 다른 외부 리퀘스터(requester)로 하여금 요청된 특정 어드레스 레인지(address range)로부터 에러-프리 데이터(error-free data)를 수신하게 하며, 이는 전술한 바와 같은 어드레스 레인지의 일부가 폐기된(retired) 메인 메모리를 포함하는 경우에도 마찬가지이다. 이 경우, 예를 들어, 상당량의 데이터가 리퀘스터 정보(requester knowledge) 없이도, 메인 메모리 및 (폐기된 메인 메모리를 대체한) 스페어 메모리 모두로부터 읽혀질 수 있다. 물론, 전술한 바와 같은 메모리 장치 구성은 단지 일 예에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

도 2는 본 발명의 일 실시예에 따른 메모리 읽기 프로세스(memory read process: 200)의 흐름도이다. 단계 205에서는, 예를 들어, 저장된 데이터가 읽혀질 수 있는 하나 또는 그 이상의 메모리 위치들을 각각 식별하도록 하나 또는 그 이상의 읽기 어드레스들(read addresses)을 제공하는 시스템 애플리케이션(system application)에 의해, 메모리 장치의 일 부분에 저장된 정보를 나타내는 신호들을 읽는 읽기 프로세스가 개시될 수 있다. 예를 들어, 읽기 데이터를 패리티 검사 (parity checking)하는 것에 의해, ECC 하드웨어 및/또는 소프트웨어가 읽기 데이터에 있는 에러들의 검사 및/또는 정정에 이용될 수 있다. 그 후, 단계 210에서와 같이, 처음의 읽기 데이터는 정정된 읽기 데이터와 비교될 수 있고, 그에 따라 메모리 읽기 프로세스에서 발생된 에러들의 개수가 판별된다. 전술한 에러들의 개수는 비트 에러율(BER)로 표현될 수 있으며, 이것은 예를 들면, 읽기 비트(read bits)의 총 개수에 대한 에러 비트(error bits) 개수의 비율을 포함할 수 있다. 단계 220에서는, 메모리 장치의 일 부분으로부터의 정보를 나타내는 신호에서 기인하는 비트 에러율(BER) 또는 에러들의 개수는 용인될 수 있는 최대 비트 에러율(BER) 또는 용인될 수 있는 최대 에러들의 개수를 나타내는 값을 포함하는 에러 임계값과 비교될 수 있고, 예를 들어, 상기 에러 임계값을 초과하는 추가적인 에러들은 성공적으로 정정되지 않을 수 있다. 전술한 바와 같은 에러 임계값은, 예를 들어, 도 1에 도시된 메모리 장치(100)와 같은 특정 메모리 장치에서 용인될 수 있는 비트 에러율(BER) 또는 에러들의 개수의 상한(upper limit)을 실질적으로 대표하는 수(number)를 포함할 수 있다. 전술한 바와 같은 에러 임계값 이하에서는, ECC 하드웨어 및/또는 소프트웨어를 통해 읽기 에러들(read errors)을 정정할 수 있다. 그러나, 전술한 바와 같은 에러 임계값을 초과하는 경우, 읽기 에러들이 모두 정정되지는 못할 가능성이 비교적 높다.

단계 230에서는, 적어도 부분적으로, 메모리의 일 부분으로부터 읽은 결과가 과도한 에러들을 포함하는지 여부에 기초하여, 메모리 장치의 일 부분을 폐기(retire)할지 여부에 대한 결정이 이루어진다. 에러들의 개수가 에러 임계값 이하인 경우, 읽기 프로세스(200)는 단계 240으로 넘어가며, 그 단계에서, 예를 들어, 읽기 데이터는 상기 읽기 데이터를 요청한 애플리케이션(application)으로 제공될 수 있다. 반면, 에러들의 개수가 에러 임계값을 초과하는 경우, 읽기 프로세스(200)는 단계 250으로 넘어가며, 그 단계에서는, 예를 들면, 과도한 에러들을 초래한 메모리의 일 부분을 폐기하기 위한 프로세스가 시작될 수 있다. 특정 실행(particular implementation)에 있어서, 에러가 발생되기 쉬운 메모리 부분에 초기 저장된 데이터는 기능적이고 건전한 것으로 알려진 다른 메모리 부분으로 이동될 수 있다. 전술한 새 메모리 부분은 예를 들어, 도 1에 도시된 스페어 메모리(120)와 같은 스페어 메모리의 일 부분을 포함할 수 있다. 단계 260에서는, 상기 데이터의 원래 메모리 위치를 식별하도록 하기 위한 일 메모리 어드레스(memory address) 또는 복수의 메모리 어드레스가 리맵핑되어, 상기 데이터가 새로 위치된 새 메모리 부분이 식별될 수 있도록 한다. 일 실행에 있어서, 상기 리맵핑(remapping)은 예를 들어, 벡터(vector)를 매개로 원래의 어드레스에 대응하는 새 어드레스를 할당하는 것을 포함할 수 있고, 그에 따라 원래의 어드레스에 대한 콜(call)은 새로 위치된 데이터의 위치를 명시하는 새 어드레스로 돌려질 수 있다. 전술한 바와 같이 리맵핑된 어드레스에 관한 정보는 후술되는 바와 같이, 벡터 리맵 테이블(vector remap table)에 보존될 수 있다. 에러가 발생되기 쉬운 메모리 부분의 리맵핑 후, 상기 읽기 프로세스(200)는 단계 240으로 넘어가게 되며, 그 단계에서, 예를 들어, 읽기 데이터는 상기 읽기 데이터를 요청한 애플리케이션(application)으로 제공될 수 있다. 물론, 전술한 바와 같은 읽기 프로세스는 단지 일 예에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

도 3은 본 발명의 일 실시예에 따른 벡터 리맵 테이블(300)의 개략도이다. 상기 테이블(300)에 포함된 정보는 다른 실행들에 있어서는 테이블에 포팻될 필요가 없다. 상기 정보는 예를 들면, 그러한 정보를 조직(organizing)하기 위한 어레이(array) 또는 다른 수단을 포함할 수 있다. 상기 정보는 예를 들어, 도 1에 도시된 메모리 장치(100)와 같은 메모리 장치에 저장된 하나 또는 그 이상의 신호들에 의해 표시될 수 있다. 세로행(column: 310)은 addr1, addr2, addr3 등과 같이, 원래 어드레스들(original addresses: 340)의 리스트를 포함할 수 있고; 세로행(320)은 상기 세로행(310)의 목록에 기재된 대응되는 원래 어드레스들이 리맵핑되었는지 여부에 관한 정보를 포함할 수 있으며; 세로행(330)은 addr1', addr2', addr3' 등과 같이, 상기 세로행(310)의 목록에 기재된 원래 어드레스들(340)에 대응하는 리맵핑된 어드레스들(350)의 리스트를 포함할 수 있다.

일 실행에 있어서, 상기 원래 어드레스들(340)은 하나 또는 그 이상의 어드레스들의 위치에서 메모리 장치(100)에 저장된 정보에 대해 묻는(inquiring) 애플리케이션 및/또는 시스템에 의한 읽기 요청(read request)에 포함된 하나 또는 그 이상의 어드레스들을 포함할 수 있다. 상기 세로행(320)은 상기 원래 어드레스(340)가 리맵핑되었는지 여부를 설명하는 메타데이터(metadata)를 포함할 수 있다. 전술한 리맵핑이 이루어진 경우, 상기 세로행(330)은 원래 어드레스(340)에 대응하는 리맵핑된 어드레스(350)를 포함할 수 있다. 도 1에 따른 예로 설명하면, addr1, addr5, addr7 및 addr8은 각각 addr1', addr5', addr7' 및 addr8'로 리맵핑된 반면, addr2, addr3, addr4 및 addr6은 리맵핑되지 않았다. 여기서, 리맵핑되지 않은 원래 어드레스들은 상기 세로행(330)에 리맵핑된 대응되는 어드레스를 갖지 않는다. 다른 실행에 있어서, 리맵핑된 어드레스(350)의 존재는 예를 들면, 특정의 원래 어드레스(340)에 대한 리맵핑이 이루어졌음을 나타내기에 충분하기 때문에, 상태를 나타내는 상기 세로행(320)은 상기 테이블(300)에 포함될 필요가 없다. 물론, 전술한 바와 같은 벡터 리맵 테이블의 실행는 단지 일 예에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

도 4는 본 발명의 일 실시예에 따른 메모리 시스템(400)의 개략적 블록 다이어그램이다. 컨트롤러(410)는 데이터를 읽을 수 있는 메모리 장치(425)의 위치를 명시하는 어드레스를 포함하는 읽기 요청(read request: 405)을 수신하도록 구성될 수 있다. 상기 메모리 장치(425)는 예를 들어, 전술한 바와 같은 메인 메모리(420)와 스페어 메모리(430)를 포함할 수 있다. 상기 컨트롤러(410)는 상기 읽기 요청(405)이 리맵핑된 어드레스를 포함하는지 여부를 판별할 수 있다. 상기 판별에 따라, 컨트롤러(410)는 데이터를 읽도록 읽기 요청(405)을 메인 메모리(420) 또는 스페어 메모리(430)로 보낼 수 있다. 예를 들어, 읽기 요청(405)의 어드레스가 리맵핑되지 않았다면, 상기 컨트롤러(410)는 읽기 요청(405)을 메인 메모리(420)로 보내지만, 읽기 요청(405)의 어드레스가 리맵핑되었다면, 상기 컨트롤러(410)는 읽기 요청(405)을 수정하여 스페어 메모리(430)로 보내지게 될 리맵핑된 어드레스를 포함하게 할 수 있다. 그 후, 메인 메모리(420) 또는 스페어 메모리(430)는 예를 들어, 에러 카운터(error counter) 또는 ECC 디코더(ECC decoder)를 포함할 수 있는 에러 검출 블록(error detection block: 440)으로 읽기 데이터(435)를 제공할 수 있다. 일 실시예에서, ECC 디코더를 포함하는 에러 검출 블록(440)은 메모리 장치(425)의 다이 요소(die element)에 배치될 수 있다. 다른 실시예에서, ECC 디코더를 포함하는 에러 검출 블록(440)은 예를 들어, 애플리케이션(application)과 같은 시스템 레벨(system level)로 제공될 수 있다. 상기 에러 검출 블록(440)은 읽기 데이터(435)에 존재하는 에러들의 검출 및/또는 정정을 수행할 수 있고, 그와 같이 검출된 에러들을 비트 에러율(BER) 및/또는 비트 에러들의 개수로 표시할 수 있다. 따라서, 상기 에러 검출 블록(440)은 읽기 요청(405)을 들여온 애플리케이션 및/또는 호스트 시스템(host system)과 같은 엔티티(entity)에 정정된 읽기 데이터(445)를 제공할 수 있다. 상기 에러 검출 블록(440)은 또한 읽기 데이터(435)에 존재하는 에러들의 개수에 관한 정보를 비교 엔진(compare engine: 450)에 제공할 수 있다. 상기 에러 검출 블록(440)이 메모리 장치(425)의 다이 요소(die element)에 배치된 ECC 디코더를 포함하는 경우에 있어서, 에러 정보는 시스템 레벨에서 비교 엔진 애플리케이션에 의해 이용될 수 있다. 예를 들어, 일 실행에 있어서, ECC 디코더는 검출된 에러들의 개수를 에러 임계값과 비교할 수 있는 비교 엔진(450)에 의한 액세스(access)를 이용할 수 있는 에러 정보 기록장치(error information register)를 포함할 수 있다.

앞서 설명한 바와 같이, 전술한 에러 임계값은 수용가능한 비트 에러율(BER) 또는 에러들의 개수에 대한 한계(limit)를 포함할 수 있다. 상기 비교 엔진(450)은 전술한 비교의 결과(460)를 컨트롤러(410)에 제공할 수 있다. 적어도 부분적으로 전술한 비교 결과에 기초하여, 상기 컨트롤러(410)는 메모리 장치(425)의 특정 부분을 폐기(retire)할지 여부를 결정할 수 있다. 예를 들어, 전술한 비교 결과가 읽기 프로세스 동안 메모리 장치(425)의 특정 부분이 과도한 개수의 비트 에러들을 유발한 것으로 나타난 경우, 상기 컨트롤러(410)는 에러가 발생되기 쉬운 메모리 부분을 폐기하는 프로세스를 시작할 수 있다. 전술한 폐기 프로세스는 폐기될 메모리 부분에 저장된 데이터를 메모리의 다른 부분으로 이동시키는 것을 포함할 수 있다. 예를 들면, 데이터는 메인 메모리(420)의 특정 부분으로부터 스페어 메모리(430)로 이동될 수 있다. 따라서, 상기 컨트롤러(410)는 폐기될 메모리 부분을 식별시켰던 어드레스를 이동된 데이터를 수용하는 새로운 메모리 부분을 식별시키는 어드레스로 수정할 수 있다. 전술한 바와 같은 메모리 폐기 프로세스는 예를 들어, 읽기 요청(405)을 들여온 애플리케이션 및/또는 호스트 시스템에 대하여 매끄럽게 일어날 수 있다. 물론, 전술한 바와 같은 메모리 시스템의 실행은 단지 일 예에 불과하며, 본 발명의 특허청구범위를 제한하는 것은 아니다.

도 5는 예를 들어, 전술한 바와 같이 메인 부분과 스페어 부분으로 분할될 수 있는 메모리 장치(510)를 포함하는 컴퓨팅 시스템(computing system: 500)의 실시예를 설명하는 개략적 다이어그램이다. 컴퓨팅 장치(504)는 메모리 장치(510)를 운영관리하도록 구성될 수 있는 기구(appliance) 및/또는 기계와 같은 장치를 대표하는 것일 수 있다. 메모리 장치(510)는 메모리 컨트롤러(515) 및 메모리(522)를 포함할 수 있다. 일 예(그러나 이것으로 제한되는 것은 아님)로서, 상기 컴퓨팅 장치(504)는 데스크탑 컴퓨터(desktop computer), 랩탑 컴퓨터(laptop computer), 워크스테이션(workstation), 서버 장치(server device) 등과 같은 하나 또는 그 이상의 컴퓨팅 장치들 및/또는 플랫폼들; PDA(Personal Digital Assistant), 이동통신장치 등과 같은 하나 또는 그 이상의 개인 컴퓨팅 또는 통신 장치들이나 기구들; 데이터베이스 또는 데이터 저장 서비스 제공자/시스템 등과 같은 컴퓨팅 시스템 및/또는 관련 서비스 제공자; 및/또는 이들의 조합을 포함할 수 있다.

상기 컴퓨팅 시스템(500)에 있는 다양한 장치들의 일부나 모두 및 추가로 설명될 프로세스들 및 방법들은 하드웨어, 펌웨어(firmware), 소프트웨어 또는 이들의 조합을 포함하거나 또는 이용함으로써 실행될 수 있다. 따라서, 일 예(그러나 이것으로 제한되는 것은 아님)로서, 상기 컴퓨팅 장치(504)는 버스(bus: 540)를 통해 메모리(522) 및 호스트나 메모리 컨트롤러(515)와 작동적으로 연결되는 적어도 하나의 프로세싱 유닛(520)을 포함할 수 있다. 상기 프로세싱 유닛(520)은 데이터 컴퓨팅 처리나 프로세스의 적어도 일부를 수행하도록 구성될 수 있는 하나 또는 그 이상의 회로들을 대표한다. 일 예(그러나 이것으로 제한되는 것은 아님)로서, 상기 프로세싱 유닛(520)은 하나 또는 그 이상의 프로세서, 컨트롤러, 마이크로프로세서, 마이크로컨트롤러, ASIC(Application Specific Integrated Circuit), 디지털 신호 프로세서, PLD(Programmable Logic Device), FPGA(Field Programmable Gate Array) 등이나 이들의 조합을 포함할 수 있다. 상기 프로세싱 유닛(520)은 예를 들어, 전술한 메모리 분할 프로세스뿐만 아니라, 읽기, 쓰기 및/또는 삭제와 같은 메모리 관련 작업들에 대한 프로세스를 수행하기 위해 메모리 컨트롤러(515)와 통신할 수 있다. 상기 프로세싱 유닛(520)은 메모리 컨트롤러(515)와 통신할 수 있도록 구성된 운영 체제를 포함할 수 있다. 예를 들어, 전술한 운영 체제는 버스(bus: 540)를 통해 메모리 컨트롤러(515)로 보내어지는 명령들(commands)을 생성할 수 있다. 전술한 명령들은 예를 들면, 메모리(522)의 적어도 일부를 분할하는 명령, 분할된 특정 부분들에 하나 또는 그 이상의 특성들(attributes)을 결부시키는 명령 및 적어도 부분적으로, 프로그램되거나 저장될 데이터의 유형에 따라 분할된 특정 부분을 프로그램하는 명령을 포함할 수 있다.

상기 메모리(522)는 데이터 저장 장치를 대표한다. 예를 들면, 상기 메모리(522)는 어드레서블 메모리(addressable memory)를 포함할 수 있고, 거기에서의 물리적 저장 위치들(physical storage locations)은 특정 어드레스들과 연관될 수 있다. 따라서, 그와 같은 저장 위치들은 상기 저장 위치들과 연관된 어드레스들을 명시하는 것에 의해 읽기/쓰기 프로세스들을 위해 액세스(access)될 수 있다. 상기 메모리(522)는 예를 들어, 주 메모리(primary memory: 524) 및/또는 부 메모리(secondary memory: 526)를 포함할 수 있다. 특정 실시예에 있어서, 상기 메모리(522)는 적어도 부분적으로 하나 또는 그 이상의 메모리 특성들 및/또는 전술한 바와 같은 메모리 관리 프로세스에 따라 분할될 수 있는 메모리를 포함한다. 상기 주 메모리(524)는 예를 들어, 랜덤 액세스 메모리(random access memory), 읽기전용 메모리(read only memory) 등을 포함할 수 있다. 상기 실시예에서 프로세싱 유닛(520)으로부터 분리된 것으로 설명되었으나, 상기 주 메모리(524)의 모두 또는 일부는 상기 프로세싱 유닛(520) 내에 마련되거나 또는 상기 프로세싱 유닛(520)과 연결될 수 있음에 유의해야 한다.

상기 부 메모리(526)는 예를 들어, 상기 주 메모리와 동일 또는 유사한 유형의 메모리 및/또는 예를 들어, 디스크 드라이브, 광학 디스크 드라이브, 테이프 드라이브, 고체상태 메모리 드라이브(solid state memory drive) 등과 같은 하나 또는 그 이상의 데이터 저장 장치들이나 시스템들을 포함할 수 있다. 특정 실행에 있어서, 상기 부 메모리(526)는 컴퓨터-판독가능 매체(computer-readable medium: 528)를 운영상 잘 받아들이거나 상기 컴퓨터-판독가능 매체(528)에 연결되도록 구성될 수 있다. 상기 컴퓨터-판독가능 매체(528)는 예를 들어, 상기 컴퓨팅 시스템(500)에 있는 하나 또는 그 이상의 장치들을 위한 접근가능한 데이터, 코드 및/또는 명령어들을 만들거나 가질 수 있는 매체를 포함할 수 있다.

상기 컴퓨팅 장치(504)는 예를 들어, 입/출력 장치(532)를 포함할 수 있다. 상기 입/출력 장치(532)는 사람 및/또는 기계 입력들을 받아들이거나 도입하도록 구성될 수 있는 하나 또는 그 이상의 장치들이나 특징들 및/또는 사람 및/또는 기계 출력들을 넘겨주거나 제공하도록 구성될 수 있는 하나 또는 그 이상의 장치들이나 특징들을 대표한다. 일 예(그러나 이것으로 제한되는 것은 아님)로서, 상기 입/출력 장치(532)는 디스플레이, 스피커, 키보드, 마우스, 트랙볼(trackball), 터치 스크린, 데이터 포트 등을 포함할 수 있다.

전술한 상세한 설명에 있어서, 본 발명의 완전한 이해를 돕기 위해 상세한 다양한 실시예들이 설명되었다. 그러나, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자(이하, '당업자')라면, 전술한 상세한 다양한 실시예들 없이도 본 명세서의 특허청구범위에 기재된 발명들을 실시할 수 있을 것이다. 본 발명을 흐리게 하지 않도록 당업자가 파악할 수 있는 다른 예들, 방법들, 장치들 또는 시스템들은 상세히 설명하지 않았다.

전술한 상세한 설명의 몇몇 부분들은 특정 장치나 특수한 목적의 컴퓨팅 장치 또는 플랫폼의 메모리에 저장된 2진법의 디지털 신호들에 기초한 연산(operation)의 알고리즘이나 기호적 표현(symbolic representation)의 관점에서 표현되었다. 상기 특정 장치 등은 그것이 프로그램 소프트웨어로부터의 명령에 따라 특정 연산을 수행하도록 프로그램된 것이기만 하면, 일반 목적의 컴퓨터를 포함한다. 알고리즘 기술(algorithmic description) 또는 기호적 표현은 신호 프로세싱 또는 그와 관련된 기술분야의 당업자에 의해 이용되는 기술들(techniques)의 예이다. 여기서, 알고리즘은 일반적으로 원하는 결과를 가져오는 연산 또는 유사한 신호 프로세싱의 일관된 시퀀스(self-consistent sequence)인 것으로 간주된다. 문맥에서, 연산 또는 프로세싱은 물리량(physical quantities)의 물리적 조작(physical manipulation)을 수반한다. 반드시 그런 것은 아니지만, 일반적으로, 상기 물리량은 저장, 전송, 결합, 비교 또는 다른 조작이 이루어질 수 있는 전기신호나 자기신호의 형태를 취할 수 있다. 대체로 일반적인 용법의 이유 때문에, 때때로 전술한 신호들을 비트(bits), 데이터, 값(values), 요소(elements), 기호(symbols), 문자(characters), 용어(terms), 숫자(numbers) 등으로 부르는 것이 편리하다는 것이 증명되었다. 그러나, 전술한 모든 용어들이나 그와 유사한 용어들은 적절한 물리량들과 연관되어야 하며, 단지 편리한 라벨(label)에 불과하는 것에 유념해야 한다. 특별히 다르게 언급되지 않는 한, 이하의 논의로부터 명확한 바와 같이, "프로세싱", "컴퓨팅(computing)", "계산(calculating)", "판별(또는 결정)(determining)" 등과 같은 용어들은 특수 목적의 컴퓨터나 그와 유사한 특수 목적의 컴퓨팅 장치와 같은 특정 장치의 작용이나 프로세스를 가리킨다. 따라서, 본 명세서의 문맥에서, 전술한 특수 목적의 컴퓨터나 그와 유사한 특수 목적의 컴퓨팅 장치는 그와 같은 특수 목적의 컴퓨터나 그와 유사한 특수 목적의 컴퓨팅 장치의 메모리, 기록장치(register), 다른 정보 저장장치, 전송장치, 디스플레이 장치 등에 있는 전자 또는 자기 물리량으로 대표되는 신호들을 조작 또는 변형할 수 있다.

본 명세서에서 사용된 "및", "및/또는", "또는"은 적어도 부분적으로 그것이 사용된 문맥에 따라 다양한 의미를 포함할 수 있다. 일반적으로, A, B 또는 C와 같이, 어떤 리스트를 상기시키기 위해 사용되는 경우, "또는" 뿐만 아니라 "및/또는"은 포함적인 의미로 사용되어 A, B 및 C를 의미하도록 의도된 것일 뿐만 아니라, 배타적인 의미로 사용되어 A, B 또는 C를 의미하도록 의도된 것이다. "일 실시예"는 그 실시예와 관련하여 설명된 특수한 특징, 구조, 또는 특성이 청구된 청구항에 따른 발명의 적어도 일 실시예에 포함됨을 의미한다. 따라서, "일 실시예에 있어서" 또는 "일 실시예"라는 어구가 모두 반드시 동일한 실시예를 가리키는 것은 아니다. 또한, 상기 특수한 특징들, 구조들, 또는 특성들은 하나 또는 그 이상의 실시예들에서 조합될 수 있다. 전술한 실시예들은 디지털 신호들을 이용하여 운영되는 기계들, 장치들, 엔진들, 또는 기구들을 포함할 수 있다. 상기 신호들은 전자 신호들, 광학 신호들, 전자기 신호들, 또는 서로 다른 위치들 사이에서 정보를 제공하는 다른 형태의 에너지를 포함할 수 있다.

지금까지 본 발명의 다양한 실시예들이 상세히 설명되었지만, 당업자라면 본 발명으로부터 벗어나지 않는 다양한 다른 변형들이 만들어질 수 있음을 이해할 수 있을 것이다. 또한, 전술한 본 발명의 중심 개념으로부터 벗어나는 일 없이, 특수한 상황을 본 발명의 가르침에 조화시키는 많은 수정들이 만들어질 수 있다. 따라서, 본 발명은 전술한 특정 실시예들로 제한되지 않으며, 오히려 청구된 청구항에 따른 발명 및 그와 동등한 것들의 범위 내에 속하는 모든 실시예들을 포함하는 것으로 해석되어야 할 것이다.

Claims

메모리의 특정 부분으로부터 읽혀진 정보를 대표하는 신호들과 연관된 비트 에러율 및/또는 비트 에러들의 개수를 판별하는 단계;
상기 비트 에러율 및/또는 상기 비트 에러들의 개수를 에러 임계값과 비교하는 단계; 및
적어도 부분적으로 상기 비교의 결과에 기초하여 상기 메모리의 상기 특정 부분을 폐기할지 여부를 결정하는 단계를 포함하는 방법.
제1항에 있어서,
상기 메모리의 상기 특정 부분을 폐기하는 것은 상기 메모리의 상기 특정 부분으로부터의 신호들에 의해 대표되는 정보를 상기 메모리의 다른 부분으로 이동시키는 것을 포함하는 것을 특징으로 하는 방법.
제2항에 있어서,
상기 메모리의 상기 다른 부분은 스페어 메모리 영역(spare memory region)을 포함하는 것을 특징으로 하는 방법.
제1항에 있어서,
상기 메모리는 상-변화 메모리 장치(phase-change memory device)를 포함하는 것을 특징으로 하는 방법.
제2항에 있어서,
상기 메모리의 상기 특정 부분의 어드레스를 상기 메모리의 상기 다른 부분으로 리맵핑(remapping)하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제1항에 있어서,
상기 비트 에러율 및/또는 상기 비트 에러들의 개수는 적어도 부분적으로 상기 메모리의 물리적 저하(physical degradation)와 밀접하게 관련되는 것을 특징으로 하는 방법.
어드레서블 메모리(addressable memory);
상기 어드레서블 메모리의 특정 부분으로부터 읽혀진 정보를 대표하는 신호들과 연관된 비트 에러율 및/또는 비트 에러들의 개수를 판별하는 에러 카운터(error counter);
상기 비트 에러율 및/또는 상기 비트 에러들의 개수를 에러 임계값과 비교하는 비교 엔진(compare engine); 및
적어도 부분적으로 상기 비교의 결과에 기초하여 상기 어드레서블 메모리의 상기 특정 부분을 폐기할지 여부를 결정하는 컨트롤러를 포함하는 장치.
제7항에 있어서,
상기 컨트롤러는 추가적으로 상기 어드레서블 메모리의 상기 특정 부분으로부터의 신호들에 의해 대표되는 정보를 상기 어드레서블 메모리의 다른 부분으로 이동시키는 것을 특징으로 하는 장치.
제8항에 있어서,
상기 어드레서블 메모리의 상기 다른 부분은 스페어 메모리 영역(spare memory region)을 포함하는 것을 특징으로 하는 장치.
제7항에 있어서,
상기 어드레서블 메모리는 상-변화 메모리 장치(phase-change memory device)를 포함하는 것을 특징으로 하는 장치.
제8항에 있어서,
상기 컨트롤러는 추가적으로 상기 어드레서블 메모리의 상기 특정 부분의 어드레스를 상기 어드레서블 메모리의 상기 다른 부분으로 리맵핑(remapping)하는 것을 특징으로 하는 장치.
제7항에 있어서,
상기 비트 에러율 및/또는 상기 비트 에러들의 개수는 적어도 부분적으로 상기 어드레서블 메모리의 물리적 저하(physical degradation)와 밀접하게 관련되는 것을 특징으로 하는 장치.
메모리의 특정 부분으로부터 읽혀진 정보를 대표하는 신호들과 연관된 비트 에러율 및/또는 비트 에러들의 개수를 판별하기 위한 수단;
상기 비트 에러율 및/또는 상기 비트 에러들의 개수를 에러 임계값과 비교하기 위한 수단; 및
적어도 부분적으로 상기 비교의 결과에 기초하여 상기 메모리의 상기 특정 부분을 폐기할지 여부를 결정하기 위한 수단을 포함하는 장치.
제13항에 있어서,
상기 메모리의 상기 특정 부분을 폐기하는 것과 관련하여, 상기 메모리의 상기 특정 부분으로부터의 신호들에 의해 대표되는 정보를 상기 메모리의 다른 부분으로 이동시키는 수단을 포함하는 것을 특징으로 하는 장치.
제14항에 있어서,
상기 메모리의 상기 특정 부분의 어드레스를 상기 메모리의 상기 다른 부분으로 리맵핑(remapping)하기 위한 수단을 더 포함하는 것을 특징으로 하는 장치.
제13항에 있어서,
상기 비트 에러율 및/또는 상기 비트 에러들의 개수는 적어도 부분적으로 상기 메모리의 물리적 저하(physical degradation)와 밀접하게 관련되는 것을 특징으로 하는 장치.
저장 매체를 포함하는 물품(article)으로서,
상기 저장 매체는 저장된 기계-판독가능 명령들(machine-readable instructions)을 포함하고,
상기 기계-판독가능 명령들은 특수 목적의 컴퓨팅 장치에 의해 실행되는 경우, 상기 특수 목적의 컴퓨팅 장치로 하여금,
메모리의 특정 부분으로부터 읽혀진 정보를 대표하는 신호들과 연관된 비트 에러율 및/또는 비트 에러들의 개수를 판별;
상기 비트 에러율 및/또는 상기 비트 에러들의 개수를 에러 임계값과 비교; 및
적어도 부분적으로 상기 비교의 결과에 기초하여 상기 메모리의 상기 특정 부분을 폐기할지 여부를 결정할 수 있게 하는 것을 특징으로 하는 물품.
제17항에 있어서,
상기 기계-판독가능 명령들은 상기 특수 목적의 컴퓨팅 장치에 의해 실행되는 경우, 상기 특수 목적의 컴퓨팅 장치로 하여금,
상기 메모리의 상기 특정 부분으로부터의 정보를 상기 메모리의 다른 부분으로 이동시킴으로써 상기 메모리의 상기 특정 부분을 폐기할 수 있게 하는 것을 특징으로 하는 물품.
제17항에 있어서,
상기 메모리는 상-변화 메모리 장치(phase-change memory device)를 포함하는 것을 특징으로 하는 물품.
제18항에 있어서,
상기 기계-판독가능 명령들은 상기 특수 목적의 컴퓨팅 장치에 의해 실행되는 경우, 상기 특수 목적의 컴퓨팅 장치로 하여금,
상기 메모리의 상기 특정 부분의 어드레스를 상기 메모리의 상기 다른 부분으로 리맵(remap)할 수 있게 하는 것을 특징으로 하는 물품.