CN112908394B - 一种自动校验数据的sram安全存储系统及其方法 - Google Patents

一种自动校验数据的sram安全存储系统及其方法 Download PDF

Info

Publication number
CN112908394B
CN112908394B CN202110200852.5A CN202110200852A CN112908394B CN 112908394 B CN112908394 B CN 112908394B CN 202110200852 A CN202110200852 A CN 202110200852A CN 112908394 B CN112908394 B CN 112908394B
Authority
CN
China
Prior art keywords
sram
sram chip
chip
tested
aging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110200852.5A
Other languages
English (en)
Other versions
CN112908394A (zh
Inventor
李博
苏泽鑫
宿晓慧
王磊
卜建辉
赵发展
韩郑生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110200852.5A priority Critical patent/CN112908394B/zh
Publication of CN112908394A publication Critical patent/CN112908394A/zh
Application granted granted Critical
Publication of CN112908394B publication Critical patent/CN112908394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种自动校验数据的SRAM安全存储系统，属于SRAM存储技术领域，解决了现有技术不能准确衡量SRAM芯片的老化程度、不能给出自动校验SRAM安全性的问题。该系统包括：计时模块，用于监测各个SRAM芯片的待机时间是否超过预定值，在超过预定值后，向安全检测模块发送待测SRAM芯片的检测信号；安全检测模块，用于根据接收到的检测信号，对待测SRAM芯片进行老化压印力度分析，将获得的老化压印力度度量结果与预设阈值进行比较，判断待测SRAM芯片安全性能是否达标，不达标时将待测SRAM芯片的数据移动至备用存储模块，并启动校准模块；校准模块，用于对待测SRAM芯片进行复位和校准；多个SRAM芯片，用于存储主机发送的地址以及相应数据，互为备用存储模块。

Description

一种自动校验数据的SRAM安全存储系统及其方法
技术领域
本发明涉及SRAM存储技术领域，尤其涉及一种自动校验数据的SRAM安全存储系统及其方法。
背景技术
目前，SRAM芯片的存储系统仅针对数据残留而设计。当其防攻击检测与控制电路检测到威胁后，会对SRAM芯片中的数据进行擦除或改写操作。并且，现有存储系统的电路结构较为复杂，控制信号过多，且由于使用自建电源，导致面价开销和功耗过大。同时，并不能检测老化程度对SRAM芯片安全性带来的威胁。
为了保护数据安全，现有SRAM芯片的存储系统一旦检测到未授权的非法访问，会切断SRAM芯片的电源以避免攻击者窃取数据。但是，SRAM芯片会存在信息残留问题，原因是存储阵列中对称的两个MOS管将发生不同程度的老化效应，产生永久性阈值电压失配，导致存储单元上电后有一定概率(约10％～20％)读出与原存储数值相反的上电初值。
发明内容
鉴于上述的分析，本发明实施例旨在提供一种自动校验数据的SRAM安全存储系统及其方法，用以解决现有技术不能准确衡量SRAM芯片的老化程度、不能给出自动校验SRAM安全性的问题。
一方面，本发明实施例提供了一种自动校验数据的SRAM安全存储系统，包括：
计时模块，用于监测各个SRAM芯片的待机时间是否超过预定值，在超过预定值后，向安全检测模块发送待测SRAM芯片的检测信号；
安全检测模块，用于根据接收到的检测信号，对待测SRAM芯片进行老化压印力度分析，将获得的老化压印力度度量结果与预设阈值进行比较，判断待测SRAM芯片安全性能是否达标，不达标时将待测SRAM芯片的数据移动至备用存储模块，并启动校准模块；
校准模块，用于对待测SRAM芯片进行校准和复位；
多个SRAM芯片，用于存储主机发送的地址以及相应数据，互为备用存储模块。
上述技术方案的有益效果如下：通过计时和安全检测等方法监控SRAM芯片的老化效应程度，并用校准模块提高SRAM芯片存储数据的准确性，多个SRAM芯片互为备份提高容错率，强化SRAM存储系统的安全性。
基于上述系统的进一步改进，所述计时模块执行如下程序：
从各个SRAM芯片完成读写数据后开始计时，获得各个SRAM芯片的待机时间；
在任一SRAM芯片的待机时间到达预定值时，如果该SRAM芯片还未接到主机发出的下一次读写数据的指令，将该SRAM芯片作为待测SRAM芯片；
向安全检测模块发送对每一待测SRAM芯片的检测信号。
上述进一步改进方案的有益效果是：以任一SRAM芯片待机时间达到预定值为待测芯片触发条件，避免多个芯片同时处于超过待机时间预定值的情况，提高SRAM安全存储系统的整体安全性。
进一步，所述安全检测模块执行如下程序对待测SRAM芯片进行老化压印力度分析：
对待测SRAM芯片上电，将其存储阵列中所有NMOS晶体管与PMOS晶体管的背栅电压均置为0V，获得初始化后的第一上电初值；
初始化完成后，向SRAM芯片写入全0，在预设辐照环境中保持预定时间后，对SRAM芯片重新上电，获得第二上电初值；
重新上电完成后，再向SRAM芯片写入全1，在上述辐照环境中保持相同预定时间，对SRAM芯片再次上电，获得第三上电初值；
将上述第一上电初值、第二上电初值、第三上电初值输入至老化压印力度模型，获得待测SRAM芯片的老化压印力度度量结果。
上述进一步改进方案的有益效果是：控制背栅电压，排除电压波动带来的干扰。重复统计上电初值，可以减小强抖动节点的影响。
进一步，所述上电初值为上电后待测SRAM芯片中值为1的存储单元数量与值为0的存储单元数量的比值；
所述老化压印力度模型为
Figure BDA0002948798100000031
Figure BDA0002948798100000032
式中，Φ()为标准正态累积分布函数，Ratio1为第一上电初值，Ratio2为第二上电初值，Ratio3为第三上电初值，σnoise为噪声影响因子，T为预定时间；F表示老化压印力度度量结果，α为辐照环境系数，dose为辐照环境中的辐射剂量，Vp、Vn分别是测试时PMOS晶体管与NMOS晶体管的背栅电压。
上述进一步改进方案的有益效果是：给出了计算老化压印力度的方法，该模型综合考虑了背栅电压、辐照剂量、上电初值以及噪声等多种变量，使结果更加完善、可信。
进一步，所述上电、所述重新上电、所述再次上电的上电类型一致；所述上电类型至少包括：
NMOS晶体管负偏且PMOS晶体管负偏；
NMOS晶体管负偏且PMOS晶体管正偏；
NMOS晶体管零偏且PMOS晶体管零偏；
NMOS晶体管正偏且PMOS晶体管负偏；
以及，NMOS晶体管正偏且PMOS晶体管正偏。
上述进一步改进方案的有益效果是：考虑了各种背栅的偏置情况，以确定老化压印的背栅最劣偏置条件。设置多组SRAM芯片进行测试，以保证数据的可信度。
进一步，所述安全检测模块执行如下程序判断待测SRAM芯片安全性能是否达标：
获得上述辐射环境中所有上电类型对应的老化压印力度度量结果，进行平均处理，作为待测SRAM芯片在该辐射环境下的最终老化压印力度度量结果Ftotal；
将上述过程重复n次，获得n种辐射环境下的Ftotal，将每种辐射环境下的Ftotal分别与预设阈值进行比较，只要有一个Ftotal大于预设阈值，判定待测SRAM芯片安全性能不达标，否则，判定SRAM芯片安全性能达标。
上述进一步改进方案的有益效果是：选取多组SRAM的老化压印力度作为最终结果，提高数据的可信度，排除偶然情况的干扰。
进一步，所述辐照环境至少包括三种，每两种辐照环境的辐射剂量之间的跨度不小于100krad，最高辐射剂量大于300krad。
上述进一步改进方案的有益效果是：引入辐照因素，考虑多种变量对老化压印的影响。保证每两种辐照环境的辐射剂量之间的跨度不小于100krad(Si)。
进一步，校准模块执行如下程序对待测SRAM芯片进行校准和复位：
启动后，自动获取安全检测模块得出的n种辐射环境下的Ftotal，识别其中最大的Ftotal，以及最大的Ftotal与其他n-1种辐射环境下的Ftotal构成的方差γ；
根据上述最大的Ftotal以及方差γ自动生成匹配校验信息至主机；
根据主机的回复信息判断校验是否成功；如果成功，拒绝校验之后主机发出的所有对该SRAM芯片的擦除指令，将备用存储模块的数据转移回该SRAM芯片，再将主机发送的新数据与地址信息存储至该SRAM芯片，通过字线判断读写操作是否完成；以及，
如果失败，对该SRAM芯片进行复位，并将主机发送的新数据与地址信息存储至备用存储模块。
上述进一步改进方案的有益效果是：根据上述方法测得的老化压印力度，给予SRAM芯片数据复位与自动校准功能。
进一步，校准模块还执行如下程序：
接收到主机发送的新数据与地址信息后，查询SRAM芯片中处于空闲状态的存储单元；
将所述处于空闲状态的存储单元与所述新数据的地址信息匹配判断SRAM模块存储空间是否充足，如果充足，将所述新数据与地址信息存储至该SRAM芯片中；否则，将所述新数据与地址信息存储至备用存储模块，并向主机发送空间不足的反馈信息。
上述进一步改进方案的有益效果是：对SRAM芯片中的信息进行备份存储，提高了数据校准的容错率。
另一方面，本发明实施例提供了一种自动校验数据的SRAM安全存储方法，包括如下步骤：
监测各个SRAM芯片的待机时间是否超过预定值；
在任一SRAM芯片的待机时间超过预定值后，将其作为待测SRAM芯片进行老化压印力度分析，获得老化压印力度度量结果；
将所述老化压印力度度量结果与预设阈值进行比较，判断待测SRAM芯片安全性能是否达标，不达标时将待测SRAM芯片进行复位；
对复位后的待测SRAM芯片进行校准，对满足第一上电初值不为0、第二上电初值不为0或第三上电初值不为1任一条件的存储单元进行修复，修复结束后再次对该SRAM芯片进行老化压印力度分析，直到待测SRAM芯片安全性能是否达标为止，完成校准。
采用上述进一步改进方案的有益效果是：通过计时和安全检测等方法监控SRAM芯片的老化效应程度，并用校准模块提高SRAM芯片存储数据的准确性，多个SRAM芯片互为备份提高容错率，强化SRAM存储数据的安全性。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明实施例1自动校验数据的SRAM安全存储系统结构示意图；
图2为本发明实施例3自动校验数据的SRAM安全存储方法步骤示意图。
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。
实施例1
本发明的一个具体实施例，公开了一种自动校验数据的SRAM安全存储系统，如图1所示，包括计时模块、安全检测模块、校准模块，以及多个SRAM芯片。计时模块、安全检测模块、校准模块依次连接，并与各SRAM芯片连接。
计时模块，用于监测各个SRAM芯片的待机时间是否超过预定值，在超过预定值后，向安全检测模块发送待测SRAM芯片的检测信号。
安全检测模块，用于根据接收到的检测信号，对待测SRAM芯片进行老化压印力度分析，将获得的老化压印力度度量结果与预设阈值进行比较，判断待测SRAM芯片安全性能是否达标，不达标时将待测SRAM芯片的数据移动至备用存储模块，并启动校准模块。
校准模块，用于对待测SRAM芯片进行复位和校准。
多个SRAM芯片，用于存储主机发送的地址以及相应数据，互为备用存储模块。
与现有技术相比，本实施例提供的SRAM安全存储系统通过计时和安全检测等方法监控SRAM芯片的老化效应程度，并用校准模块提高SRAM芯片存储数据的准确性，多个SRAM芯片互为备份提高容错率，强化SRAM存储系统的安全性。
实施例2
在实施例1的基础上进行优化，所述计时模块执行如下程序：
S1.从各个SRAM芯片完成读写数据后开始计时，获得各个SRAM芯片的待机时间；
S2.在任一SRAM芯片的待机时间到达预定值时，如果该SRAM芯片还未接到主机发出的下一次读写数据的指令，将该SRAM芯片作为待测SRAM芯片；
其中，预定值由SRAM芯片存储阵列中PMOS晶体管阈值电压退化程度决定，该晶体管会在SRAM芯片进入待机状态时保持负偏置状态，长时间的负偏置状态会使PMOS晶体管阈值电压退化，退化程度取决于系统的供电电压、晶体管类型以及晶体管所用工艺，而预定值的选取取决于系统应用环境的安全等级。对于22nm FD-SOI工艺，在1V的供电电压情况下，将阈值电压退化大于60mV所用的时间设置为预定值。
S3.向安全检测模块发送对每一待测SRAM芯片的检测信号。
优选地，接收到检测信号后，安全检测模块执行如下程序对待测SRAM芯片进行老化压印力度分析：
S4.将待测SRAM芯片的数据转移至备用存储模块；
S5.对待测SRAM芯片上电，将其存储阵列中所有NMOS晶体管与PMOS晶体管的背栅电压均置为0V，获得初始化后的第一上电初值；
S6.初始化完成后，向SRAM芯片写入全0，在预设辐照环境中保持预定时间后，对SRAM芯片重新上电，获得第二上电初值；优选地，所述辐照环境至少包括三种，每两种辐照环境的辐射剂量之间的跨度不小于100krad，最高辐射剂量大于300krad；
S7.重新上电完成后，再向SRAM芯片写入全1，在上述辐照环境中保持相同预定时间，对SRAM芯片再次上电，获得第三上电初值；
S8.将上述第一上电初值、第二上电初值、第三上电初值输入至老化压印力度模型，获得待测SRAM芯片的老化压印力度度量结果。
优选地，上电初值为上电后待测SRAM芯片中值为1的存储单元数量与值为0的存储单元数量的比值。
优选地，所述老化压印力度模型为
Figure BDA0002948798100000091
Figure BDA0002948798100000092
式中，Φ()为标准正态累积分布函数，Ratio1为第一上电初值，Ratio2为第二上电初值，Ratio3为第三上电初值，σnoise为噪声影响因子，T为预定时间；F表示老化压印力度度量结果，α为辐照环境系数，dose为辐照环境中的辐射剂量，Vp、Vn分别是测试时PMOS晶体管与NMOS晶体管的背栅电压。
优选地，所述上电、所述重新上电、所述再次上电的上电类型一致。所述上电类型至少包括：NMOS晶体管负偏且PMOS晶体管负偏；NMOS晶体管负偏且PMOS晶体管正偏；NMOS晶体管零偏且PMOS晶体管零偏；NMOS晶体管正偏且PMOS晶体管负偏；以及，NMOS晶体管正偏且PMOS晶体管正偏。
优选地，所述安全检测模块执行如下程序判断待测SRAM芯片安全性能是否达标：
S9.获得上述辐射环境中所有上电类型对应的老化压印力度度量结果，进行平均处理，作为待测SRAM芯片在该辐射环境下的最终老化压印力度度量结果Ftotal；
S10.将上述过程重复n次，获得n种辐射环境下的Ftotal，将每种辐射环境下的Ftotal分别与预设阈值进行比较，只要有一个Ftotal大于预设阈值，判定待测SRAM芯片安全性能不达标，否则，判定SRAM芯片安全性能达标。
优选地，校准模块执行如下程序对待测SRAM芯片进行校准和复位：
S11.启动后，自动获取安全检测模块得出的n种辐射环境下的Ftotal，识别其中最大的Ftotal，以及最大的Ftotal与其他n-1种辐射环境下的Ftotal构成的方差γ；
S12.根据上述最大的Ftotal以及方差γ自动生成匹配校验信息至主机；
S13.根据主机的回复信息判断校验是否成功；如果成功，拒绝校验之后主机发出的所有对该SRAM芯片的擦除指令，将备用存储模块的数据转移回该SRAM芯片，再将主机发送的新数据与地址信息存储至该SRAM芯片，通过字线判断读写操作是否完成；以及，如果失败，对该SRAM芯片进行复位，并将主机发送的新数据与地址信息存储至备用存储模块。所述复位为将SRAM模块存储单元均置于0。
优选地，校准模块还执行如下程序：
S14.接收到主机发送的新数据与地址信息后，查询SRAM芯片中处于空闲状态的存储单元；
S15.将所述处于空闲状态的存储单元与所述新数据的地址信息匹配判断SRAM模块存储空间是否充足，如果充足，将所述新数据与地址信息存储至该SRAM芯片中；否则，将所述新数据与地址信息存储至备用存储模块，并向主机发送空间不足的反馈信息。
实施例3
本发明还提供了一种与实施例1、2方法对应的自动校验数据的SRAM安全存储方法，如图2所示，包括如下步骤：
SS1.监测各个SRAM芯片的待机时间是否超过预定值；
SS2.在任一SRAM芯片的待机时间超过预定值后，将其作为待测SRAM芯片进行老化压印力度分析，获得老化压印力度度量结果；
SS3.将所述老化压印力度度量结果与预设阈值进行比较，判断待测SRAM芯片安全性能是否达标，不达标时将待测SRAM芯片进行复位；
SS4.对复位后的待测SRAM芯片进行校准，对满足第一上电初值不为0、第二上电初值不为0或第三上电初值不为1任一条件的存储单元通过现有技术进行修复，修复结束后再次对该SRAM芯片进行老化压印力度分析，直到待测SRAM芯片安全性能是否达标为止，完成校准。可选地，如果修复不成功，替换SRAM芯片。
本领域技术人员可以理解，实现上述实施例方法的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读存储介质中。其中，所述计算机可读存储介质为磁盘、光盘、只读存储记忆体或随机存储记忆体等。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种自动校验数据的SRAM安全存储系统，其特征在于，包括：
计时模块，用于监测各个SRAM芯片的待机时间是否超过预定值，在超过预定值后，向安全检测模块发送待测SRAM芯片的检测信号；
安全检测模块，用于根据接收到的检测信号，对待测SRAM芯片进行老化压印力度分析，将获得的老化压印力度度量结果与预设阈值进行比较，判断待测SRAM芯片安全性能是否达标，不达标时将待测SRAM芯片的数据移动至备用存储模块，并启动校准模块；
校准模块，用于对待测SRAM芯片进行复位和校准；
多个SRAM芯片，用于存储主机发送的地址以及相应数据，互为备用存储模块。
2.根据权利要求1所述的自动校验数据的SRAM安全存储系统，其特征在于，所述计时模块执行如下程序：
从各个SRAM芯片完成读写数据后开始对相应SRAM芯片计时，获得各个SRAM芯片的待机时间；
在任一SRAM芯片的待机时间到达预定值时，如果该SRAM芯片还未接到主机发出的下一次读写数据的指令，将该SRAM芯片作为待测SRAM芯片；
向安全检测模块发送对每一待测SRAM芯片的检测信号。
3.根据权利要求1所述的自动校验数据的SRAM安全存储系统，其特征在于，所述安全检测模块执行如下程序对待测SRAM芯片进行老化压印力度分析：
对待测SRAM芯片上电，将其存储阵列中所有NMOS晶体管与PMOS晶体管的背栅电压均置为0V，获得初始化后的第一上电初值；
初始化完成后，向SRAM芯片写入全0，在预设辐照环境中保持预定时间后，对SRAM芯片重新上电，获得第二上电初值；
重新上电完成后，再向SRAM芯片写入全1，在上述辐照环境中保持相同预定时间，对SRAM芯片再次上电，获得第三上电初值；
将上述第一上电初值、第二上电初值、第三上电初值输入至老化压印力度模型，获得待测SRAM芯片的老化压印力度度量结果。
4.根据权利要求3所述的自动校验数据的SRAM安全存储系统，其特征在于，所述上电初值为上电后待测SRAM芯片中值为1的存储单元数量与值为0的存储单元数量的比值；
所述老化压印力度模型为
Figure FDA0003666980450000021
Figure FDA0003666980450000022
式中，Φ( )为标准正态累积分布函数，Ratio1为第一上电初值，Ratio2为第二上电初值，Ratio3为第三上电初值，σnoise为噪声影响因子，T为预定时间；F表示老化压印力度度量结果，α为辐照环境系数，dose为辐照环境中的辐射剂量，Vp、Vn分别是测试时PMOS晶体管与NMOS晶体管的背栅电压。
5.根据权利要求4所述的自动校验数据的SRAM安全存储系统，其特征在于，所述上电、所述重新上电、所述再次上电的上电类型一致；所述上电类型至少包括：
NMOS晶体管负偏且PMOS晶体管负偏；
NMOS晶体管负偏且PMOS晶体管正偏；
NMOS晶体管零偏且PMOS晶体管零偏；
NMOS晶体管正偏且PMOS晶体管负偏；
以及，NMOS晶体管正偏且PMOS晶体管正偏。
6.根据权利要求5所述的自动校验数据的SRAM安全存储系统，其特征在于，所述安全检测模块执行如下程序判断待测SRAM芯片安全性能是否达标：
获得上述辐照环境中所有上电类型对应的老化压印力度度量结果，进行平均处理，作为待测SRAM芯片在该辐照环境下的最终老化压印力度度量值Ftotal；
将上述过程重复n次，获得n种辐照环境下的Ftotal，将每种辐照环境下的Ftotal分别与预设阈值进行比较，只要有一个Ftotal大于预设阈值，判定待测SRAM芯片安全性能不达标，否则，判定SRAM芯片安全性能达标。
7.根据权利要求3-6之一所述的自动校验数据的SRAM安全存储系统，其特征在于，所述辐照环境至少包括三种，每两种辐照环境的辐射剂量之间的跨度不小于100krad，最高辐射剂量大于300krad。
8.根据权利要求6所述的自动校验数据的SRAM安全存储系统，其特征在于，校准模块执行如下程序对待测SRAM芯片进行复位和校准：
启动后，自动获取安全检测模块得出的n种辐照环境下的Ftotal，识别其中最大的Ftotal，以及最大的Ftotal与其他n-1种辐照环境下的Ftotal构成的方差γ；
根据上述最大的Ftotal以及方差γ自动生成匹配校验信息至主机；
根据主机的回复信息判断校验是否成功；如果成功，拒绝校验之后主机发出的所有对该SRAM芯片的擦除指令，将备用存储模块的数据转移回该SRAM芯片，再将主机发送的新数据与地址信息存储至该SRAM芯片，通过字线判断读写操作是否完成；以及，
如果失败，对该SRAM芯片进行复位，并将主机发送的新数据与地址信息存储至备用存储模块。
9.根据权利要求1-2、4-6、8之一所述的自动校验数据的SRAM安全存储系统，其特征在于，校准模块还执行如下程序：
接收到主机发送的新数据与地址信息后，查询SRAM芯片中处于空闲状态的存储单元；
将所述处于空闲状态的存储单元与所述新数据的地址信息匹配判断SRAM模块存储空间是否充足，如果充足，将所述新数据与地址信息存储至该SRAM芯片中；否则，将所述新数据与地址信息存储至备用存储模块，并向主机发送空间不足的反馈信息。
10.一种自动校验数据的SRAM安全存储方法，其特征在于，包括如下步骤：
监测各个SRAM芯片的待机时间是否超过预定值；
在任一SRAM芯片的待机时间超过预定值后，将其作为待测SRAM芯片进行老化压印力度分析：
对待测SRAM芯片上电，将其存储阵列中所有NMOS晶体管与PMOS晶体管的背栅电压均置为0V，获得初始化后的第一上电初值；
初始化完成后，向SRAM芯片写入全0，在预设辐照环境中保持预定时间后，对SRAM芯片重新上电，获得第二上电初值；
重新上电完成后，再向SRAM芯片写入全1，在上述辐照环境中保持相同预定时间，对SRAM芯片再次上电，获得第三上电初值；
将上述第一上电初值、第二上电初值、第三上电初值输入至老化压印力度模型，获得待测SRAM芯片的老化压印力度度量结果；
将所述老化压印力度度量结果与预设阈值进行比较，判断待测SRAM芯片安全性能是否达标，不达标时将待测SRAM芯片进行复位；
对复位后的待测SRAM芯片进行校准，对满足第一上电初值不为0、第二上电初值不为0或第三上电初值不为1任一条件的存储单元进行修复，修复结束后再次对该SRAM芯片进行老化压印力度分析，直到待测SRAM芯片安全性能达标为止，完成校准。
CN202110200852.5A 2021-02-23 2021-02-23 一种自动校验数据的sram安全存储系统及其方法 Active CN112908394B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110200852.5A CN112908394B (zh) 2021-02-23 2021-02-23 一种自动校验数据的sram安全存储系统及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110200852.5A CN112908394B (zh) 2021-02-23 2021-02-23 一种自动校验数据的sram安全存储系统及其方法

Publications (2)

Publication Number Publication Date
CN112908394A CN112908394A (zh) 2021-06-04
CN112908394B true CN112908394B (zh) 2022-07-12

Family

ID=76124511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110200852.5A Active CN112908394B (zh) 2021-02-23 2021-02-23 一种自动校验数据的sram安全存储系统及其方法

Country Status (1)

Country Link
CN (1) CN112908394B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251150B2 (en) * 2001-10-23 2007-07-31 Aeroflex Colorado Springs Inc. Radiation-hardened programmable device
US7450452B2 (en) * 2006-06-23 2008-11-11 Texas Instruments Incorporated Method to identify or screen VMIN drift on memory cells during burn-in or operation
KR100881669B1 (ko) * 2006-12-18 2009-02-06 삼성전자주식회사 비휘발성 데이터 저장장치의 정적 데이터 영역 검출 방법,마모도 평준화 방법 및 데이터 유닛 병합 방법과 그 장치
US20100332894A1 (en) * 2009-06-30 2010-12-30 Stephen Bowers Bit error threshold and remapping a memory device
US9472269B2 (en) * 2014-02-12 2016-10-18 Globalfoundries Inc. Stress balancing of circuits
CN109102839B (zh) * 2018-08-15 2021-06-11 浪潮电子信息产业股份有限公司 一种坏块标记方法、装置、设备及可读存储介质

Also Published As

Publication number Publication date
CN112908394A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
JP7195311B2 (ja) フラッシュメモリデバイスのためのハッキング防止メカニズム
EP0933785B1 (en) Semiconductor device and power supply current detecting method
US8984353B2 (en) Information storage device and test method of setting a test condition for information storage device outside range of presupposed real use conditions
US8995202B2 (en) Test flow to detect a latent leaky bit of a non-volatile memory
US9672939B2 (en) Memory devices, testing systems and methods
US5457695A (en) Method and system for screening logic circuits
US8422296B2 (en) Early detection of degradation in NAND flash memory
US8717829B2 (en) System and method for soft error detection in memory devices
EP3136286B1 (en) Data processing system with secure key generation
US7450451B2 (en) Nonvolatile memory system and method for controlling nonvolatile memory
CN112908394B (zh) 一种自动校验数据的sram安全存储系统及其方法
US20030210593A1 (en) Programmable weak write test mode
KR100200481B1 (ko) 테스트 회로
CN114792547A (zh) 一种sram芯片安全性能的测试方法
US5023874A (en) Screening logic circuits for preferred states
US6437590B1 (en) Integrated semiconductor device with wafer-level burn-in circuit and function decision method of wafer-level burn-in circuit
JPH02278355A (ja) フオールト・トレラント・メモリ・システム
US20070152732A1 (en) Method and apparatus to detect electrical overstress of a device
US9330785B1 (en) Read operation based aging sensor for static random access memory (SRAM)
US8352781B2 (en) System and method for efficient detection and restoration of data storage array defects
US5923674A (en) Semiconductor electrically erasable and writeable non-volatile memory device
US9620242B1 (en) Methods and apparatuses including one or more interrupted integrated circuit operations for characterizing radiation effects in integrated circuits
US20240087666A1 (en) Mitigation of transistor reliability degradation within memory circuits
CN114792532A (zh) 一种用于sram芯片的安全系统
US8767493B2 (en) SRAM differential voltage sensing apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant