CN100498974C

CN100498974C - 用于控制增强电压的电路和方法

Info

Publication number: CN100498974C
Application number: CNB2005100726777A
Authority: CN
Inventors: 徐明揆; 李孝祥
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-05-14
Filing date: 2005-05-16
Publication date: 2009-06-10
Anticipated expiration: 2025-05-16
Also published as: US7120058B2; CN1697087A; US20050254304A1; KR100699824B1; KR20050109219A

Abstract

本发明提供一种用于存储器件的电路，包括：其接收多个编程输入信号，检测哪些编程信号是激活的，并且输出依赖于激活的编程输入信号的数量而改变权重的各检测的信号；信号产生器，其从电平检测器接收所述检测的信号，并且输出产生的信号，该产生的信号具有与检测的信号的变化权重成比例的变化电压电平；以及电压增强器，其基于产生的信号控制偏置源的电压电平。

Description

用于控制增强电压的电路和方法

技术领域

本发明一般涉及闪存器件，更具体地涉及用于控制增强电压(boostingvoltage)的电路和方法。

背景技术

在闪存中一般有三个操作模式，即读取、程序和擦除。依赖于闪存的类型，每个模式通常使用不同的偏压。例如，分离栅极(split gate)单元型闪存通过使用源极侧热载流子注入来编程，其在存储单元中从源极到漏极注入程序电流。增强电压用于提供程序电流。增强电压通常高于数据读取操作需要的电压。不同的电压用于产生足够用于擦除操作的电场。

图1说明传统的分离栅极闪存单元阵列。闪存的单元在处于未编程时具有数据“1”值。对存储单元如在(M5)中的程序数据“0”，源极线(SL)连接增强电压(VPP)，字线(WL2)连接稍低的增强电压。比特线(BL1)连接逻辑“0”电平，而传递晶体管(P1)通过激活在(A1)的电压而导通。通过上述施加的电压，存储单元(M5)导通，并且程序电流(I)从源极(SL)流到比特线(BL1)。由程序电流(I)产生的热载流子注入分离栅极，并且编程存储单元(M5)。因为大量单元共同连接源极线，如果许多单元要同时使用数据“0”编程，那么总程序电流就必须要上升，并且源极线(SL)的电压电平可由于大的负载而被降低。连接源极线(SL)的增强电压(VPP)必须提高以适应此条件。然而，如果提高增强电压(VPP)，在有比较少量的存储单元需要使用数据“0”编程时，就要流过比需要数量更大的注入电流。在这样的情形，由于高增强电压(VPP)和程序电流，编程的存储单元经受更高的压力。经受压力的存储单元的运行寿命可缩短。

图2说明用于提供增强电压VPP的传统增强电压电路。增强电压电路200包括电压增强部分21，它又包括振荡器211和泵浦电路213。泵浦电路213在由振荡器211振荡时输出处于变化电平的增强电压VPP，并且在振荡器阻塞而泵浦电路中的电荷泵(未显示)停止时输出预定的高电平。通过电平检测器23，增强电压VPP的被检测部分在VDET输出。在检测的VDET信号高于参考电压VREF时，HVDET信号处于高电平，而振荡器211的OSC输出被阻塞，并且NOR门(212)的输出处于逻辑“0”。在泵浦电路213的电荷泵浦停止并且VPP在预定的高电平输出。通过使用传统增强电压电路，依赖于粗略检测的增强电压的部分的反馈，增强电压控制被粗略控制。通过这种传统增强电压电路，在要从一个单元阵列到下一个使用数据“0”编程的单元数存在差别时，存储单元阵列的各个单元可能仍然经受来自高注入电流的不必要电平的压力。

因此，存在对用于控制增强电压的电路和方法的需要，所述电路和方法用于提供适合改变要编程的单元数量的编程电流。

发明内容

提供一种用于存储器件的电路，包括：其接收多个编程输入信号，检测哪些编程信号是激活的，并且输出依赖于激活的编程输入信号的数量而改变权重的各检测的信号；信号产生器，其从电平检测器接收所述检测的信号，并且输出产生的信号，该产生的信号具有与检测的信号的变化权重成比例的变化电压电平；以及电压增强器，其基于产生的信号控制偏置源(bias source)的电压电平。

所述的电路，其中电平检测器包括：多个输入晶体管，其接收各自的多个编程输入信号，以及第一电阻器网络，其连接多个输入晶体管，以在多个网络结点的每一个输出依赖于激活的编程输入信号的数量的固定电压的一部分。

所述的电路，还包括比较器，其连接多个网络结点，该比较器比较在各网络结点的电压电平与参考电压，并且根据在各网络结点的电压电平输出变化权重的所述检测的信号。

所述的电路，其中信号产生器包括多个接收晶体管，其接收各自的检测的信号，所述多个接收晶体管连接由偏置源的偏置的第二电阻器网络，所述的第二电阻器网络具有输出产生的信号的结点。

所述的电路，其中电压增强器包括比较器，其比较产生的信号的电压电平与参考电压，以输出比较的信号，所述比较的信号在一个电平引起偏置源的电压增加而在另一个电平不增加偏置源的电压。

所述的电路，其中存储器是闪存

所述的电路，其中闪存是分离栅极类型和堆叠栅极类型之一。

所述的电路，其中偏置源用于提供编程闪存的电流。

所述的电路，其中偏置源的电压电平随着激活的编程输入的数量增加而成比例增加。

还提供一种在存储器件中控制偏置源的方法，包括：接收多个编程输入信号；产生依赖于激活的编程输入信号的数量而改变权重的各检测的信号，生成产生的信号，其具有与所述各检测的信号的变化权重成比例的变化电压电平；以及基于产生的信号控制偏置源的电压电平。

所述的方法还包括在多个输入晶体管接收各自的多个编程输入信号，所述各输入晶体管连接电阻器网络，以在多个网络结点的每个输出依赖于激活的编程输入信号的数量的固定电压的一部分。

所述的方法还包括在各网络结点比较电压电平与参考电压，并且根据在各网络结点的电压电平产生变化权重的所述各检测的信号。

所述的方法还包括在多个接收晶体管接收各自的检测的信号，所述多个接收晶体管连接由偏置源偏置的电阻器网络，所述电阻器网络具有输出产生的信号的结点。

所述的方法还包括比较产生的信号的电压电平与参考电压，以输出比较的信号，所述比较的信号在一个电平引起偏置源的电压增加，而在另一个电平不增加偏置源的电压。

所述的方法，其中存储器是闪存。

所述的方法，其中闪存是分离栅极类型和堆叠栅极类型之一。

所述的方法，其中偏置源用于提供将闪存编程的电流。

所述的方法，其中偏置源的电压电平随激活的编程输入的数量增加而成比例增加。

根据所揭示的另一方面，提供一种用于存储器件的电路，包括：用于接收多个编程输入信号，检测哪些编程输入信号是激活的，并且输出依赖于激活的编程输入信号的数量而改变权重的检测的信号的装置；用于接收所述检测的信号并且输出产生的信号的装置，所述产生的信号具有与检测的信号的变化权重成比例的变化电压电平；以及用于基于产生的信号控制偏置源的电压电平的装置。

所述的电路，其中存储器是闪存。

所述的电路，其中闪存是分离栅极类型和堆叠栅类型之一。

所述的电路，其中偏置源用于提供编程闪存的电流。

所述的电路，其中偏置源的电压电平随激活的编程输入的数量增加而成比例增加。

一种用于存储器件的电路，包括：输入测量器，其接收多个编程输入信号并且输出产生的信号，所述产生的信号具有响应多个激活的编程输入信号的变化电压电平；以及电压增强器，其基于产生的信号控制偏置源的电压电平。

所述的电路，其中存储器是闪存。

所述的电路，其中偏置源用于提供将闪存编程的电流。

附图说明

通过参考附图详细描述本发明的各示范实施例，本发明的特征将变得被本领域普通技术人员理解，在这些图中，相同的参考标号表示相同的组件。

图1说明传统的分离栅极闪存单元阵列。

图2说明用于提供增强电压的传统增强电压电路。

图3说明根据本发明的一个实施例的增强电压电路。

图4是图3的电平检测器331的示意框图。

图5是根据本发明的一个实施例的示范信号产生器333的示意图。

图6说明对在要编程的DATA“0”的数量是32时的一个实例的检测器电路33的操作。

图7说明对在要编程的DATA“0”的数量是24时的一个实例的检测器电路33的操作。

图8说明对在要编程的DATA“0”的数量是16时的一个实例的检测器电路33的操作。

图9说明对在要编程的DATA“0”的数量是8时的一个实例的检测器电路33的操作。

图10说明以下仿真结果：电压VPP1，传统结构的增强电压；VSL1，传统结构的源极线电压(可变)；VPP2，由本发明的电路提供的增强电压；以及VSL2，提供给本发明的电路的源极线电压。

具体实施方式

图3说明根据本发明的一个实施例的增强电压电路。增强电压电路300包括泵控制电路31以及增强电压和编程输入检测电路(以下称“检测器电路”)33。泵控制电路31包括振荡器311，用于将振荡信号提供给泵浦电路313，以在变化电平输出增强电压VPP。在振荡器311的振荡信号输出可在NOR门312被从运算放大器314在HVDET输入的高电平阻塞。放大器314的输入是参考电压VREF和从检测器电路33输出的增强检测VDET。

检测器电路33包括电平检测器331和信号产生器333。电平检测器331接收输入数据DATA(0)到DATA(n)并输出DET(x)信号，表示要编程的DATA0到DATAn信号的权重。信号产生器333接收各DETx信号，并且输出与增强电压VPP的电平和各DETx信号的权重成比例的增强检测VDET信号。在VDET信号高于VREF时，在比较器314输出的HVDET信号处于高电平，以阻塞从振荡器311输出的OSC。在这种情形，NOR门(212)的输出是逻辑“0”，而电荷泵浦被停止，并且VPP被设置于预定的非泵电平。

图4是图3的电平检测器331的示意框图。电平检测器331包括检测电压产生器41和比较电路43。检测电压产生器41通过使用NM(0)到NM(n)NMOS晶体管-其栅极连接到对应的输入DATA 0到DATA n，其漏极共同连接到结点N，而其源极连接到地或VSS-检测输入数据DATA 0到DATA n(在该实施例中，n＝31)。一旦接收在其栅极输入的激活信号，则每个晶体管NM0到NMn对于地或Vss向结点N呈现较低电阻。因此，如果要编程大量单元，则大量晶体管NM0到NMn将呈现为低电阻，并且对结点N呈现的并联电阻甚至更低或接近零。通过串联电阻RZ、RY、RX和RW连接到结点N的晶体管PM1被加偏压VDD。RZ、RY、RX和RW的电阻值最好是1K、1K、2K和10K欧姆。通过这种晶体管和电阻网络，在串联电阻RZ、RY、RX和RW间的各分配结点产生检测电压DETI1、DETI2和DETI3，以表示依赖于在DATA0到DATAn中的激活信号数而变化的权重。例如，DATA“0”(Inc)＝>off NMOS(Inc)＝>IDET(Dec)＝>DET11～DET13的电压(Inc)。

比较电路43包括放大器431和电平移位器433。放大器431接收检测电压(DET1到3)和用于比较的参考电压VREF，而且输出到电平移位器433，其中VPP还被输入，用作为对适当移位的参考和输出信号(DETO1-DETO3)。数据“0”(Inc)＝>DETI1～DETI3的电压>VREF＝>高逻辑输出(DETO1～DETO3)。例如，数据“0”(Dec)＝>DETI1～DETI3的电压<VREF＝>低逻辑输出(DETO1～DETO3)。

图5是根据本发明的一个实施例的示范信号产生器333的示意图。信号产生器333包括用于接收分别从电平检测器331输出的DETO1、DETO2和DETO3的PMOS晶体管PM2、PM3和PM4。晶体管PM2到PM4又连接到各自的晶体管RTa、RTb和RTc。在存在大量要编程的DATA“0”时，大量NM0到NMn晶体管截止以在结点N呈现高电阻。DETO1、O2和O3处于高逻辑电平，PM2、3和4截止，电流流过所有寄存器(通路A)，而VDET接近VSS或处于低电压电平。

在存在少量要编程的DATA“0”时，DETO1、2和3处于低逻辑电平，PM2、3和4被导通，电流流过晶体管和电阻器RT和RB(通路B)，VDET更接近增强电压VPP或处于更高的电平。

可见，即使增强电压(VPP)保持恒定，电压检测VDET也与输入数据DATA0到DATAn成比例变化。

图6说明对在要编程的DATA“0”的数量是32时的一个实例的检测器电路33的操作。所有NMOS晶体管(NMO～NM31)被截止。所有检测的信号(DETI1、2和3)高于VREF。电平检测器的所有输出信号是高的。所有PMOS晶体管(PM2、3和4)被截止。给定其所连接的电阻器网络，电压检测VDET处于最低。VDET的电压可呈现为：

{RB/(Rta+RTb+RTc+RT+RB)}*VPP＝VDET (1)

如果VDET高于VREF，电荷泵浦停止。增强电压VPP按以下设置：

{RB/(Rta+RTb+RTc+RT+RB)}*VPP＝VDET>＝VREF (2)

那么，

VPP＝{(Rta+RTb+RTc+RT+RB)/RB}*VREF (3)

根据该示例，对于所有要编程的32单元，需要大量程序电流并且需要高增强电压VPP。这里，VPP设置在最高增强电平。

图7说明对在要编程的DATA“0”的数量是24时的一个实例的检测器电路33的操作。24个DATA0到DATAn处于低电平而对应24个NMOS晶体管NM0到NMn被截止。8个NM0到NMn NMOS晶体管被留在导通状态以在结点N产生相对低的电阻。DETI1和DETI2高于VREF，而DETI3低于VREF。DETO1和DETO2处于高电平而DETO3处于低电平。仅仅一个PMOS晶体管(PM4)导通。

VDET的电压是：

{RB/(Rta+RTb+RT+RB)}*VPP＝VDET (4)

如果VDET高于VREF，电荷泵浦停止并且设置VPP。

{RB/(RTa+RTb+RT+RB)}*VPP＝VDET>＝VREF (5)

那么，

VPP＝{(RTa+RTb+RT+RB)/RB}*VREF (6)

根据该示例，对于要编程的24个单元，需要有些大但不是最大的增强电压VPP并且依照如在等式(6)中所述的分压网络提供增强电压。

图8说明对在要编程的DATA“0”的数量是16时的一个实例的检测器电路33的操作。16个NMOS晶体管被截止。16个NMOS晶体管被导通。DETI1高于VREF，而DETI2和DETI3低于VREF。DETO1处于高电平而DETO2和DETO3处于低电平。仅仅一个PMOS晶体管(PM2)截止。VDET的电压是

{RB/(RTa+RT+RB)}*VPP＝VDET (7)

{RB/(RTa+RT+RB)}*VPP＝VDET>＝VREF (8)

如果VDET高于VREF，则电荷泵浦停止。增强电压VPP设置于：

VPP＝{(Rta+RT+RB)/RB}*VREF (9)

对于要编程的16个单元，增强电压应在最高和最低电压电平的中点，如等式(9)所示。

8个NMOS晶体管NM0到NMn被截止。24个NMOS晶体管保持导通。所有检测的信号(DETI1、2和3)低于VREF。电平检测器331的所有输出信号DETO1到DETO3是低的。所有PMOS晶体管(PM2、3和4)被导通。

VDET的电压是：

{RB/(RT+RB)}*VPP＝VDET (10)

如果VDET高于VREF，则电荷泵浦停止。

{RB/(RT+RB)}*VPP＝VDET>＝VREF (11)

增强电压VPP设置于：

VPP＝{(RT+RB)/RB}*VREF (12)

根据本发明的这个实施例，增强电压VPP处于低电平以提供用于8个单元的程序电流。

图10说明以下仿真结果：电压VPP1，传统结构的增强电压；VSL1，传统结构的源极线电压(可变)；VPP2，由本发明的电路提供的增强电压；以及VSL2，提供给本发明的电路的源极线电压。可见，在传统增强电路中，增强电压VPP不管要编程的DATA“0”的数量几乎保持恒定，而在要编程的DATA“0”的数量增加时，源极线电压SL1减少。根据本发明，反之可见，例如在要编程的DATA“0”的数量增加时，增强电压VPP2增加，而源极线电压SL2保持恒定。

虽然已经如此描述本发明的各示范实施例，然而要明白，由权利要求书定义的本发明不限于在以上描述的各示范实施例中阐明的具体细节，因为在未脱离权利要求书所述的本发明的精神和范围的情况下，本发明的许多明显的变化是可以的。

Claims

1.一种用于存储器件的电路，包括：

电平检测器，其接收多个编程输入信号，检测哪些编程信号是激活的，并且输出依赖于激活的编程输入信号的数量而改变权重的各检测的信号；

信号产生器，其从电平检测器接收所述检测的信号，并且输出产生的信号，该产生的信号具有与检测的信号的变化权重成比例的变化电压电平；以及

电压增强器，其基于产生的信号控制偏置源的电压电平。

2.根据权利要求1所述的电路，其中电平检测器包括：多个输入晶体管，其接收各自的多个编程输入信号，以及第一电阻器网络，其连接多个输入晶体管，以在多个网络结点的每一个输出依赖于激活的编程输入信号的数量的固定电压的一部分。

3.根据权利要求2所述的电路，还包括比较器，其连接多个网络结点，该比较器比较在各网络结点的电压电平与参考电压，并且根据在各网络结点的电压电平输出变化权重的所述检测的信号。

4.根据权利要求1所述的电路，其中信号产生器包括多个接收晶体管，其接收各自的检测的信号，所述多个接收晶体管连接由偏置源的偏置的第二电阻器网络，所述的第二电阻器网络具有输出产生的信号的结点。

5.根据权利要求1所述的电路，其中电压增强器包括比较器，其比较产生的信号的电压电平与参考电压，以输出比较的信号，所述比较的信号在一个电平引起偏置源的电压增加而在另一个电平不增加偏置源的电压。

6.根据权利要求1所述的电路，其中存储器是闪存。

7.根据权利要求6所述的电路，其中闪存是分离栅极类型和堆叠栅极类型之一。

8.根据权利要求6所述的电路，其中偏置源用于提供编程闪存的电流。

9.根据权利要求1所述的电路，其中偏置源的电压电平随着激活的编程输入的数量增加而成比例增加。

10.一种在存储器件中控制偏置源的方法，包括：

接收多个编程输入信号；

产生依赖于激活的编程输入信号的数量而改变权重的各检测的信号，

生成产生的信号，其具有与所述各检测的信号的变化权重成比例的变化电压电平；以及

基于产生的信号控制偏置源的电压电平。

11.根据权利要求10所述的方法，其中，所述接收多个编程输入信号包括在多个输入晶体管接收各自的多个编程输入信号，所述多个输入晶体管连接电阻器网络，以在多个网络结点的每个输出依赖于激活的编程输入信号的数量的固定电压的一部分。

12.根据权利要求11所述的方法，其中，所述产生改变权重的各检测的信号包括在各网络结点比较电压电平与参考电压，并且根据在各网络结点的电压电平产生变化权重的所述各检测的信号。

13.根据权利要求10所述的方法，其中，所述生成具有变化电压电平的产生的信号包括在多个接收晶体管接收各自的检测的信号，所述多个接收晶体管连接由偏置源偏置的电阻器网络，所述电阻器网络具有输出产生的信号的结点。

14.根据权利要求10所述的方法，其中，控制偏置源的电压电平包括比较产生的信号的电压电平与参考电压，以输出比较的信号，所述比较的信号在一个电平引起偏置源的电压增加，而在另一个电平不增加偏置源的电压。

15.根据权利要求10所述的方法，其中存储器是闪存。

16.根据权利要求15所述的方法，其中闪存是分离栅极类型和堆叠栅极类型之一。

17.根据权利要求15所述的方法，其中偏置源用于提供将闪存编程的电流。

18根据权利要求10所述的方法，其中偏置源的电压电平随激活的编程输入的数量增加而成比例增加。

19.一种用于存储器件的电路，包括：

用于接收多个编程输入信号，检测哪些编程输入信号是激活的，并且输出依赖于激活的编程输入信号的数量而改变权重的检测的信号的装置；

用于接收所述检测的信号并且输出产生的信号的装置，所述产生的信号具有与检测的信号的变化权重成比例的变化电压电平；以及

用于基于产生的信号控制偏置源的电压电平的装置。

20.根据权利要求19所述的电路，其中存储器是闪存。

21.根据权利要求20所述的电路，其中闪存是分离栅极类型和堆叠栅类型之一。

22.根据权利要求20所述的电路，其中偏置源用于提供编程闪存的电流。

23.根据权利要求19所述的电路，其中偏置源的电压电平随激活的编程输入的数量增加而成比例增加。

24.一种用于存储器件的电路，包括：

输入测量器，其接收多个编程输入信号并且输出产生的信号，所述产生的信号具有响应多个激活的编程输入信号的变化电压电平；以及

电压增强器，其基于产生的信号控制偏置源的电压电平。

25.根据权利要求24所述的电路，其中存储器是闪存。

26.根据权利要求25所述的电路，其中闪存是分离栅极类型和堆叠栅极类型之一。

27.根据权利要求25所述的电路，其中偏置源用于提供将闪存编程的电流。

28.根据权利要求24所述的电路，其中偏置源的电压电平随激活的编程输入的数量增加而成比例增加。