KR100845799B1 - 전압 생성 회로 및 이를 이용한 반도체 메모리 장치 - Google Patents

Abstract

본 발명은 펌핑 전압을 생성하는 펌핑 전압 생성 수단, 및 액티브 스탠바이 동작시 기준 전압과 상기 펌핑 전압을 비교하여 생성된 감지 신호에 따라 상기 펌핑 전압을 방전시키는 방전 수단을 포함한다.

펌핑 전압, 방전, 셀 트랜지스터

Description

전압 생성 회로 및 이를 이용한 반도체 메모리 장치{Voltage Generating Circuit and Semiconductor Memory Apparatus Using The Same}

도 1은 종래 기술에 따른 전압 생성 회로를 적용한 반도체 메모리 장치의 블록도,

도 2는 본 발명에 따른 전압 생성 회로를 적용한 반도체 메모리 장치의 블록도,

도 3은 도 2의 방전 수단의 회로도이다.

<도면의 주요부분에 대한 부호의 설명>

10: 펌핑 전압 생성 수단 20: 셀 트랜지스터

100: 방전 수단

본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 구체적으로는 반도체 메모리 장치의 셀 트랜지스터를 턴온시킬 경우 사용하는 펌핑 전압 생성 회로에 관한 것이다.

반도체 메모리 장치는 외부에서 전압을 인가 받아 내부에서 전압을 생성하여 사용한다. 이유는 외부에서 공급되어지는 외부 전원은 잡음 및 레벨의 변화를 갖을 수 있기 때문이다. 따라서 반도체 메모리 장치의 내부 전원 회로는 외부 전원의 변화에도 항상 안정적인 동작을 수행할 수 있도록 설계되어진다.

반도체 메모리 장치의 내부 전원중 펌핑 전압 생성 회로는 셀 트랜지스터를 턴온 시켜주는 전압을 생성하며 이를 펌핑 전압이라고 한다.

도 1은 종래 기술에 따른 전압 생성 회로를 적용한 반도체 메모리 장치의 블록도이다.

펌핑 전압 생성 수단(10)은 펌핑 전압(VPP)이 기준 전압(Vref) 레벨보다 낮아지면 외부 전압(VDD)을 펌핑하여 상기 펌핑 전압(VPP)을 생성한다.

셀 트랜지스터(20)는 상기 펌핑 전압(VPP)을 인가 받아 턴온되어 비트라인에 데이터를 전달한다.

반도체 메모리 장치에 액티브 명령이 입력되면 해당하는 뱅크가 활성화되고 리드 명령이 입력됨으로써 반도체 메모리 장치에 저장된 데이터가 출력된다. 또한 상기 액티브 명령이후 해당하는 뱅크가 활성화되고 라이트 명령이 입력됨으로써 반도체 메모리 장치는 외부에서 입력되는 데이터를 저장할 수 있게 된다.

이때, 반도체 메모리 장치는 리드 또는 라이트 동작이 수행되기 전에 데이터를 저장하는 셀을 제어하는 셀 트랜지스터(20)가 턴온되어 있어야 한다. 액티브 명령이 입력되고 뱅크가 활성화되어 워드라인이 활성화되어 있는 경우 즉, 셀 트랜지스터(20)가 턴온되어 리드 또는 라이트 동작을 기다리는 반도체 메모리 장치의 동작을 액티브 스탠바이 동작이라고 한다.

반도체 메모리 장치가 액티브 스탠바이 동작중일 경우 상기 셀 트랜지스터(20)는 상기 펌핑 전압(VPP)을 계속 인가 받게 된다. 상기 펌핑 전압 생성 수단(10)의 특성상 상기 펌핑 전압(VPP)은 목표 전압보다 훨씬 높은 레벨의 전압까지 상승한다. 또한 반도체 메모리 장치가 상기 액티브 스탠바이 동작중일 경우 상기 펌핑 전압(VPP)은 다른 영역에서 소모되지 않아 상기 펌핑 전압(VPP) 레벨은 누설 전류를 제외하면 거의 변하지 않는다. 따라서 반도체 메모리 장치가 상기 액티브 스탠바이 동작중일 경우 상기 셀 트랜지스터(20)는 과도한 스트레스를 받게 되어 반도체 메모리 장치의 불량을 유발할 수 있다.

본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 반도체 메모리 장치가 액티브 스탠바이 동작중일 경우 펌핑 전압을 목표 레벨까지 낮추는 반도체 메모리 장치의 전압 생성 회로 및 이를 이용한 반도체 메모리 장치를 제공함에 그 목적이 있다.

본 발명에 따른 반도체 메모리 장치의 전압 생성 회로는 펌핑 전압을 생성하는 펌핑 전압 생성 수단, 및 액티브 스탠바이 동작시 기준 전압과 상기 펌핑 전압을 비교하여 생성된 감지 신호에 따라 상기 펌핑 전압을 방전시키는 방전 수단을 포함한다.

본 발명에 따른 전압 생성 회로를 적용한 반도체 메모리 장치는 펌핑 전압을 생성하는 펌핑 전압 생성 수단, 액티브 스탠바이 신호에 응답하여 기준 전압과 상 기 펌핑 전압을 비교하고 그 결과를 감지 신호로서 출력하는 비교 수단, 상기 감지 신호의 인에이블 구간동안 상기 펌핑 전압을 방전시키는 방전 수단, 및 방전된 상기 펌핑 전압을 인가 받는 셀 트랜지스터를 포함한다.

이하, 본 발명에 따른 전압 생성 회로를 적용한 반도체 메모리 장치의 일실시예를 첨부도면에 의거하여 상세하게 설명하면 다음과 같다.

도 2는 본 발명에 따른 전압 생성 회로를 적용한 반도체 메모리 장치의 블록도이다.

펌핑 전압 생성 수단(10)은 펌핑 전압(VPP)과 기준 전압(Vref)을 비교하여 상기 펌핑 전압(VPP)을 생성한다.

상기 펌핑 전압 생성 수단(10)은 상기 펌핑 전압(VPP)이 상기 기준 전압(Vref) 레벨보다 낮을 경우 외부 전압(VDD)을 펌핑하여 상기 펌핑 전압(VPP)을 생성한다. 한편, 상기 펌핑 전압 생성 수단(10)은 상기 펌핑 전압(VPP)이 상기 기준 전압(Vref) 레벨보다 높을 경우 상기 외부 전압(VDD)을 펌핑하는 동작을 중지한다.

방전 수단(100)은 액티브 스탠바이 동작시 상기 펌핑 전압(VPP)과 상기 기준 전압(Vref) 레벨을 비교하여 목표 전압 레벨까지 상기 펌핑 전압(VPP)을 방전시킨다. 이때, 상기 액티브 스탠바이 동작이란 반도체 메모리 장치에 액티브 명령이 입력되고 리드 또는 라이트 명령이 입력되기 전까지의 동작을 말한다. 즉, 상기 액티브 스탠바이 동작이란 상기 액티브 명령이 반도체 메모리 장치에 입력되고 워드라인이 활성화된 상태이며 반도체 메모리 장치는 리드 또는 라이트 동작을 수행하려 고 대기중인 것을 말한다.

셀 트랜지스터(20)는 상기 펌핑 전압(VPP)을 인가 받아 턴온되는 것으로 반도체 메모리 장치의 데이터를 저장하는 셀을 제어한다.

도 3은 도 2의 방전 수단의 회로도이다.

방전 수단(100)은 펌핑 전압(VPP)을 기준 전압(Vref)과 비교하기 위해 상기 펌핑 전압(VPP)의 레벨을 강하시켜 강하 전압(V_dn)을 생성하는 전압 강하부(110), 액티브 스탠바이 동작시 턴온되며 상기 강하 전압(V_dn)과 상기 기준 전압(Vref)을 비교하여 감지 신호(det)를 생성하는 비교부(120), 및 상기 감지 신호(det)에 응답하여 상기 펌핑 전압(VPP)을 방전시키는 방전부(130)를 포함한다.

상기 전압 강하부(110)는 상기 펌핑 전압(VPP)과 접지단(VSS)사이에 직렬로 제 1 저항 소자(R1)와 제 2 저항 소자(R2)를 연결한 것이다. 이때, 상기 제 1 저항 소자(R1)와 상기 제 2 저항 소자(R2)가 연결된 노드에서 상기 강하 전압(V_dn)이 출력된다.

상기 비교부(120)는 액티브 스탠바이 신호(standby)에 응답하여 턴온되고 상기 강하 전압(V_dn)과 상기 기준 전압(Vref)을 비교하여 상기 감지 신호(det)를 생성한다. 이때, 상기 비교부(120)는 상기 강하 전압(V_dn)이 상기 기준 전압(Vref) 레벨보다 낮을 경우 상기 감지 신호(det)를 로우로 디스에이블시키고 상기 강하 전압(V_dn)이 상기 기준 전압(Vref) 레벨보다 높을 경우 상기 감지 신호(det)를 하이로 인에이블 시킨다.

상기 비교부(120)는 게이트단에 상기 강하 전압(V_dn)을 인가 받는 제 1 트 랜지스터(N1), 게이트단에 상기 기준 전압(Vref)을 인가 받고 소오스단이 상기 제 1 트랜지스터(N1)의 소오스단에 연결된 제 2 트랜지스터(N2), 게이트단에 상기 액티브 스탠바이 신호(standby)를 입력 받고 드레인단에 상기 제 1 및 2 트랜지스터(N1, N2)가 연결된 노드가 연결되며 소오스단에 접지단(VSS)이 연결된 제 3 트랜지스터(N3), 게이트단과 드레인단에 상기 제 1 트랜지스터(N1)의 드레인단이 연결되며 소오스단에 외부 전압(VDD)을 인가 받는 제 4 트랜지스터(P1), 및 게이트단에 상기 제 4 트랜지스터(P1)의 게이트단과 드레인단이 연결된 노드가 연결되며 소오스단에 외부 전압(VDD)을 인가 받고 드레인단에 상기 제 2 트랜지스터(N2)의 드레인단이 연결된 제 5 트랜지스터(P2)를 포함한다.이때, 상기 제 2 트랜지스터(N2)와 상기 제 5 트랜지스터(P2)가 연결된 노드에서 상기 감지 신호(det)가 출력된다.

상기 방전부(130)는 상기 감지 신호(det)에 응답하여 상기 펌핑 전압(VPP)을 접지단(VSS)과 연결시키는 스위칭 소자인 제 6 트랜지스터(N4)를 포함한다.

상기 제 6 트랜지스터(N4)는 게이트단에 상기 감지 신호(det)를 입력 받고 드레인단에 상기 펌핑 전압(VPP)을 인가 받으며 소오스단에 접지단(VSS)이 연결된다.

이와 같이 구성된 본 발명에 따른 전압 생성 회로를 적용한 반도체 메모리 장치의 동작을 설명하면 다음과 같다.

펌핑 전압 생성 수단(10)은 펌핑 전압(VPP)이 기준 전압(Vref) 레벨보다 낮으면 외부 전압(VDD)을 펌핑하여 상기 펌핑 전압(VPP)을 생성한다. 상기 펌핑 전압 생성 수단(10)의 특성상 상기 펌핑 전압(VPP)이 상기 기준 전압(Vref) 레벨 보다 낮아 상기 외부 전압(VDD)을 펌핑하여 얻은 상기 펌핑 전압(VPP)은 목표 레벨보다 훨씬 높은 레벨의 전압으로 출력된다.

방전 수단(100)은 액티브 스탠바이 신호(standby)가 하이로 인에이블된 경우 상기 펌핑 전압(VPP)을 레벨 강하시킨 강하 전압(V_dn)과 상기 기준 전압(Vref) 레벨을 비교하여 상기 펌핑 전압(VPP)을 상기 강하 전압(V_dn)이 상기 기준 전압(Vref) 레벨보다 낮아질 때까지 방전시킨다.

상기 방전 수단(100)의 전압 강하부(110)는 제 1 및 제 2 저항 소자(R1, R2)의 저항비에 따라 상기 강하 전압(V_dn) 레벨을 결정한다.

상기 방전 수단(100)의 비교부(120)는 상기 액티브 스탠바이 신호(standby)가 인에이블되면 턴온된다. 상기 비교부(120)가 턴온되면 상기 강하 전압(V_dn)과 상기 기준 전압(Vref)을 비교하여 상기 강하 전압(V_dn)이 상기 기준 전압(Vref) 레벨보다 높으면 상기 감지 신호(det)를 하이로 인에이블시켜 출력한다. 또한 상기 강하 전압(V_dn)이 상기 기준 전압(Vref) 레벨보다 낮으면 상기 감지 신호(det)를 로우로 디스에이블시켜 출력한다.

상기 방전 수단(100)의 방전부(130)는 상기 감지 신호(det)가 하이로 인에이블되면 상기 펌핑 전압(VPP)을 접지단(VSS)으로 유도하여 상기 펌핑 전압(VPP)을 상기 감지 신호(det)가 로우로 디스에이블될때까지 방전시킨다.

셀 트랜지스터(20)는 상기 액티브 스탠바이 신호(standby)가 하이일 경우 목표 레벨로 일정하게 유지되는 상기 펌핑 전압(VPP)을 인가 받게 된다.

따라서 본 발명에 따른 반도체 메모리 장치의 셀을 제어하는 셀 트랜지스터 는 종래의 셀 트랜지스터가 액티브 스탠바이시 펌핑 전압으로 인하여 받는 스트레스를 보다 적게 받음으로써 반도체 메모리 장치의 안정성을 높이게 된다.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

본 발명에 따른 전압 생성 회로 및 이를 이용한 반도체 메모리 장치는 액티브 스탠바이 동작시 펌핑 전압을 목표 레벨까지 낮추어 펌핑 전압을 인가 받는 반도체 메모리 소자의 스트레스를 줄임으로써 반도체 메모리 장치의 안정성을 높이는 효과가 있다.

Claims (14)

1. 펌핑 전압을 생성하는 펌핑 전압 생성 수단; 및

   액티브 스탠바이 동작시 기준 전압과 상기 펌핑 전압을 비교하여 생성된 감지 신호에 따라 상기 펌핑 전압을 방전시키는 방전 수단을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
2. 제 1 항에 있어서,

   상기 방전 수단은

   액티브 스탠바이 신호에 응답하여 상기 펌핑 전압을 목표 전압 레벨까지 방전시키는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
3. 제 2 항에 있어서,

   상기 방전 수단은

   상기 펌핑 전압을 상기 기준 전압과 비교하기 위해 전압 강하시켜 강하 전압을 생성하는 전압 강하부,

   상기 기준 전압과 상기 강하 전압을 비교하여 상기 감지 신호를 생성하는 비교부, 및

   상기 감지 신호에 응답하여 상기 펌핑 전압을 방전시키는 방전부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
4. 제 3 항에 있어서,

   상기 전압 강하부는

   상기 펌핑 전압과 접지단사이에 저항 소자를 연결하여 상기 강하 전압을 생성하는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
5. 제 3 항에 있어서,

   상기 비교부는

   상기 액티브 스탠바이 신호에 응답하여 턴온되는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
6. 제 5 항에 있어서,

   상기 비교부는

   상기 강하 전압이 상기 기준 전압 레벨보다 높을 경우 상기 감지 신호를 인에이블시키는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
7. 제 6 항에 있어서,

   상기 비교부는

   상기 강하 전압이 상기 기준 전압 레벨보다 낮으면 상기 감지 신호를 디스에이블시키는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
8. 제 3 항에 있어서,

   상기 방전부는

   상기 감지 신호에 응답하여 상기 펌핑 전압을 접지단과 연결시키는 스위칭 소자인 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
9. 제 8 항에 있어서,

   상기 스위칭 소자는

   게이트단에 상기 감지 신호를 입력 받고 드레인단에 상기 펌핑 전압을 인가 받으며 소오스단에 상기 접지단이 연결된 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
10. 펌핑 전압을 생성하는 펌핑 전압 생성 수단;

    액티브 스탠바이 신호에 응답하여 기준 전압과 상기 펌핑 전압을 비교하고 그 결과를 감지 신호로서 출력하는 비교 수단;

    상기 감지 신호의 인에이블 구간동안 상기 펌핑 전압을 방전시키는 방전 수단; 및

    방전된 상기 펌핑 전압을 인가 받는 셀 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
11. 제 10 항에 있어서,

    상기 비교 수단은

    상기 펌핑 전압을 상기 기준 전압과 비교하기 위해 전압 강하시켜 강하 전압을 생성하는 전압 강하부, 및

    상기 액티브 스탠바이 신호가 인에이블되면 상기 강하 전압과 상기 기준 전압을 비교하여 상기 감지 신호를 생성하는 비교부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
12. 제 11 항에 있어서,

    상기 비교부는

    상기 액티브 스탠바이 신호에 응답하여 턴온되는 것을 특징으로 하는 반도체 메모리 장치.
13. 제 10 항에 있어서,

    상기 방전 수단은

    상기 감지 신호에 응답하여 상기 펌핑 전압을 접지단과 연결시키는 스위칭 소자인 것을 특징으로 하는 반도체 메모리 장치.
14. 제 10 항에 있어서,

    상기 셀 트랜지스터는

    데이터를 저장하는 셀을 제어하기 위한 것으로 상기 펌핑 전압을 인가 받아 턴온되는 것을 특징으로 하는 반도체 메모리 장치.

Images