CN104020807B - 读出放大器电压调节器 - Google Patents

读出放大器电压调节器 Download PDF

Info

Publication number
CN104020807B
CN104020807B CN201410057363.9A CN201410057363A CN104020807B CN 104020807 B CN104020807 B CN 104020807B CN 201410057363 A CN201410057363 A CN 201410057363A CN 104020807 B CN104020807 B CN 104020807B
Authority
CN
China
Prior art keywords
voltage
current
output
implanters
sense amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410057363.9A
Other languages
English (en)
Other versions
CN104020807A (zh
Inventor
J·S·朝伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN104020807A publication Critical patent/CN104020807A/zh
Application granted granted Critical
Publication of CN104020807B publication Critical patent/CN104020807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

本发明涉及读出放大器电压调节器。所公开的存储器（101）包括多个存储器单元（106）；用于从所述多个存储器单元读取数据的多个读出放大器（119、121）；以及耦合于所述多个读出放大器的电压调节器（123）。所述电压调节器包括参考读出放大器（349）、电流注入器（303）以及电流注入器控制电路（318）。所述电流注入器控制电路基于所述参考读出放大器的电压来控制由所述电流注入器提供给所述电压调节器的输出节点的电流量。

Description

读出放大器电压调节器
技术领域
本发明总体上涉及存储器，更具体地说，涉及读出放大器的电压调节器。
背景技术
一些存储器电路利用读出放大器来读取存储在存储器单元中的数据值。在读操作期间，数据由读出放大器读取。在读操作期间，大量瞬态电流可以由很多读出放大器抽出，这些读出放大器进行操作以从存储器单元读取数据。这些大量瞬态电流可能暂时降低由调节器提供给读出放大器的电压。
为了防止调节器输出的电压在操作期间的降低，一些调节器包括用于从电源轨向调节器输出提供附加电流源的电流注入器。
附图说明
通过参照附图，本发明可以被更好地理解，并且本发明的多个目的、特征，以及优点对于本领域技术人员来说会非常清楚。
图1是根据本发明的一个实施例的存储器的电路图。
图2是根据本发明的一个实施例的读出放大器的电路图。
图3是根据本发明的一个实施例的电压调节器的电路图。
图4是根据本发明的一个实施例的参考读出放大器的电路图。
图5是根据本发明的一个实施例的时序图。
图6是根据本发明的另一个实施例的电压调节器的电路图。
除非另有说明，不同附图中使用的相同附图标记表示相同的项。附图不一定按比例绘制。
具体实施方式
以下内容陈述了用于实施本发明的模式的详细描述。该描述旨在说明本发明而不应该被认为是限定本发明。
正如本申请所公开的，电压调节器包括至少一个电流注入器以在读操作期间给存储器的读出放大器提供稳定电压(regulated voltage)。所述电压调节器包括电流注入器控制电路，该电流注入器控制电路提供信号以控制由所述至少一个电流注入器提供的电流量。所述控制电路监视至参考读出放大器电路的稳定电压，并且调节控制信号以将至参考读出放大器的稳定电压调节在特定值。因此，用于调节提供参考读出放大器的电压的信号被用于控制由所述至少一个电流注入器在读操作期间提供给参考读出放大器的电流量。
图1是根据本发明的一个实施例的存储器的电路图。存储器101包括用于存储数据的存储器单元阵列103，该数据在读操作期间可以从存储器检索。在所示的实施例中，存储器单元(例如，存储器单元106)是包括电荷存储结构的非易失性存储器单元，该电荷存储结构用于选择性地控制存储器单元的晶体管的阈值电压，以选择性地存储特定数据值。在一个实施例中，存储器单元是闪存存储器单元，其中该电荷存储结构是浮置栅极结构。然而，存储器101可以包括其它类型的存储器单元，该存储器单元在其它实施例中包括其它类型的非易失性存储器单元(例如，其它类型的EEPROM单元)或易失性存储器单元(例如DRAM、SRAM单元)。
存储器101包括位于行和列中的存储器单元的阵列103。每一行(例如，行110和112)耦合于由存储控制器113提供的字线(例如，WL0)。在读或写周期中，被断言的特定字线取决于从数据接口(例如，系统总线(未显示))提供给地址线(未显示)上的存储器的地址。图1中也未示出的是到控制器113的输入，该输入用于从数据接口接收控制信号、数据信号以及时钟信号。
在所示的实施例中，存储器单元的列被连接到连接了读出放大器的解码器电路，其中读出放大器可以被用于选择性地从多个列的单元读取数据。例如，读出放大器119被连接到解码电路115，以便能够从列105或列107读取数据。同样，读出放大器121被连接到解码电路117，以便能够从列109或列111读取数据。解码电路的控制信号(未显示)是由存储控制器113提供的。一些实施例不包括解码电路。虽然图1包括两个行和列的存储器单元，其它实施例可以包括更多数量的行和/或列。此外，其它实施例可以包括更多数量的读出放大器。
每个读出放大器从存储控制器113接收控制信号，其中共源共栅使能信号(CEN)和锁存器使能信号(LEN)在图1中被显示。其它信号(未显示)(例如预充电信号)也可以被提供给读出放大器。每个读出放大器也接收稳定的电源电压VDD和VDDR。VDDR是由VDDR电压调节器123提供的。VDD可以通过调节器(未显示)提供。每个读出放大器包括用于在读操作期间提供正被读取的数据的值的数据输出(例如，D1、DN)。
存储器101可以具有在图1中未显示的其它组件。此外，其它存储器可以具有其它配置。在一个实施例中，存储器位于单一集成电路上，该单一集成电路可以也包括处理电路。在其它实施例中，存储器可以通过多个集成电路来实现。
图2是根据本发明的一个实施例的读出放大器的电路图。在所示的实施例中，读出放大器119包括锁存器201，其中P-MOS晶体管233和239以及NMOS晶体管235和237按交叉耦合配置来配置。晶体管233和239的源极被连接到稳定的电源电压VDD。晶体管235和237的源极被连接到开关227，该开关227的导电率是由LEN信号控制的。正被读取的数据值被锁存在锁存节点231和229。
在所示的实施例中，读出放大器119包括分别被连接到锁存节点231和229的稳定的共源共栅电路205和203。稳定的共源共栅电路203被用于将正被读取的存储器单元(在图2中的单元106)的漏极偏置于一个值，以确保该存储器单元的漏极-源极电压在特定值(例如，在一些实施例中是0.5伏)以上。在图1中，单元106被示为正被读取，但其它单元可以在其它读取操作中由读出放大器119读取。在所示的实施例中，共源共栅电路203也降低了来自锁存节点229的寄生电容(由电容器符号223表示的)的影响，从而使得锁存器201切换得更快。
共源共栅电路203包括晶体管209、207和211。晶体管211的栅极是由CEN信号控制的，以在读操作期间选择性地启动共源共栅电路203。晶体管209和207按反馈配置来布置，以便当CEN信号被断言的时候节点210的电压被调节在特定值(例如，晶体管207的阈值电压)。在读操作期间，CEN信号(有效低电平信号)被断言到低电压以使晶体管211给晶体管207提供负载，晶体管207进行动作以提高晶体管209的栅极电压，从而使晶体管209导电。导电的晶体管209提高了节点210的电压，这使得晶体管207更加导电以降低晶体管209的栅极电压，而这又使得晶体管209较少地导电以降低节点210的电压。因此，晶体管209和207的反馈配置将节点210的电压调节在特定值。
共源共栅电路205包括晶体管213、215和217。共源共栅电路205以类似的方式(与共源共栅电路203类似)工作以调节节点214的电压，节点214被连接到电流源219的端子并处于特定值(例如，在一些实施例中是5V)。在所示的实施例中，共源共栅电路205也降低了来自锁存节点231的寄生电容(由电容器符号221表示)的影响，以便使得锁存器201切换得更快。
在一些实施例中，在读操作期间，锁存节点229和231的电压电平取决于电荷是否被存储在正被读取的存储器单元(例如单元106)中以提高该存储器单元晶体管的阈值电压。如果提高阈值电压到字线(WL1)的断言电压以上，那么存储器单元的晶体管将不导电并且节点229的电压将高于节点231的电压。锁存器201将锁存锁存节点之间的电压差。如果(由于选择性地缺乏存储电荷)阈值电压低于字线的断言电压，那么存储器单元将导电并且将节点229的电压拉至低于节点231的电压。由读出放大器所产生的数据输出信号(未显示)取决于锁存节点231和229的电压。在一个实施例中，数据输出线耦合到锁存节点的其中一个。在其它实施例中，读出放大器可以具有不同的配置和/或可以以不同的方式操作。例如，读出放大器的电路和操作可以取决于正被读取的存储器单元的类型(例如，非易失性、SRAM、DRAM)。
在所示的实施例中，从调节器123给共源共栅电路提供电源电压VDDR，并且从不同的电压调节器给锁存器晶体管233和239的源极提供VDD(未显示)。然而，在其它实施例中，锁存器晶体管233和239的源极也可以从调节器123提供。
图3是电压调节器的一个实施例的电路图。调节器123包括调节器输出节点304以提供稳定电压(VDDR)。在一些实施例中，调节器输出节点304耦合于存储器101的多个读出放大器(例如，119)。
调节器123包括用于将调节器输出节点304的电压控制在相应于Vref的值的误差调节器电路317。电路317包括具有连接到晶体管337的输出的放大器321。放大器321的反相输入被连接到输出节点304，并且非反相输入被连接到Vref。输出节点304也被连接到电容器335，电容器335在输出电流的变化期间给输出节点304提供电流，以帮助将输出节点304的电压维持在稳定水平。
在操作期间，以某一电压提供放大器321的输出以控制晶体管337的导电率，从而使节点304的电压与参考电压Vref相匹配。然而，因为大量的读出放大器耦合于节点304，所以来自读取以及读验证写(read verify write)周期的瞬态电流由于误差调节器电路321不能足够快地响应该瞬态电流而将导致节点304的电压降低至低于稳定电压。
为了防止节点304的电压在存储器读取期间降低低于稳定电压电平，调节器123包括两个电流注入器以在该读取期间给节点304提供电流。电流注入器是这样电路：当被启动的时候，将电源轨(例如，VDDA)耦合于调节器的输出(例如，节点304)，以便从电源轨给调节器的输出提供可控制的电流量。在所示的实施例中，电流注入器301和303包括控制端子(分别是晶体管325和329的栅极)，该控制端子的电压控制由注入器提供的电流量。
电流注入器303在读周期被启动。电流注入器301在读验证周期内被启动。在一个实施例中，存储器101能够同时执行读周期和读验证写周期。注入器303和301的每个分别被控制信号RCS和RVCS选择性地启动，即在读操作期间被断言，在该读操作期间需要VDDR电压。RCS信号在读周期期间被断言，而RVCS在读验证写周期期间被断言。在读周期和读验证周期的同时操作期间，两倍数量的读出放大器将被启动(并且将提供瞬态电流)。因此，在同时操作期间，两个电流注入器都被启动以提供电流。
在其它实施例中，调节器可以包括不同数量的电流注入器。在一些实施例中，多个注入器的第一组可以在读周期期间被启动，而多个注入器的第二组可以在读验证周期期间被启动。在这种实施例中，一组中的每个注入器被并行放置并接收RCS信号或RVCS信号(取决于注入器所属于的组)。在其它实施例中，调节器123仅包括电流注入器。单个注入器的实施例将在读周期和读验证写周期内启动。在其它实施例中，存储器将无法同时执行读周期和读验证写周期。
调节器123包括用于在被启动的时候控制由电流注入器301和303提供的电流量的电流注入器控制电路318。在所示的实施例中，电流注入器控制电路318通过放大器319来实现，其中放大器319的非反相输入被连接到Vref而其反相输入被连接到连接了参考读出放大器349的电源电压节点VDDRD 344。节点344被连接到电容器347。然而，其它实施例可以包括其它类型的电流注入器控制电路，以用于提供控制由电流注入器提供的电流量的信号。
调节器123包括参考读出放大器349。参考读出放大器是这样的电路：具有与读出放大器类似的组件以提供读出放大器的类似操作特征，但不检索存储在存储器中的可用数据。在一个实施例中，参考读出放大器349在存储器101的正常操作期间连续循环。连续循环意味着参考读出放大器被连续地操作，从而以周期性间隔来模拟读周期。连续循环该参考读出放大器349导致放大器349连续生成类似于读出放大器(例如119)在读操作期间所生成的瞬态电流。
参考读出放大器349从调节器123的输出节点344接收了稳定电压(VDDRD)。节点344被连接到电流注入器307，该电流注入器307用于根据放大器319的输出的控制而给节点344提供电流。电流注入器包括晶体管339和晶体管341，其栅极控制由注入器307提供的电流量。
放大器319在其输出处提供电压，该电压导致电流注入器307提供适当的电流量，以适应由连续循环的参考读出放大器349生成的瞬时电流，以便节点344的电压与Vref的电压相匹配。如果节点344的电压由于瞬态电流而下降，放大器319调整其输出的电压以增加由电流注入器307提供的电流量，从而使节点344的电压提高回到匹配Vref。
在所示的实施例中，每个注入器303和301的电流电位以某一倍数(M)大于注入器307的电流电位。在一个实施例中，M值是在特定读周期或读验证写周期内耦合于节点304的读出放大器的数量。在一个实施例中，注入器的电流电位是基于晶体管的宽度的，其中该晶体管(例如，晶体管329)的栅极被控制以控制由注入器提供的电流量。在其它实施例中，电流注入器可以具有并行放置并且被连接到相同的控制信号以提供电流注入器的增加的电流电位的多个这种晶体管(例如，晶体管329)。仍然在其它实施例中，调节器可以具有多个并行放置并且被连接到相同的控制信号的注入器，其中多个注入器的组合电流电位等于所需的量。
如上所述，通过放大器319实现的控制电路318也控制由注入器303和301提供的电流量。因此，在所示的实施例中，通过控制其输出电压，以便电流注入器307提供适当的电流量以适应由参考读出放大器349生成的瞬态电流，放大器319也控制电流注入器301和303以提供适当的电流量以适应在读操作期间由耦合于节点304的多个读出放大器生成的瞬态电流。
提供了如下系统，在该系统中，由电流注入器提供给读出放大器的电流是通过监视瞬态电流对参考读出放大器的电压的影响来控制的，而提供这样的系统可以有利地提供能够调节由电流注入器提供的电流量以适应瞬态电流的变化量的系统。在一些系统中，由读出放大器生成的瞬态电流量可能取决于条件(例如，温度和操作电压)而改变。因此，这样的系统优于如下系统：由电流注入器提供的电流量是固定，因为电流注入器能够根据操作条件而被控制以提供所需的精确电流量。
此外，监测连续循环的参考读出放大器对控制由电流注入器提供的电流量的影响可以提供需要提供的更精确的电流量的估计，特别是，如果瞬态电流的量在读周期之间变化。此外，它使得放大器319的电压在被提供以控制电流注入器之前进行稳定。
如果电流注入器303和301基于节点304的电压被控制，那么这样的系统将在节点304的电压下降(由于瞬态电流)的时间和控制信号电压能够被调整以增加由电流注入器提供的电流量的时间之间具有滞后的响应时间。有了本发明所描述的系统，电流注入器需要提供给节点的电流量在读操作之前是“预定的”，并且能够以及时的方式在读操作期间被提供。因此，节点304的电压能够被更加紧密地调节。它也可以允许较小的电容器335被用于电压调节。
在所示的实施例中，调节器123实现了使用偏压跟随器315和313以基于控制电路318的输出来控制由电流注入器307、303和301提供的电流。偏压跟随器315包括电流源343和晶体管345，并且偏压跟随313包括电流源331和晶体管333。放大器319的输出控制晶体管345和333的导电率。节点311的电压是由晶体管345的导电率控制的，并且节点305的电压是由晶体管333的导电率控制的。导电晶体管345越多，节点311的电压就越低。同样，导电晶体管333越多，节点305的电压就越低。
使用偏压跟随器来控制电流注入器的控制端子的电压使得系统具有不同的电源电压VDDA和VDDR的值。例如，在一个实施例中，VDDA是3.3伏，而VDDR是1.2伏。然而，在其它实施例中，控制电路318的输出可以被直接提供给电流注入器。另外，在其它实施例中，其它类型的电路可以位于控制电路318的输出和电流注入器控制端子之间。
在其它实施例中，调节器123可以具有其它配置。例如，在所示的实施例中，Vref等于VDDR。然而，放大器321的非反相输入可以通过分压器而耦合于节点304，其中Vref小于VDDR。放大器319可以被类似地配置。
图4是参考读出放大器349的电路图。参考读出放大器349类似于图2的读出放大器119，除了是晶体管420耦合于节点410而不是存储器单元(例如，图2中的单元106)之外。此外，共源共栅电路405和403都(例如，从控制器113)接收CEND信号，而不是由共源共栅电路205和203接收的CEN信号。此外，开关427(从控制器113)接收LEND信号，而不是由开关227接收的LEN信号。(来自节点344)的VDDRD电压被晶体管413和411的源极接收。锁存器401类似于锁存器201。
晶体管420的栅极接收Vbias信号以控制晶体管420的导电率。在一个实施例中，Vbias信号处于低电压值，以便晶体管420导电并且锁存节点429高于锁存节点431。在其它实施例中，Vbias信号处于高电压值，以便晶体管420不导电并且锁存节点429低于锁存节点431。在另一个实施例中，其栅极被连接到Vbias的并行的器件能够以这样的方式被切换，以调制在参考读出放大器的每个周期的低值和高值之间的电流，从而在每个周期切换锁定节点429和431。
图5是CEND、LEN、CEN、以及LEN信号在多个读操作期间的时序图。CEN和LEN信号是提供给读出放大器(例如，119)以用于读操作的使能信号。图5示出了存储器单元阵列的两个读操作(操作505和507)。在所示的实施例中，每个读操作需要20纳秒。其它操作(例如，写操作)可以在读操作之间被执行。
参考读出放大器以周期性的方式连续地切换。参考读出放大器的每个周期在时间上等于读周期(例如，20纳秒)。图5中示出了LEND信号的三个周期501、502、503。在所示的实施例中，参考读出放大器是通过以周期性的方式切换CEND和LEND信号而被切换的，以便参考读出放大器的每个周期紧接着在前一周期。因此，由放大器319的输出提供的电压始终处于适应瞬态电流的电平，即使在存储器的读周期之间的时间。因此，电流注入器控制电路318的输出电压始终处于某个值以控制电流注入器提供适当的电流量，从而适应由于读操作而通过读出放大器生成的瞬态电流。在一些实施例中，参考读出放大器在低功率模式下不连续循环，虽然在其它实施例中，可以在低功耗模式下连续循环。
图6是根据本发明的另一个实施例的电压调节器的电路图。调节器600是调节器123的修改版本，其中图6和图3的类似项具有相同的附图标记。在图6所示的实施例中，调节器600包括附加的误差调节器617(类似于误差调节器电路317)、附加的偏压跟随器613(类似于偏压跟随器313)以及附加的电流注入器601和603(分别类似于电流注入器301和303)。附加的误差调节器617、偏压跟随器613以及电流注入器601和603均被用于在与节点304“噪音隔绝”的节点636处提供附加的稳定电压(VDDRN)。由注入器601和603提供的电流量由通过偏压跟随器613的控制电路318的输出来控制。其它实施例可以包括附加数量的误差调节器/偏压跟随器/电流注入器组，以提供附加数量的噪音隔绝节点。
在一个实施例中，存储器包括多个存储器单元、用于从所述多个存储器单元读取数据的多个读出放大器、以及电源电压调节器。所述电源电压调节器包括给所述多个读出放大器提供稳定电压的调节器输出、给所述调节器输出提供电流的电流注入器、参考读出放大器、以及使用所述参考读出放大器的电压以控制由所述电流注入器提供给所述调节器输出的电流量的电流注入器控制电路。
在另一个实施例中，操作存储器的方法包括：基于参考电压和基于参考读出放大器的第二稳定电压来调节第一稳定电压；以及给多个读出放大器提供所述第一稳定电压，以用于存储器单元的读操作。
在另一个实施例中，存储器包括多个存储器单元、用于从所述多个存储器单元读取数据的多个读出放大器、以及电压调节器。所述电压调节器包括：第一输出，给所述多个读出放大器提供第一稳定电压以用于读取所述多个存储器单元的数据；第一电流注入器，耦合到所述第一输出以给所述第一输出提供电流；以及参考读出放大器。所述电压调节器包括：第二输出，给所述读出放大器提供第二稳定电压；第二电流注入器，耦合于所述第二输出以给所述第二输出提供电流；以及电流注入器控制电路，使用所述第二稳定电压和参考电压，以控制由所述第一电流注入器提供给所述第一输出的电流量并且控制由所述第二电流注入器提供给所述第二输出的电流量。
虽然显示并描述了本发明的特定实施例，但应认识到，基于本发明的教导，本领域技术人员在不脱离本发明及其较宽的范围的情况下，可以进行进一步的改变和修改。因此，附属权利要求旨在将所有这些改变和修改包括在其范围内，正如包括在本发明的真正主旨和范围内的一样。

Claims (21)

1.一种存储器，包括：
多个存储器单元；
用于从所述多个存储器单元读取数据的多个读出放大器；
电源电压调节器，包括：
调节器输出，给所述多个读出放大器提供稳定电压；
电流注入器，给所述调节器输出提供电流；
参考读出放大器；以及
电流注入器控制电路，使用所述参考读出放大器的电压以控制由所述电流注入器提供给所述调节器输出的电流量。
2.根据权利要求1所述的存储器，其中所述电流注入器控制电路包括：
放大器，所述放大器包括被耦合以接收表示参考电压的电压的第一输入、和被耦合到产生所述参考读出放大器的所述电压的节点的第二输入，其中所述放大器的输出控制由所述电流注入器提供给所述调节器输出的电流量。
3.根据权利要求1所述的存储器，其中所述电源电压调节器包括耦合到提供所述参考读出放大器的电压的第二节点的第二电流注入器，其中所述电流注入器控制电路的输出控制由所述电流注入器提供给所述调节器输出的电流量，并且控制由所述第二电流注入器提供给所述第二节点的电流量。
4.根据权利要求3所述的存储器，其中所述电流注入器控制电路的所述输出的电压取决于所述第二节点的电压和参考电压之差。
5.根据权利要求4所述的存储器，其中在所述存储器的操作期间，所述读出放大器连续循环并且从所述第二节点抽出瞬态电流，其中所述电流注入器控制电路的所述输出在一个电压处被提供，以控制所述第二电流注入器将电流提供给所述第二节点，以便所述第二节点的电压与所述参考电压表示的电压相匹配。
6.根据权利要求3所述的存储器，其中：
所述电流注入器是被用于将所述调节器输出处的所述稳定电压提供给所述多个读出放大器以用于读操作的包括至少一个电流注入器的组的一部分；
其中所述电流注入器控制电路控制在读操作期间由所述组提供的电流量；
其中M是所述多个读出放大器的数量；
其中所述组的电流电位是所述第二电流注入器的电流电位的M倍。
7.根据权利要求1所述的存储器，其中所述电源电压调节器还包括：
具有耦合于所述电流注入器控制电路的输出的第一节点、和耦合于所述电流注入器的控制端子的第二节点的偏压跟随器，其中所述电流注入器的所述控制端子接收由所述偏压跟随器提供的电压，以控制由所述电流注入器提供的电流量。
8.根据权利要求1所述的存储器，其中所述电源电压调节器的所述输出在读操作期间被耦合于所述多个读出放大器中的每一个的共源共栅电路，所述读操作通过使用所述多个读出放大器来执行。
9.根据权利要求8所述的存储器，其中所述参考读出放大器的所述电压是提供给所述参考读出放大器的共源共栅电路的电源电压。
10.根据权利要求1所述的存储器，其中所述电源电压调节器包括误差调节器以调节所述调节器输出的所述电压，从而匹配由参考电压表示的电压。
11.根据权利要求1所述的存储器，其中电流注入器包括：
第一端子，连接到电源电压轨；
第二端子，连接到所述调节器输出；以及
控制端子，接收控制由所述电流注入器从所述电源电压轨提供给所述调节器输出的电流量的信号。
12.根据权利要求1所述的存储器，其中，
所述电源电压调节器包括：
第二调节器输出，以提供第二稳定电源电压；以及
第二电流注入器，给所述第二调节器输出提供电流，
其中所述电流注入器控制电路使用所述参考读出放大器的所述电压以控制由所述第二电流注入器提供给所述第二调节器输出的电流量。
13.一种操作存储器的方法，包括：
基于参考电压和基于参考读出放大器的第二稳定电压来调节第一稳定电压；以及
给多个读出放大器提供所述第一稳定电压，以用于存储器单元的读操作。
14.根据权利要求13所述的方法，其中调节所述第一稳定电压是基于所述参考电压和所述第二稳定电压之间的差来进行的。
15.根据权利要求13所述的方法，其中给所述多个读出放大器提供所述第一稳定电压包括给所述多个读出放大器的共源共栅电路提供所述第一稳定电压。
16.根据权利要求13所述的方法，其中所述提供包括经由电压调节器的输出节点提供所述第一稳定电压，所述调节包括基于所述参考电压和所述参考读出放大器的所述第二稳定电压来控制由电流注入器提供给所述输出节点的电流量。
17.根据权利要求16所述的方法，还包括：
基于所述参考电压和基于所述参考读出放大器的所述第二稳定电压来调节所述第二稳定电压。
18.根据权利要求17所述的方法，其中调节所述第二稳定电压包括控制由耦合于给所述参考读出放大器提供所述第二稳定电压的节点的第二电流注入器提供的电流量，其中由所述第二电流注入器提供的电流量是基于所述参考电压和基于所述参考读出放大器的所述第二稳定电压的。
19.根据权利要求18所述的方法，其中放大器接收表示所述参考电压的第一电压和表示所述第二稳定电压的第二电压，其中调节所述第一稳定电压以及调节所述第二稳定电压包括所述放大器提供输出电压，所述输出电压控制由所述电流注入器提供的电流量并且控制由所述第二电流注入器提供的电流量。
20.一个存储器，包括：
多个存储器单元；
用于从所述多个存储器单元读取数据的多个读出放大器；
电压调节器，包括：
第一输出，给所述多个读出放大器提供第一稳定电压以用于读取所述多个存储器单元的数据；
第一电流注入器，耦合到所述第一输出以给所述第一输出提供电流；
参考读出放大器；
第二输出，给所述参考读出放大器提供第二稳定电压；
第二电流注入器，耦合到所述第二输出以给所述第二输出提供电流；以及
电流注入器控制电路，使用所述第二稳定电压和参考电压，以控制由所述第一电流注入器提供给所述第一输出的电流量并且控制由所述第二电流注入器提供给所述第二输出的电流量。
21.根据权利要求20所述的存储器，其中所述电流注入器控制电路包括放大器，所述放大器包括被耦合以接收表示所述参考电压的第一电压的第一输入、和接收表示所述第二稳定电压的第二电压的第二输入，其中所述放大器的输出控制由所述第一电流注入器提供给所述第一输出的电流量、和由所述第二电流注入器提供给所述第二输出的电流量。
CN201410057363.9A 2013-02-28 2014-02-20 读出放大器电压调节器 Active CN104020807B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/780,969 2013-02-28
US13/780,969 US8929168B2 (en) 2013-02-28 2013-02-28 Sense amplifier voltage regulator

Publications (2)

Publication Number Publication Date
CN104020807A CN104020807A (zh) 2014-09-03
CN104020807B true CN104020807B (zh) 2017-04-12

Family

ID=51387998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410057363.9A Active CN104020807B (zh) 2013-02-28 2014-02-20 读出放大器电压调节器

Country Status (2)

Country Link
US (1) US8929168B2 (zh)
CN (1) CN104020807B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8780657B2 (en) * 2012-03-01 2014-07-15 Apple Inc. Memory with bit line current injection
FR3005195B1 (fr) * 2013-04-24 2016-09-02 Soitec Silicon On Insulator Dispositif de memoire avec circuits de reference exploites dynamiquement.
US10984846B2 (en) * 2019-07-10 2021-04-20 Nxp Usa, Inc. Reference generation for voltage sensing in a resistive memory

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2913926B2 (ja) * 1991-08-29 1999-06-28 日本電気株式会社 半導体記憶装置
ITMI20030075A1 (it) * 2003-01-20 2004-07-21 Simicroelectronics S R L Amplificatore di rilevamneto parallelo con specchiamento della corrente da misurare su ogni ramo di riferimento.
DE602004004597T2 (de) 2004-10-28 2007-11-15 Stmicroelectronics S.R.L., Agrate Brianza Spannungs-Abwärts-Wandler mit reduzierter Welligkeit
KR100738959B1 (ko) 2006-02-09 2007-07-12 주식회사 하이닉스반도체 반도체 메모리 장치의 센스 앰프 전원 공급 회로 및 방법
CN100590735C (zh) * 2006-08-23 2010-02-17 财团法人工业技术研究院 应用于存储器的多稳态读出放大器
KR100924331B1 (ko) 2006-11-24 2009-10-30 주식회사 하이닉스반도체 반도체 메모리 소자의 센스앰프 전원 공급 회로
KR101553375B1 (ko) * 2009-04-30 2015-09-16 삼성전자주식회사 플래시 메모리 장치
CN101807422B (zh) * 2010-03-26 2013-03-20 上海宏力半导体制造有限公司 读出放大电路

Also Published As

Publication number Publication date
US8929168B2 (en) 2015-01-06
CN104020807A (zh) 2014-09-03
US20140241091A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
US11114135B2 (en) Apparatus and methods to provide power management for memory devices
JP2018110046A (ja) クロスポイントメモリにおけるリファレンスアーキテクチャ
US9659602B2 (en) Voltage control integrated circuit devices
CN104718576A (zh) 用于读取电阻性随机访问存储器(rram)单元的系统和方法
CN104217744A (zh) 电流感测放大器及其感测方法
US20100061170A1 (en) Sense amplifier circuit and semiconductor memory device
US8213234B2 (en) Current sink system for source-side sensing
US20180309446A1 (en) Level Shifters, Memory Systems, and Level Shifting Methods
US8004924B2 (en) Voltage regulator for memory
CN102903384B (zh) 待机电荷升压器装置及其操作方法
CN110797063B (zh) 忆阻器存储芯片及其操作方法
US20120218837A1 (en) Voltage regulator
CN107533864A (zh) 相变存储器电流
KR102060623B1 (ko) 분할된 메모리 블록을 위한 조정 회로
CN104020807B (zh) 读出放大器电压调节器
US20130242671A1 (en) Voltage regulator for biasing a nand memory device
WO2012050604A1 (en) Fast and accurate current driver with zero standby current & features for boost and temperature compensation for mram write circuit
US9401192B2 (en) Ferroelectric memory device and timing circuit to control the boost level of a word line
US7619924B2 (en) Device and method for reading out memory information
CN103312311A (zh) 一种用于电平转换的集成电路及其方法
CN104778968A (zh) 一种rram电压产生系统
CN204680386U (zh) 一种rram电压产生系统
US9099190B2 (en) Non-volatile memory device with improved reading circuit
CN103078607B (zh) 时钟集成电路
US20100329059A1 (en) Apparatus and methods for sense amplifiers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder