CN116129972A - 钳位电压产生电路、读出电路、电源电路 - Google Patents

钳位电压产生电路、读出电路、电源电路 Download PDF

Info

Publication number
CN116129972A
CN116129972A CN202111340634.8A CN202111340634A CN116129972A CN 116129972 A CN116129972 A CN 116129972A CN 202111340634 A CN202111340634 A CN 202111340634A CN 116129972 A CN116129972 A CN 116129972A
Authority
CN
China
Prior art keywords
nmos tube
tube
voltage
nmos
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111340634.8A
Other languages
English (en)
Inventor
陈斌
周泉
薛柏林
许灵达
田康迪
王伟
杨攀
李福强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fudan Microelectronics Group Co Ltd
Original Assignee
Shanghai Fudan Microelectronics Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fudan Microelectronics Group Co Ltd filed Critical Shanghai Fudan Microelectronics Group Co Ltd
Priority to CN202111340634.8A priority Critical patent/CN116129972A/zh
Publication of CN116129972A publication Critical patent/CN116129972A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种钳位电压产生电路，该电路包括：第一NMOS管、第二NMOS管、充电模块；第一NMOS管的源极接地，第一NMOS管的栅极与漏极连接、并且与第二NMOS管的源极连接，第二NMOS管的栅极与漏极连接、并且连接充电模块的输出端；所述充电模块用于对第二NMOS管和第一NMOS管进行充电；第二NMOS管的漏极作为输出端，向非易失存储器读出电路中的钳位管输出钳位电压；第二NMOS管的类型和尺寸相同与所述钳位管的类型和尺寸相同。本发明还提供一种读出电路和一种电源电路。利用本发明钳位电压产生电路，可以减小由于钳位管工艺偏差对读通路中位线电压的影响，使位线上的电压能够在不同芯片中保持稳定。

Description

钳位电压产生电路、读出电路、电源电路
技术领域
本发明涉及电路技术领域，具体涉及一种钳位电压产生电路、还涉及一种读出电路、以及一种电源电路。
背景技术
非挥发性存储器(non-volatile memory，NVM)，又称非易失性存储器，是指存储器所存储的信息在电源关掉之后依然能长时间存在，不易丢失。非挥发性存储器以其高存储密度、较低的功耗、随机读写和优良的工艺兼容性等诸多优点，尤其是断电后还可以保留原有数据的特点，逐渐在存储系统中扮演越来越重要的角色。
在对非挥发存储器进行读操作时，读电路会通过存储单元的漏极位线(Bitline，BL)施加电压而产生读电流，该电压往往会对位线选中的存储单元产生影响。为了减小影响，会适当的限制该电压。现有的电压钳位的方案大多如图1所示，其中，存储单元Cell通过位线BL与列译码电路相连，图1中列译码电路为NMOS管N1，读取单元为PMOS管P4，Vg是读电流的偏置电压，钳位电路包括钳位管N3和反向放大器Inv。当位线BL上的电压被存储单元Cell拉至0电位附近时，反向放大器Inv会将钳位管N3打开进行放电，当位线BL的电压充到反向放大器Inv的翻转电压的时候，会将钳位管N3关闭。通过钳位管N3和反向放大器Inv互相作用，会将位线BL上的电压钳位在反向放大器Inv的翻转电压附近。还有一种就是通过低压线性稳压器(low dropout regulator，LDO)产生固定的钳位管N3的栅端电压，通过控制该电压的方法来钳位位线BL上的电压。
图1中所示的钳位电路在低电源电压(<1.5v)应用时就会出现问题，低压应用时由于列译码电路中NMOS管NM1的导通阻抗变大，导致钳位管N3上的电压很难达到反向放大器Inv的翻转电压，反向放大器Inv翻转不完全，从而导致钳位管N3的分压也变大。在低压应用时，位线BL上的电压就会很低，会影响实际的存储单元Cell的读电流，容易导致读错误。如果采用通过LDO产生固定的钳位管N3的栅端电压的方法时，虽然位线BL上的电压受电源VDD的影响较低，但是受钳位管N3的阈值电压影响较大，随着工艺差，位线BL上的电压在不同的芯片中差别也很大。
发明内容
本发明实施例一方面提供一种钳位电压产生电路，以减小由于钳位管工艺偏差对读通路中位线电压的影响，使位线上的电压能够在不同芯片、不同电源电压应用中保持稳定，提升存储单元的输出一致性。
本发明实施例另一方面还提供一种读出电路，可以限制读通路中位线上的电压，并使其保持稳定。
本发明实施例另一方面还提供一种电源电路，可以向阻性负载提供稳定的电压。
为此，本发明实施例提供如下技术方案：
本发明实施例提供一种钳位电压产生电路，包括：第一NMOS管、第二NMOS管、充电模块；第一NMOS管的源极接地，第一NMOS管的栅极与漏极连接、并且与第二NMOS管的源极连接，第二NMOS管的栅极与漏极连接、并且连接充电模块的输出端；所述充电模块用于对第二NMOS管和第一NMOS管进行充电；第二NMOS管的漏极作为输出端输出钳位电压。
可选地，所述充电模块包括电流源，所述电流源的输入端接电源电压。
可选地，所述充电模块包括：电流源及第一补偿单元；所述第一补偿单元包括：第四NMOS管和第六NMOS管；所述电流源的输入端接电源电压；第四NMOS管的源极与第二NMOS管的漏极连接，第四NMOS管的漏极连接所述电流源的输入端，第四NMOS管的栅极连接所述电流源的输出端；第六NMOS管的源极接地，第六NMOS管的漏极连接所述电流源的输出端，第六NMOS管的栅极连接第一NMOS管的栅极；第六NMOS管的类型和尺寸相同与第一NMOS管的类型和尺寸相同。
可选地，第四NMOS管采用Native NMOS管。
可选地，在第四NMOS管的漏极和所述电流源的输入之间还设置有第一开关。
可选地，所述充电模块包括：电流源、放大单元、以及第二补偿单元；所述放大单元包括：第一PMOS管和第二PMOS管；所述第二补偿单元包括：第三PMOS管和第六NMOS管；所述电流源的输出端接地；第一PMOS管的源极、第二PMOS管的源极、以及第三PMOS管的源极均连接电源电压；第一PMOS管的漏极和第三PMOS管的栅极均连接所述电流源的输入端；第一PMOS管的栅极、第二PMOS管的栅极、以及第二PMOS管的漏极相连接、并且与第六NMOS管的漏极连接；第三PMOS管的漏极与第二NMOS管的漏极连接；第六NMOS管的栅极与第一NMOS管的栅极连接，第六NMOS管的源极接地。
可选地，在第三PMOS管的源极和电源电压之间还设置有第二开关。
可选地，第二NMOS管的漏极向非易失存储器读出电路中的钳位管输出钳位电压，第二NMOS管的类型和尺寸相同与所述钳位管的类型和尺寸相同。
本发明实施例还提供一种读出电路，包括：通过钳位管连接的译码电路和读取单元、以及与所述钳位管连接的如前面所述的钳位电压产生电路；
所述钳位电压产生电路，用于向所述钳位管输入钳入电压；
所述钳位管，用于在所述钳入电压作用下限制被所述译码电路选中的位线上的电压。
本发明实施例还提供一种电源电路，包括前面所述的钳位电压产生电路，用于为阻性负载提供电压。
本发明实施例提供的钳位电压产生电路，采用工艺补偿结构，可以有效减少钳位管阈值电压因工艺偏差的影响产生的对读通路中位线电压的影响，使位线上的电压能够在不同芯片中保持稳定。
进一步地，通过在充电模块中增加负反馈结构，不仅有效提高了钳位电压的建立速度；而且，即使在钳位电压上面有阻性负载的情况下，也不会导致钳位电压很低。
进一步地，通过在充电模块中增加一级放大电路，可以更好地保证钳位电压在低电源电压应用时也不会太低。
进一步地，利用补偿电容，大大改善了电路的频率特性，从而在为多个数据读出模块提供钳位电压的大负载应用的情况下，可以有效避免钳位电压建立时发生简谐振荡，使钳位电压保持稳定。
本发明实施例提供的读出电路，基于上述钳位电压产生电路为读出电路中的钳位管提供钳位电压，可以使读通路中位线上的电压具有更好的稳定性。
本发明实施例提供的电源电路，基于上述钳位电压产生电路可以向阻性负载提供稳定的电压。
附图说明
图1是现有技术中的电压钳位电路的一种结构示意图。
图2是现有技术中非易失性存储器的一种读出电路示意图。
图3是现有技术中非易失性存储器的存储单元的基本结构示意图。
图4是本发明实施例钳位电压产生电路的结构示意图。
图5是本发明实施例钳位电压产生电路的一种具体结构及应用示意图。
图6是本发明实施例钳位电压产生电路的另一种具体结构及应用示意图。
图7是本发明实施例钳位电压产生电路的另一种具体结构及应用示意图。
图8是本发明实施例钳位电压产生电路的另一种具体结构及应用示意图。
图9是本发明实施例钳位电压产生电路用作电源的一种应用示意图。
具体实施方式
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
一个非易失性存储器器件通常也是一个MOS管，具有一个源极，一个漏极，一个门极，另外还有一个浮栅(Floating Gate)。传统的非挥发性存储器主要有可擦写可编程只读存储器(EPROM)、闪存(Flash)、电可擦可编程只读存储器(EEPROM)等。
现有的非易失性存储器的读出电路通常如图2所示，读出电路的输入端IN接参考电流或者能提供参考电流的参考单元，输入端IN_b接经列向译码电路选择的某条位线(Bitline，BL)，在位线上施加一定的电压，这样位线上的存储单元的读电流就可以通过读出电路与参考电流进行比较，从而确定存储单元的存储状态。
以基于P阱(P_Well)的MOS管为例，非易失性存储器的存储单元的基本结构如图3所示，存储单元的存储状态是由它的浮栅(floating gate)俘获的电子数量决定的。一般的存储阵列中，同一条位线上会有多个存储单元，在读操作的时候，一般只会读出一个存储单元，被读操作的那个存储单元的字线(Wordline，WL)会被施加读电压，而不操作的存储单元的WL会接地。这样对于那些不操作的存储单元，在接位线的漏端和栅端、漏端和浮栅、漏端和衬底(P阱或N阱)之间都会产生一定的电压差。而过高的电压差会导致浮栅中存储的电子流失，从而导致存储单元存储状态的改变。所以在读电路中，需要在读通路上增加钳位电路，仿止读操作时因位线上的电压过高给存储单元所带来的影响。
针对现有技术中的钳位电路存在的问题，本发明实施例提供一种钳位电压产生电路，可以有效减少钳位管阈值电压因工艺偏差的影响产生的对读通路中位线电压的影响，使位线上的电压能够在不同芯片中保持稳定。
如图4所示，是本发明实施例钳位电压产生电路的一种结构示意图。
该钳位电压产生电路包括：第一NMOS管NM1、第二NMOS管NM2、充电模块40。第一NMOS管NM1的源极接地，第一NMOS管NM1的栅极与漏极连接、并且与第二NMOS管NM2的源极连接，第二NMOS管NM2的栅极与漏极连接、并且连接充电模块的输出端。
在该实施例中，充电模块40用于对第二NMOS管NM2和第一NMOS管NM1进行充电，第二NMOS管NM2的漏极作为输出端钳位电压Vclamp。
本发明实施例提供的钳位电压产生电路，可以为读出电路的钳位管提供钳位电压，在这种应用中，第二NMOS管NM2的漏极作为输出端向非易失存储器读出电路的钳位管输出钳位电压Vclamp。另外，第二NMOS管NM2选用与钳位管的类型和尺寸相同的NMOS管，利用与钳位管相同类型和尺寸的NMOS管，采用工艺补偿结构，可以有效减少钳位管阈值电压因工艺偏差的影响产生的对读通路中位线电压的影响，使位线上的电压能够在不同芯片中保持稳定。
在具体应用中，上述充电模块可以有多种结构形式，对此下面以应用于读出电路中举例进行说明。
需要说明的是，下面所描述的图5至图8所示实施例为钳位电压产生电路应用于读出电路的示例，其中的读出电路包括：通过位线BL与存储单元Cell连接的译码电路、钳位管NM3、读取单元。在这些实施例中，译码电路为图中所示的NMOS管NM0，读取单元为图中所示的PMOS管P4，Vg是读电流的偏置电压，VDD是译码电路的工作电压。
如图5所示，是本发明实施例钳位电压产生电路的一种具体结构及应用示意图。
在该实施例中，所述充电模块为电流源Iref。电流源Iref对两个二极管接法的NMOS管NM2、NM1进行充电，在电源电压较高的时候，该电流通路正常工作，Vclamp＝Vgs1+Vgs2，其中，Vgs1、Vgs2分别为NMOS管NM1、NM2的栅源电压。
由于第二NMOS管NM2管的类型和尺寸与钳位管NM3相同，这样在同样的工艺偏差下，第二NMOS管NM2管增加的栅源电压Vgs和钳位管NM3减少的开关电压Vgs相抵消，位线BL上的电压大约为第一NMOS管NM1的开关电压Vg1，第一NMOS管NM1管W/L(MOS管的宽长比)一般做得比较大，使第一NMOS管NM1的Vg1约等于第一NMOS管NM1管的阈值电压(Vth)，从而位线BL上的电压被钳位在第一NMOS管NM1管的阈值电压附近，这样起到了工艺补偿的效果。实际电路工作时还可以通过增大电流Iref的大小来提升钳位电压Vclamp，进而提高位线BL上的电压。
考虑到实际应用中，一个钳位电路最多会为上百个读出电路提供钳位电压，即钳位电压Vclamp后面会接上几百个钳位管NM3，在这种情况下，钳位电路的负载较大，在低电源电压应用时，由于电流源Iref的电流较小，会导致钳位电压Vclamp建立缓慢。如果此时钳位电压Vclamp上面还有阻性负载，则会导致钳位电压Vclamp很低。
为此，在本发明钳位电压产生电路另一实施例中，还可进一步增加负反馈功能。
如图6所示，是本发明实施例钳位电压产生电路的另一种具体结构及应用示意图。
在该实施例中，所述充电模块包括：电流源Iref、第四NMOS管NM4和第六NMOS管NM6，第四NMOS管NM4的源极与第二NMOS管NM2的漏极连接，第四NMOS管NM4的漏极连接电流源Iref的输入端，第四NMOS管NM4的栅极连接电流源Iref的输出端；第六NMOS管NM6的源极接地，第六NMOS管NM6的漏极连接电流源Iref的输出端，第六NMOS管NM6的栅极连接第一NMOS管NM1的栅极；而且第六NMOS管NM6和第一NMOS管NM1的类型和尺寸相同。
进一步地，在第四NMOS管的漏极和所述电流源的输入之间还可设置有第一开关S1。第一开关S1可以作为整个钳位电压产生电路的启动开关，S1闭合电路就正常工作，在不需要电路工作的时候，将S1断开。
由于第六NMOS管NM6和第一NMOS管NM1的类型和尺寸相同，因此，第四NMOS管NM4，第六NMOS管NM6和电流源Iref_1u形成了一个负反馈结构。
电路正常工作时，第一开关S1闭合，第一NMOS管NM1的电流和第六NMOS管NM6的电流相等，都等于电流源Iref的电流，与图5中一样，钳位Vclamp＝Vgs1+Vgs2。
在低电源电压应用时，由于第一NMOS管NM1和第二NMOS管NM2的电流很小，导致第六NMOS管NM6的电流也很小，第四NMOS管NM4的栅端节点g0会被电流源Iref充到电源电压VCC附近，第四NMOS管NM4完全打开，从而有效提高了钳位电压Vclamp的建立速度；而且，即使在钳位电压Vclamp上面有阻性负载的情况下，也不会导致钳位电压Vclamp很低。
在该实施例中，钳位电压Vclamp始终会比第四NMOS管NM4的栅端节点g0低一个阈值电压。这种情况在电源电压VCC较高时没有影响，在低电源电压时就会使钳位电压Vclamp受限，有可能会导致存储单元的位线BL电压过低。为此，在实际应用中，第四NMOS管NM4可以选择阈值较低的Native NMOS管(即阈值电压接近为零的NMOS管)，这样钳位电压Vclamp在低电源电压应用时也不会太低。为了描述方便，后面将所述Native NMOS管简称为Native管。
考虑到有些工艺下Native管的阈值电压也比较高，不满足低电源电压的应用要求，甚至有的工艺没有低阈值的Native管。为此，在本发明钳位电压产生电路另一实施例中，还可增加一级放大电路，通过两级负反馈放大电路，达到补偿位线电压的目的。
如图7所示，是本发明实施例钳位电压产生电路的另一种具体结构及应用示意图。
在该实施例中，所述充电模块包括：电流源Iref、放大单元、以及第二补偿单元；所述放大单元包括：第一PMOS管P1和第二PMOS管P2；所述第二补偿单元包括：第三PMOS管P3和第六NMOS管NM6。
其中，电流源Iref的输出端接地。第一PMOS管P1的源极、第二PMOS管P2的源极、以及第三PMOS管P3的源极均连接电源电压；第一PMOS管P1的漏极和第三PMOS管P3的栅极均连接电流源Iref的输入端；第一PMOS管P1的栅极、第二PMOS管P2的栅极、以及第二PMOS管P2的漏极相连接、并且与第六NMOS管NM6的漏极连接；第三PMOS管P3的漏极与第二NMOS管NM2的漏极连接；第六NMOS管NM6的栅极与第一NMOS管NM1的栅极连接，第六NMOS管NM6的源极接地。
进一步地，在第三PMOS管P3的源极和电源电压之间还设置有第二开关S2。
相比于图6所示实施例，图7所示的钳位电压产生电路将图6中的第四NMOS管NM4换成PMOS管，即图中的第三PMOS管P3，通过第二PMOS管P2和第一PMOS管P1增加了一级放大电路。这样就形成了两级负反馈放大电路。
工作时，第二开关S2闭合，刚开始的时候由于第一PMOS管P1没有电流，第三PMOS管P3的栅端节点g3被电流源Iref拉到0V附近，第三PMOS管P3完全打开，钳位电压Vclamp快速升高，然后第一NMOS管NM1和第二NMOS管NM2产生电流，第一NMOS管NM1的电流经过第二PMOS管P2复制给第一PMOS管P1，第一PMOS管P1对节点g3进行充电，使节点g3的电压上升，使第三PMOS管P3的电流减弱，从而形成负反馈结构。即第一NMOS管NM1的电流通过第六NMOS管NM6、第二PMOS管P2、第一PMOS管P1，和电流源Iref的电流比较，比较电压通过第三PMOS管P3的电流产生合适的栅源电压Vgs，输出钳位电压Vclamp最高为Vgs1+Vgs2，Vgs1、Vgs2分别为NMOS管NM1、NM2的栅源电压，位线BL上的电压补偿原理与图6相同，在此不再赘述。
图7所示实施例的钳位电压产生电路，在低电源电压应用时，由于第一NMOS管NM1和第二NMOS管NM2的电流很小，从而第一PMOS管P1的电流也很小，节点g3会被电流源Iref的电流拉到0电位附近，第三PMOS管P3的导通性能不会受限，钳位电压Vclamp最高可以达到电源电压VCC附近，而且一般第三PMOS管P3的W/L做得很大，在通过大电流的时候，第三PMOS管P3不会分压，钳位电压Vclamp的建立速度和负载能力都不会有问题，可以为多个数据读出模块提供稳定的钳位电压Vclamp。
本发明实施例提供的钳位电压产生电路，利用第二NMOS管NM2和第三NMOS管NM3的工艺补偿结构，减小了读通路中的位线上的电压受MOS管工艺偏差所带来的影响，而且，通过放大电路的环路结构，使读通路中位线上的电压不受电源电压的影响，而且在低压应用时也能保证足够的钳位电压Vclamp开启钳位管NM3。经过测试，本发明实施例提供的钳位电压产生电路，可以适用于宽电源电压的应用环境中，支持的电源电压最低可到1.08V，最高可到5.5V。
在图7所示的钳位电压产生电路中，由于引入了两级负反馈结构，整个环路的频率特性会变得较差，具体表现就是相位裕度会不足，尤其是在为多个数据读出模块提供钳位电压的大负载应用的情况下，钳位电压Vclamp建立时会有一定概率发生简谐振荡，导致钳位电压Vclamp长时间不能稳定下来。为此，如图8所示实施例中，还可在图7所示实施例的基础上，在第二级的第三PMOS管P3的栅极和漏极增加补偿电容Cc，补偿电容Cc的大小可以根据环路仿真分析来确定。
利用补偿电容，大大改善了电路的频率特性，从而在为多个数据读出模块提供钳位电压的大负载应用的情况下，可以有效避免钳位电压建立时发生简谐振荡，使钳位电压保持稳定。
本发明实施例提供的钳位电压产生电路，还可以作为电源为阻性负载提供稳定的电压信号，如图9所示实施例的钳位电压产生电路，第二NMOS管NM2的漏极输出Vlo可以作为阻性负载Rload和容性负载Cload的电源。而且，可以通过调节第一NMOS管NM1和第二NMOS管NM2的W/L值来调节Vlo的值。在这种应用中，考虑到负载电容和负载电流较大，可以使用较大的补偿电容Cc，提高环路的稳定性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种钳位电压产生电路，其特征在于，包括：第一NMOS管、第二NMOS管、充电模块；第一NMOS管的源极接地，第一NMOS管的栅极与漏极连接、并且与第二NMOS管的源极连接，第二NMOS管的栅极与漏极连接、并且连接充电模块的输出端；所述充电模块用于对第二NMOS管和第一NMOS管进行充电；第二NMOS管的漏极作为输出端输出钳位电压。
2.根据权利要求1所述的钳位电压产生电路，其特征在于，所述充电模块包括电流源，所述电流源的输入端接电源电压。
3.根据权利要求1所述的钳位电压产生电路，其特征在于，所述充电模块包括：电流源及第一补偿单元；所述第一补偿单元包括：第四NMOS管和第六NMOS管；
所述电流源的输入端接电源电压；
第四NMOS管的源极与第二NMOS管的漏极连接，第四NMOS管的漏极连接所述电流源的输入端，第四NMOS管的栅极连接所述电流源的输出端；第六NMOS管的源极接地，第六NMOS管的漏极连接所述电流源的输出端，第六NMOS管的栅极连接第一NMOS管的栅极；第六NMOS管的类型和尺寸相同与第一NMOS管的类型和尺寸相同。
4.根据权利要求3所述的钳位电压产生电路，其特征在于，第四NMOS管采用NativeNMOS管。
5.根据权利要求3所述的钳位电压产生电路，其特征在于，在第四NMOS管的漏极和所述电流源的输入之间还设置有第一开关。
6.根据权利要求1所述的钳位电压产生电路，其特征在于，所述充电模块包括：电流源、放大单元、以及第二补偿单元；所述放大单元包括：第一PMOS管和第二PMOS管；所述第二补偿单元包括：第三PMOS管和第六NMOS管；
所述电流源的输出端接地；
第一PMOS管的源极、第二PMOS管的源极、以及第三PMOS管的源极均连接电源电压；第一PMOS管的漏极和第三PMOS管的栅极均连接所述电流源的输入端；第一PMOS管的栅极、第二PMOS管的栅极、以及第二PMOS管的漏极相连接、并且与第六NMOS管的漏极连接；第三PMOS管的漏极与第二NMOS管的漏极连接；第六NMOS管的栅极与第一NMOS管的栅极连接，第六NMOS管的源极接地。
7.根据权利要求6所述的钳位电压产生电路，其特征在于，在第三PMOS管的源极和电源电压之间还设置有第二开关。
8.根据权利要求1至7任一项所述的钳位电压产生电路，其特征在于，第二NMOS管的漏极向非易失存储器读出电路中的钳位管输出钳位电压，第二NMOS管的类型和尺寸相同与所述钳位管的类型和尺寸相同。
9.一种读出电路，其特征在于，包括：通过钳位管连接的译码电路和读取单元、以及与所述钳位管连接的如权利要求1至8任一项所述的钳位电压产生电路；
所述钳位电压产生电路，用于向所述钳位管输入钳入电压；
所述钳位管，用于在所述钳入电压作用下限制被所述译码电路选中的位线上的电压。
10.一种电源电路，其特征在于，包括如权利要求1至8任一项所述的钳位电压产生电路，用于为阻性负载提供电压。
CN202111340634.8A 2021-11-12 2021-11-12 钳位电压产生电路、读出电路、电源电路 Pending CN116129972A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111340634.8A CN116129972A (zh) 2021-11-12 2021-11-12 钳位电压产生电路、读出电路、电源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111340634.8A CN116129972A (zh) 2021-11-12 2021-11-12 钳位电压产生电路、读出电路、电源电路

Publications (1)

Publication Number Publication Date
CN116129972A true CN116129972A (zh) 2023-05-16

Family

ID=86294272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111340634.8A Pending CN116129972A (zh) 2021-11-12 2021-11-12 钳位电压产生电路、读出电路、电源电路

Country Status (1)

Country Link
CN (1) CN116129972A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116434795A (zh) * 2023-06-13 2023-07-14 上海海栎创科技股份有限公司 控制rom位线充电电压的电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116434795A (zh) * 2023-06-13 2023-07-14 上海海栎创科技股份有限公司 控制rom位线充电电压的电路
CN116434795B (zh) * 2023-06-13 2023-08-25 上海海栎创科技股份有限公司 控制rom位线充电电压的电路

Similar Documents

Publication Publication Date Title
JP3247402B2 (ja) 半導体装置及び不揮発性半導体記憶装置
US6788601B2 (en) Semiconductor memory device and current mirror circuit
US6734719B2 (en) Constant voltage generation circuit and semiconductor memory device
EP0087006B1 (en) Sense amplifier circuit for mos static memory array
US8588021B2 (en) Sense amplifier apparatus and methods
US8681567B2 (en) Voltage regulator for biasing a NAND memory device
US20040017717A1 (en) Differential amplifier circuit with high amplification factor and semiconductor memory device using the differential amplifier circuit
US5694035A (en) Voltage regulator circuit
CN116129972A (zh) 钳位电压产生电路、读出电路、电源电路
CN110956994B (zh) 编程结果检测电路、检测方法、快闪存储器及编程方法
US7872913B2 (en) Nonvolatile analog memory
US7583107B2 (en) Sense amplifier circuit for low voltage applications
CN213025406U (zh) 一种灵敏放大器
KR20010029613A (ko) 반도체 기억 장치의 승압 회로
JPH033317B2 (zh)
US6768678B1 (en) Data sensing method used in a memory cell circuit
KR20020002823A (ko) 비휘발성 에스램 셀
JP4284614B2 (ja) 強誘電体メモリ装置
JPH0516119B2 (zh)
JP6854714B2 (ja) 半導体記憶装置および半導体記憶装置への書込み方法
US20100329059A1 (en) Apparatus and methods for sense amplifiers
US6515932B1 (en) Memory circuit
CN220962799U (zh) 半导体装置
JP3878149B2 (ja) メモリセル回路及びそれに使われるデータ書込みとデータ読取り方法
JP4193816B2 (ja) 記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination