JP2913926B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP2913926B2 JP2913926B2 JP24518091A JP24518091A JP2913926B2 JP 2913926 B2 JP2913926 B2 JP 2913926B2 JP 24518091 A JP24518091 A JP 24518091A JP 24518091 A JP24518091 A JP 24518091A JP 2913926 B2 JP2913926 B2 JP 2913926B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- output
- circuit
- sense amplifier
- type mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/067—Single-ended amplifiers
Landscapes
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
Description
成要素とする半導体記憶装置(以下、半導体メモリとも
いう)に関し、特に、高速読み出し可能なセンスアンプ
回路を備えた半導体記憶装置に関する。
す。図6は図5に示すセンスアンプの具体的構成を示す
回路図である。従来のセンスアンプ11は図6に示すよ
うにN型MOSFETQ1 のドレインが、負荷として働
くP型MOSFETQ2 を介して電源VCCに接続され、
N型MOSFETQ1のソースがセンスアンプ11の入
力COJに接続されており、インバータINV1の入力
と共通接続され、インバータINV1の出力がN型MO
SFETQ1 のゲートに接続されている。センスアンプ
11の出力SAはN型MOSFETQ1 のドレインに接
続されている。このセンスアンプ11において、センス
アンプ11の入力COJとグランドとの間には、Yセレ
クタのN型MOSFETMY1 が接続され、その下にブ
ロックデコーダのN型エンハンスメント型MOSFET
MB1 と、N型ディプレッション型MOSFETMB2
と、1つのメモリセルブロック14とが、ディジット線
と並列にSDを接続点として直列に接続されている。メ
モリセルブロック14はN型エンハンスメントの15個
のMOSFETM1 〜M15と、N型ディプレッション型
MOSFETM16の16個のMOSFETが直列に接続
されて構成されている。これにより、選択されたメモリ
セルの導通又は非導通に応じたデータVon、Voff がセ
ンスアンプの出力SAから出力される。
導体記憶装置のセンスアンプの動作について説明する。
図7はメモリセルが導通状態から非導通状態へ変化した
時の各部の電位を横軸に時間t、縦軸に電圧Vをとって
表した波形図である。選択されたメモリセルが導通状
態、つまり、図6において信号線Y1 、XB1 、X1 〜
X15が高レベル、信号線XB2 、X16が低レベルの場合
は、グランドへ電流が流れ、センスアンプ11の入力C
OJは放電されて電位が下がる。センスアンプの入力C
OJの電位がインバータINV1の論理しきい値電圧以
下に下がると、インバータINV1の出力は高レベルと
なり、N型MOSFETQ1 は導通状態となり、センス
アンプ11の出力SAは低レベルとなり、出力電位Von
がSAから出力される。選択されたメモリセルが非導通
状態、つまり、図6において信号線Y1 、XB1 、X1
〜X14、X16が高レベル、信号線XB2、X15が低レベ
ルの場合は、列線の接続点SDはP型MOSFETQ2
によって、N型MOSFETQ1 及びN型MOSFET
MY1 を介して充電され、センスアンプの入力COJの
電位がインバータINV1の論理しきい値電圧に達する
と、インバータINV1の出力は低レベルとなり、N型
MOSFETQ1 は非導通状態となり、センスアンプの
出力SAはP型MOSFETQ2 によって高レベルに充
電され、出力電位Voff が出力される。このときの出力
電位Voff は電源電圧をVCC、P型MOSFETQ2 の
しきい値電圧をVTPとすると、下記数式1にて表わされ
る。
リセルの導通及び非導通を検出し、それに応じたデータ
Von、Voff を出力するようになっている。また、リフ
ァレンスアンプの出力端RAからは基準電圧Vref が出
力され、このVref はVonとVoff との間に位置するよ
うに設定されている。このVref とVon又はVref とV
off が差動アンプ12の入力であり、各電位差に応じた
データがOUT1から出力される。図7において、時間
t2 はメモリセルが導通から非導通へ切り換わってか
ら、差動アンプの出力OUT1が立ち上がるまでの時間
である。
半導体記憶装置においては、メモリセルはマトリクス状
に配置されるため、列線の接続点SDには、マトリクス
配置されたメモリセルのドレイン拡散層容量などの負荷
容量が付くことになる。これを数値例で示すと、例えば
P型MOSFETQ2 とN型MOSFETQ1 を介して
の電流供給能力が平均で0.2mA、列線の接続点SD
に付く負荷容量を5pF、データ読み出し時のセンスア
ンプの入力COJの電圧が1Vであるとすると、列線の
接続点SDの電位を0Vから1Vまで充電するのにかか
る時間T1 は下記数式2により表わされる。
MOSFETQ2 の相互伝達コンダクタンスを向上させ
ればよいが、そうすると、センスアンプの出力SAの低
レベルVonと高レベルVoff の振幅が小さくなり、デー
タの検出が困難になるという問題点がある。また、電源
電圧VCCが低下すると、P型MOSFETQ2 の電流供
給能力も低下し、スピードが遅くなり、且つ、これを補
うため、P型MOSFETQ2 の相互伝達コンダクタン
スを向上させると、前述したようにデータの検出が困難
になるという問題点がある。
のであって、アドレスが変化し、列線を充電するとき
に、高速且つ安定に動作すると共に、低電源電圧でも高
速に動作する半導体記憶装置を提供することを目的とす
る。
装置は、ディジット線と、前記ディジット線に接続され
た複数のメモリセルと、前記ディジット線の電圧を検出
するセンスアンプ回路と、電源電圧より高電圧を出力す
る昇圧回路とを有する半導体記憶装置において、前記セ
ンスアンプはバイアス回路及び充電用回路により構成さ
れ、前記バイアス回路は、第1のMOSFETと、電源
と前記第1のMOSFETとの間に接続された負荷素子
と、前記第1のMOSFETのソースにその入力端が接
続され前記第1のMOSFETのゲートにその出力端が
接続された第1のインバータとを有し、前記充電用回路
は、前記第1のMOSFETのソースにソースが接続さ
れた第2のMOSFETと、この第2のMOSFETの
ソースにその入力端が接続され前記第2のMOSFET
のゲートにその出力端が接続された第2のインバータ
と、前記第2のMOSFETのドレインと前記昇圧回路
の出力との間に接続された第3のMOSFETとを有
し、前記第3のMOSFETのゲートに、アドレスの変
化を検出してパルス信号を発生するアドレス遷移検出回
路を接続し、前記第1のMOSFETのソースに前記デ
ィジット線を接続したことを特徴とする。
れた列線を充電するとき第2のMOSFETQ2 及び第
1のMOSFETQ1 と共に、第4のMOSFETQ4
及び第3のMOSFETQ3 によって、列線の接続点S
Dが充電される。このとき、第4のMOSFETQ4 が
導通状態になるのは、アドレス遷移検出回路の出力AT
Dが高レベルになっている間だけである。もし、アドレ
ス遷移検出回路の出力ATDが高レベルになっている時
間が、センスアンプ回路の入力COJの電位が第1のイ
ンバータ及び第2のインバータの論理しきい値電圧に達
する時間よりも長い場合は、第2のインバータの出力に
よって第3のMOSFETQ3 が非導通状態になるの
で、センスアンプ回路の入力COJは第1及び第2のイ
ンバータの論理しきい値電圧以上には充電されない。従
って、アドレス遷移検出回路の出力ATDのパルス幅は
センスアンプ回路の入力COJが第1及び第2のインバ
ータの論理しきい値電圧に達する時間よりも長くてもよ
い。これにより、センスアンプは高速且つ安定に動作す
る。
参照して説明する。
記憶装置を示す回路図である。図1において、メモリセ
ルブロック7、差動アンプ5及びリファレンスアンプ6
は、夫々図6のメモリセルブロック14、差動アンプ1
2及びリファレンスアンプ13と同様の構成である。ま
た、各回路を構成する素子も同一機能を持つものは、図
6と同一符号を付してある。
Q1 と同一の入出力特性を持ち、そのドレインはしきい
値電圧がN型MOSFETQ2 より低く、基板のしきい
値電圧(VT ≒0V)を持つN型MOSFETQ4 を介
して電源VCCに接続され、ソースはセンスアンプの入力
COJに接続されている。インバータ1NV2はインバ
ータINV1と同一の入出力特性を持ち、入力がセンス
アンプの入力COJに、出力がN型MOSFETQ3 の
ゲートに接続されている。
遷移検出回路4の出力ATDに接続されている。アドレ
ス遷移検出回路4は、内部入力パッドA0 〜An に入力
される信号のうち少なくも1つが低レベルから高レベ
ル、又は高レベルから低レベルへと変化したときに、ア
ドレスバッファ8を介した出力を入力として、パルス状
の信号を発生する構成になっている。また、図1には示
していないが、実際は列線の接続点SDはマトリクス状
に配置されたメモリセルアレイの列線に接続されてい
る。
する。アドレスが変化し、選択された列線を充電すると
き、P型MOSFETQ2 及びN型MOSFETQ1 と
共に、N型MOSFETQ4 及びN型MOSFETQ3
によって、列線の接続点SDが充電される。このとき、
N型MOSFETQ4 が導通状態になるのは、アドレス
遷移検出回路4の出力ATDが高レベルになっている間
だけである。もし、アドレス遷移検出回路4の出力AT
Dが高レベルになっている時間が、センスアンプ3の入
力COJの電位がインバータINV1及びインバータI
NV2の論理しきい値電圧に達する時間よりも長い場合
は、インバータINV2の出力によってN型MOSFE
TQ3 が非導通状態になるので、センスアンプの入力C
OJはインバータINV1、INV2の論理しきい値電
圧以上には充電されない。従って、アドレス遷移検出回
路の出力ATDのパルス幅はセンスアンプの入力COJ
がインバータINV1、INV2の論理しきい値電圧に
達する時間よりも長くてもよい。
OSFETQ2 とN型MOSFETQ1 を介した電流供
給能力が平均で0.2mA、N型MOSFETQ4 とN
型MOSFETQ3 を介した電流供給能力が平均で0.
2mA、列線の接続点SDに付く負荷容量が5pF、デ
ータ読み出し時のセンスアンプの入力COJの電圧が1
Vとすると、列線の接続点SDを0Vから1Vまで充電
するのにかかる時間T2 は、下記数式3で与えられる。
と比較すると、本実施例は半分の時間で充電が可能とな
る。更に、列線の接続点SDの充電時間を半分にしたに
もかかわらず、センスアンプ3の出力SAの低レベルV
onと高レベルVoff の振幅は従来の振幅と変化はなく、
高速且つ安定に動作する。また、電源電圧VCCが低いと
きは、P型MOSFETQ2の電流供給能力が低下する
が、N型MOSFETQ4 の電流供給能力で補うことが
できるため、低電源時の高速化も可能となる。
電位の変化を、横軸に時間、縦軸に電圧をとって表した
波形図である。図2においては、実線が本発明の場合の
波形、破線が従来技術の波形である。時間t1 及び時間
t2 はメモリセルが導通から非導通へ切り換わった後、
差動アンプの出力OUT1が立ち上がり始めるまでの時
間である。
記憶装置を示す回路図である。図1の第1の実施例と同
一物には同一符号を付してその説明を省略する。
VCCに、ソースがN型MOSFETQ3 のドレインに、
そのゲートがインバータINV3を介してアドレス遷移
検出回路4の出力ATDに接続されている。即ち、本実
施例は、アドレス遷移検出回路4の出力ATDがそのゲ
ートに入力されるN型MOSFETQ4(図1)の替わ
りに、図3に示すように、前記出力ATDの反転信号が
そのゲートに入力されるP型MOSFETQ5を設けた
ものであり、その動作については、第1の実施例と同じ
である。
である。図1の第1の実施例と同一物には同一符号を付
して説明を省略する。
れる電源VCC2 は昇圧回路9を用いて電源電圧VCCの電
位よりも高レベルに設定されている。こうすることによ
り、N型MOSFETQ4 とN型MOSFETQ3 を介
した電流供給能力は向上し、列線の接続点SDの充電が
更に一層速くなり、高速化が可能となる。
1ブロック当たり16個のメモリセルM1〜M16が直列
に接続された16段縦積みマスクROMの場合のもので
あるが、本発明は1ブロックの構成がこの16段縦積み
のものに限定されるものではなく、例えば、8段、4
段、2段、1段等の種々のメモリルブロックに適用して
も本発明は優れた効果を奏する。
込み可能なメモリセル(EPROMセル)又は電気的に
書き込み及び消去可能なメモリセル(FlashEEP
ROMセル)を使用してもよい。
体記憶回路は、そのセンスアンプ回路が、アドレスが変
化し、選択された列線を充電するときに、高速且つ安定
に動作すると共に、電源電圧が低くても高速に動作す
る。
回路図である。
である。
回路図である。
回路図である。
ある。
である。
Claims (1)
- 【請求項1】ディジット線と、前記ディジット線に接続
された複数のメモリセルと、前記ディジット線の電圧を
検出するセンスアンプ回路と、電源電圧より高電圧を出
力する昇圧回路とを有する半導体記憶装置において、前
記センスアンプはバイアス回路及び充電用回路により構
成され、前記バイアス回路は、第1のMOSFETと、
電源と前記第1のMOSFETとの間に接続された負荷
素子と、前記第1のMOSFETのソースにその入力端
が接続され前記第1のMOSFETのゲートにその出力
端が接続された第1のインバータとを有し、前記充電用
回路は、前記第1のMOSFETのソースにソースが接
続された第2のMOSFETと、この第2のMOSFE
Tのソースにその入力端が接続され前記第2のMOSF
ETのゲートにその出力端が接続された第2のインバー
タと、前記第2のMOSFETのドレインと前記昇圧回
路の出力との間に接続された第3のMOSFETとを有
し、前記第3のMOSFETのゲートに、アドレスの変
化を検出してパルス信号を発生するアドレス遷移検出回
路を接続し、前記第1のMOSFETのソースに前記デ
ィジット線を接続したことを特徴とする半導体記憶装
置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24518091A JP2913926B2 (ja) | 1991-08-29 | 1991-08-29 | 半導体記憶装置 |
US07/937,390 US5363340A (en) | 1991-08-29 | 1992-08-31 | Semiconductor memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24518091A JP2913926B2 (ja) | 1991-08-29 | 1991-08-29 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0562482A JPH0562482A (ja) | 1993-03-12 |
JP2913926B2 true JP2913926B2 (ja) | 1999-06-28 |
Family
ID=17129806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24518091A Expired - Lifetime JP2913926B2 (ja) | 1991-08-29 | 1991-08-29 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5363340A (ja) |
JP (1) | JP2913926B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5546068A (en) * | 1994-12-22 | 1996-08-13 | At&T Corp. | Sense amplifier |
US5729501A (en) * | 1995-09-08 | 1998-03-17 | International Business Machines Corporation | High Speed SRAM with or-gate sense |
US5638326A (en) * | 1996-04-05 | 1997-06-10 | Advanced Micro Devices, Inc. | Parallel page buffer verify or read of cells on a word line using a signal from a reference cell in a flash memory device |
EP0936628A1 (en) * | 1998-02-13 | 1999-08-18 | STMicroelectronics S.r.l. | Low voltage non volatile memory sense amplifier |
US6490212B1 (en) * | 2001-07-11 | 2002-12-03 | Silicon Storage Technology, Inc. | Bitline precharge matching |
FR2832566B1 (fr) * | 2001-11-20 | 2004-02-13 | St Microelectronics Sa | Amplificateur de lecture ayant un etage de sortie differenciel a faible consommation de courant |
US8773934B2 (en) | 2006-09-27 | 2014-07-08 | Silicon Storage Technology, Inc. | Power line compensation for flash memory sense amplifiers |
US8929168B2 (en) * | 2013-02-28 | 2015-01-06 | Freescale Semiconductor, Inc. | Sense amplifier voltage regulator |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58161197A (ja) * | 1982-03-19 | 1983-09-24 | Hitachi Ltd | Mos電界効果トランジスタメモリのセンス回路 |
JPS60224197A (ja) * | 1984-04-20 | 1985-11-08 | Hitachi Ltd | 記憶素子回路およびそれを用いたマイクロコンピュータ |
JPH0793032B2 (ja) * | 1989-04-27 | 1995-10-09 | 日本電気株式会社 | 半導体記憶装置 |
JP2938470B2 (ja) * | 1989-06-01 | 1999-08-23 | 三菱電機株式会社 | 半導体記憶装置 |
US5056063A (en) * | 1990-05-29 | 1991-10-08 | Texas Instruments Incorporated | Active sense amplifier with dynamic pre-charge transistor |
-
1991
- 1991-08-29 JP JP24518091A patent/JP2913926B2/ja not_active Expired - Lifetime
-
1992
- 1992-08-31 US US07/937,390 patent/US5363340A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0562482A (ja) | 1993-03-12 |
US5363340A (en) | 1994-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4247791A (en) | CMOS Memory sense amplifier | |
KR930004625B1 (ko) | 감지회로 | |
US4744063A (en) | Static memory utilizing transition detectors to reduce power consumption | |
US4161040A (en) | Data-in amplifier for an MISFET memory device having a clamped output except during the write operation | |
JP2652694B2 (ja) | 昇圧回路 | |
US5243573A (en) | Sense amplifier for nonvolatile semiconductor storage devices | |
US4654831A (en) | High speed CMOS current sense amplifier | |
US6301180B1 (en) | Sense amplifier circuit and semiconductor storage device | |
US5025422A (en) | Semiconductor memory device | |
JP2816727B2 (ja) | シングルエンデッドセンス増幅器 | |
EP0661709B1 (en) | Semiconductor memory having a high speed sense amplifier | |
JP2913926B2 (ja) | 半導体記憶装置 | |
US4653029A (en) | MOS amplifier and semiconductor memory using the same | |
US5388078A (en) | Semiconductor memory device having current to voltage conversion type amplifier | |
US4441039A (en) | Input buffer circuit for semiconductor memory | |
US4554469A (en) | Static bootstrap semiconductor drive circuit | |
JP3755907B2 (ja) | 電圧発生回路 | |
JP2000021179A (ja) | ブースト回路及びこれを用いた半導体装置 | |
JP2752197B2 (ja) | ディジタル・メモリ・システム | |
EP0170781B1 (en) | Mos dynamic memory device | |
US4926379A (en) | Data read circuit for use in semiconductor memory device | |
JPH0223959B2 (ja) | ||
JPH02285593A (ja) | 不揮発性半導体記憶装置 | |
JPH06350423A (ja) | 電源投入検出回路 | |
KR100572839B1 (ko) | 한 쌍의 상보 신호선 상의 불필요하게 된 전하를 이용하는 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980409 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990202 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 12 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |