CN1757076A - 具有电隔离的读写电路的mram结构 - Google Patents

具有电隔离的读写电路的mram结构 Download PDF

Info

Publication number
CN1757076A
CN1757076A CNA03815272XA CN03815272A CN1757076A CN 1757076 A CN1757076 A CN 1757076A CN A03815272X A CNA03815272X A CN A03815272XA CN 03815272 A CN03815272 A CN 03815272A CN 1757076 A CN1757076 A CN 1757076A
Authority
CN
China
Prior art keywords
write
word line
bit line
row
many
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA03815272XA
Other languages
English (en)
Other versions
CN100437818C (zh
Inventor
约瑟夫·J.·纳哈斯
托马斯·W.·安德尔
其特拉·K.·赛伯拉玛尼安
布拉德利·J.·格尼
马克·A.·杜尔莱姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everspin Technologies Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1757076A publication Critical patent/CN1757076A/zh
Application granted granted Critical
Publication of CN100437818C publication Critical patent/CN100437818C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

磁阻随机存取存储器(MRAM)(200)具有分开的读(RWL0，RGBL0)和写(WBL0，WWL0)路径。通过不需要在特定的线上在读和写之间进行切换，这减小周围的电路(114，116，118，120，122，124，126，128，130，132)。通过把路径专用于读信号或写信号，对于这些功能的电压电平可被最佳化。仅仅是读功能的一部分的选择晶体管(230)可以是低电压类型的，因为它们不必接收写电路的相对较高的电压。类似地，写电压不必降低到容纳低电压类型的晶体管。总的存储器(200)的尺寸在改进性能的同时被有效地保持为小的。存储器单元(202)被编组，以使得相邻的组被耦合到公共全局位线(RGBL0)，这减小对于把电容减小分组方法提供给存储器单元选择所需要的空间。

Description

具有电隔离的读写电路的MRAM结构
技术领域
本发明涉及磁阻随机存取存储器(MRAM)，更具体地，涉及MRAM的结构。
背景技术
在包括MRAM的任何存储器类型方面，不断希望减小存储器大小和提高性能。性能的一个重要的方面是存储器被读出和被编程(写入)的速度。速度限制包括诸如位单元的性能和穿过阵列的线的电容量等因素。已开发了各种各样的技术来改进这些特性。例如，存储器阵列通常被划分成子阵列，以使得没有单根线具有过大的电容。这可减小功率消耗。MRAM中的这样的技术通过把单元编组为单元组而得到发展，以减小位线的电容。全局位线被选择地只耦合到所选择的组。这具有减少被耦合到全局位线的存储器单元数目的有利的效果。
然而，MRAM的前景是可具有高速和非易失性的通用存储器。因此，需要继续在速度和存储器面积效率方面进行改进。因此，MRAM的结构方面需要进一步改进。
附图说明
通过结合以下附图作出的本发明的优选实施例的以下的详细说明，本领域技术人员将容易明白本发明的上述的和进一步的更具体的目的和优点，其中：
图1是磁阻随机存取存储器装置的简化截面图；
图2是具有字线和位线的磁阻随机存取存储器装置的简化平面图；
图3是显示在磁阻随机存取存储器装置中产生直接写或触发写模式的磁场幅度组合的情形的图；
图4是显示当二者都接通时字电流和位电流的时序图的图；
图5是显示当把’1’写到’0’时，对于触发写模式的磁阻随机存取存储器装置的磁矩矢量的旋转的图；
图6是显示当把’0’写到’1’时，对于触发写模式的磁阻随机存取存储器装置的磁矩矢量的旋转的图；
图7是显示当把’1’写到’0’时，对于直接写模式的磁阻随机存取存储器装置的磁矩矢量的旋转的图；
图8是显示当把’0’写到已是’0’的状态时，对于直接写模式的磁阻随机存取存储器装置的磁矩矢量的旋转的图；
图9是显示当仅仅位电流接通时字电流和位电流的时序图的图；
图10是显示当仅仅位电流接通时，磁阻随机存取存储器装置的磁矩矢量的旋转的图；
图11是按照本发明的实施例的触发式存储器的方框图；
图12是图11的存储器的一部分的更详细的图；
图13是对于了解图11的存储器的运行有用的时序图；
图14是显示本发明性结构的实施例的图11的存储器的一部分的电路图；
图15是在图14的结构的实施方案中使用的存储器单元的第一截面图；
图16是图15的存储器单元的第二截面图；以及
图17是显示图14的电路图上的变例的电路图。
具体实施方式
存储器结构使用分开的字线用于读和写操作以及使用分开的位线用于读和写操作，以及被编组为具有公共本地读位线的位组。这些组还被折叠成使得被选择地耦合到同一条全局位线的两个组，以便共用同一条字线。这些特性提供以下好处：较小的写驱动器面积、用于存储器核心的较小的平均位尺寸、允许读和写操作之间的重叠、减小的全局位线电容量、和较高的电压写入。
现在转到图1，图上显示按照本发明的优选实施例的MRAM阵列3的简化截面图。在这个图上，只显示单个磁阻存储器装置10，但将会看到，MRAM阵列3包含多个MRAM装置10，以及在描述写入方法时，为了简化起见我们只显示一个这样的装置。
MRAM装置10包括写入字线20和写入位线30。写入字线20和写入位线30包括导电材料，这样电流可以通过。在这个图上，写入字线20被放置在MRAM装置10的顶部以及写入位线30被放置在MRAM装置10的底部，并与字线20成90°角(见图2)。作为替换例，写入字线20被放置在MRAM装置10的底部以及写入位线30被放置在MRAM装置10的顶部。
MRAM装置10包括隧道结，它包括第一磁区域15、隧道势垒16、和第二磁区域17，其中隧道势垒16被夹心在第一磁区域15与第二磁区域17之间。在优选实施例中，磁区域15包括三层结构18，它具有在两个铁磁层45和55之间的反铁磁耦合垫衬层65。反铁磁耦合垫衬层65具有厚度85，以及铁磁层45和55分别具有厚度41和51。而且，磁区域17具有三层结构19，它具有在两个铁磁层46和56之间的反铁磁耦合垫衬层66。反铁磁耦合垫衬层66具有厚度87，以及铁磁层46和56分别具有厚度42和52。
通常，反铁磁耦合垫衬层65和66包括元素Ru、Os、Re、Cr、Rh、Cu或它们的组合的至少一项。而且，铁磁层45、55、46、和56包括元素Ni、Fe、Mn、Co或它们的组合的至少一项。另外，将会看到，磁区域15和17包括不同于三层结构的综合反铁磁(SAF)层材料结构以及在本实施例中的三层结构的使用只是为了说明目的。例如，一个这样的综合反铁磁层材料结构可包括铁磁层/反铁磁耦合垫衬层/铁磁层/反铁磁耦合垫衬层/铁磁层结构的五层堆叠。
铁磁层45和55，每个分别具有磁矩矢量57和53，它们通常通过反铁磁耦合垫衬层65的耦合被保持为反向并联。另外，磁区域15具有最终得到的磁矩矢量40和磁区域17具有最终得到的磁矩矢量50。最终得到的磁矩矢量40和50沿与写入字线20和写入位线30成一个角度，优选地成45°的方向的各向异性易磁化轴取向(见图2)。而且，磁区域15是自由铁磁区域，意味着最终得到的磁矩矢量40在存在施加的磁场下是自由旋转的。磁区域17是钉住的铁磁区域，意味着最终得到的磁矩矢量50在存在中等的施加的磁场下不能自由旋转的，以及被使用来作为参考层。
虽然反铁磁耦合层被显示为在每个三层结构中的两个铁磁层之间，但将会看到，铁磁层可以通过其他措施进行反铁磁耦合，诸如静磁场或其他特性。例如，当单元的纵横比被减小到5或更小时，铁磁层从静磁场通量区被反平行地耦合。
在优选实施例中，MRAM装置10具有三层结构18，它对于非圆形面具有范围为1到5的长度/宽度比。然而，我们显示一个圆形的面(见图2)。MRAM装置10在优选实施例中是圆形的，以使得对于来自形状各向异性的交换场的贡献最小化，也因为更加容易使用光刻处理把器件在横向上缩放到更小的尺寸。然而，将会看到，MRAM装置10可以具有其他形状，诸如方形、椭圆形、矩形、或斜方形，但为了简化起见显示为圆形。
再者，在MRAM阵列3制造期间，每个随后的层(即，30，55，65等)被沉积或否则顺序地形成，以及每个MRAM装置10可以以在半导体工业中已知的任何技术通过选择性沉积、光刻处理、蚀刻等等被制作。在至少铁磁层45和55的沉积期间，磁场被提供来设置用于这对(感应的各向异性)的优选的容易磁化的轴。提供的磁场产生用于磁矩矢量53和57的优选的各向异性轴。优选轴被选择为在写入字线20与写入位线30之间的45°，正如现在将讨论的。
现在转到图2，图上显示按照本发明的MRAM阵列3的简化平面图。为了简化MRAM装置10的说明，所有的方向将参照如图所示的x和y坐标系统100，以及参照顺时针方向94和逆时针方向96。为了进一步简化说明，再次假设N等于2，这样，MRAM装置10包括在区域15中的一个三层结构，具有磁矩矢量53和57，以及最终得到的磁矩矢量40。另外，只显示区域15的磁矩矢量，因为它们将被交换。
为了说明写方法如何工作，假设磁矩矢量53和57的优选的各向异性轴分别是相对于负x和负y方向的45°角度和相对于正x和正y方向的45°角度。作为例子，图2显示磁矩矢量53指向为相对于负x和负y方向的45°角度。因为磁矩矢量57通常与磁矩矢量53反向平行取向的，磁矩矢量57指向为相对于正x和正y方向的45°角度。这种初始取向将被使用来显示写方法的例子，正如现在将讨论的。
在优选实施例中，如果电流以正x方向流动，则写入字电流60被规定为正的，以及如果电流以正y方向流动，则写入位电流70被规定为正的。写入字线20和写入位线30的用途是在MRAM装置10内创建磁场。正的写入字电流60将感应周围的写入字磁场HW 80，以及正的写入位电流70将感应周围的写入位磁场HB 90。由于在本例中写入字线20是在MRAM装置10的上面，在元件的面上，HW 80将在对于正的写入字电流60的正的y方向上加到MRAM装置10。同样地，由于写入位线30是在MRAM装置10的下面，在元件面上，HB 90将在对于正的写入位电流70的正的x方向上加到MRAM装置10。将会看到，对于正的和负的电流流动的规定是任意的，这里的规定是用于说明的目的。把电流流动倒向的效果是改变在MRAM装置10内感应的磁场的方向。电流感应的磁场的特性对于本领域技术人员是熟知的，这里不作进一步阐述。
现在转到图3，图上显示SAF三层结构的仿真的交换性能。仿真包含接近于具有固有的各向异性的同一个磁矩矢量(接近平衡的SAF)的两个单域磁层，它们被反铁磁地耦合，以及它的磁化动态特性由Landau-Lifshitz方程描述。x轴是写入字线磁场幅度，以奥斯特计，以及y轴是写入位线磁场幅度，以奥斯特计。磁场以脉冲序列100被加上，如图4所示，其中脉冲序列100包括写入字电流60和写入位电流70作为时间的函数。
在图3上显示三个工作区域。在区域92，没有切换。对于在区域92中的MRAM运行，直接写入方法正在实施中。当使用直接写入方法时，不需要确定MRAM装置的初始状态，因为该状态仅仅在正在被写入的状态不同于被存储的状态时才被切换。写入状态的选择由在写入字线20与写入位线30中电流的方向确定。例如，如果想要写入’1’，则在这两条线中电流的方向将是正的。如果在元件中已存储’1’以及正在写入’1’，则MRAM装置的最后的状态将继续是’1’。再者，如果存储了’0’以及用正的电流写入’1’，则MRAM装置的最后的状态将是’1’。当通过使用在写入字线与写入位线中的负电流而写入’0’时，得到类似的结果。因此，任一个状态可以用电流脉冲的适当的极性被编程为想要的’1’或’0’，而不管它的初始状态。通过本公开内容，在区域95中的运行将被规定为“直接写入模式”。
对于在区域97中的MRAM运行，触发写入方法正在实施中。当使用触发写入方法时，需要在写入之前确定MRAM装置的初始状态，因为每次MRAM装置被写入时状态被切换，而不管电流的方向，只要对于写入字线20和写入位线30选择相同极性的电流脉冲。例如，如果一开始存储’1’，则在一个正的电流脉冲序列流过写入字线和写入位线后装置的状态将被切换到’0’。对存储的”状态重复正的电流脉冲序列，使它返回到’1’。因此，为了能够把存储器单元写成想要的状态，MRAM装置10的初始状态必须首先被读出和与要写入的状态进行比较。读出和比较可能需要附加的逻辑电路，包括用于存储信息的缓存器和用于比较存储器状态的比较器。MRAM装置10然后只在存储的状态与要写入的状态不同时才被写。这个方法的一个优点在于，消耗的功率降低，因为只有不同的位被切换。使用触发写入方法的另一个优点在于，只需要单一极性电压，因此可以使用较小的N沟道晶体管来驱动MRAM装置。在本公开内容中，在区域97中的运行将被称为“触发写模式”。
两种写方法牵涉到供应电流到写入字线20和写入位线30，这样，磁矩矢量53和57可以如前面讨论地取向两个优选的方向之一。为了全面阐述两种切换模式，现在给出描述磁矩矢量53，57的时间演变的具体的例子。
现在转到图5，图上显示使用脉冲序列100把’1’写成’0’的触发写模式。在这个图上，在时间t0，磁矩矢量53和57如图2所示取向优选的方向。这个取向被规定为’1’。
在时间t1，正的写入字电流60被接通，它感应沿正的y方向指向的HW 80。正的HW 80的效果是使得附近的平衡的反对准的MRAM三层以“触发”和变为取向施加的场方向的约90°的方向。在铁磁层45与55之间的有限的反铁磁交换互动将允许磁矩矢量53和57现在向磁场方向偏转小的角度，以及最终得到的磁矩矢量40将对着在磁矩矢量53与57之间角度，以及将对准HW 80。因此，磁矩矢量53以顺时针方向94旋转。由于最终得到的磁矩矢量40是磁矩矢量53和57的矢量相加，磁矩矢量57以顺时针方向94旋转。
在时间t2，正的写入位电流70被接通，它感应正的HB 90。因此，最终得到的磁矩矢量40将同时指向HW 80的正的y方向和HB 90的正的x方向，这具有使得实际的磁矩矢量40再次以顺时针方向94旋转，直至它通常取向在正的x和正的y方向之间的45°角度为止。因此，磁矩矢量53和57也再次以顺时针方向94旋转。
在时间t3，写入字电流60被关断，这样，现在只有HB 90指向最终得到的磁矩矢量40，它现在将取向正的x方向。因此，磁矩矢量53和57现在通常指向经过它们的各向异性硬件轴不稳定点的角度。
在时间t4，写入位电流70被关断，这样，磁场力不作用在最终得到的磁矩矢量40。因此，磁矩矢量53和57将变为取向它们最接近的优选的方向，以使得各向异性能力最小化。在这种情形下，磁矩矢量53的优选的方向是相对于正的y和正的x方向的45°角度。这个优选的方向也与在时间t0的磁矩矢量53的初始方向成180°，以及被规定为’0’。因此，MRAM装置10已切换到’0’。将会看到，MRAM装置10也可通过使用在写入字线20和写入位线30中的负的电流旋转磁矩矢量53，57和40而被切换，但它否则被显示用于说明的目的。
现在转到图6，图上显示使用脉冲序列100把’0’写成’1’的触发写模式。图上显示，在每个时间t0，t1，t2，t3，和t4的磁矩矢量53和57以及最终得到的磁矩矢量40，正如以前描述的，显示用相同的电流和磁场方向把MRAM装置10的状态从’0’切换到’1’的能力。因此，MRAM装置10的状态用触发写模式被写入，这相应于图3的区域97。
对于直接写模式，假设磁矩矢量53在幅度上大于磁矩矢量57，这样，磁矩矢量40指向与磁矩矢量53相同的方向，但在零磁场时具有较小的幅度。这个不平衡的磁矩矢量允许偶极子能量，它往往使得总的量与加上的场对准，打破接近平衡的SAF的对称性。因此，只在给定的电流极性的一个方向上才发生切换。
现在转到图7，图上显示使用脉冲序列100使用直接写模式把’1’写成’0’的例子。这里再次地，存储器状态一开始是’1’，磁矩矢量53取向为相对于负x和负y方向的45°，磁矩矢量57取向为相对于正x和正y方向的45°。在正的写入字电流60和正的写入位电流70加上如上所述的脉冲序列后，如上所述地以与触发写模式相同的方式进行写入。应当指出，磁矩矢量在时间t1再次“触发”，但由于不平衡的磁矩矢量和各向异性，最终得到的角度从90°倾斜。在时间t4，MRAM装置10切换到’0’状态，最终得到的磁矩40取向如想要的、在正x和正y方向的45°。当前把’0’写入到’1’时，得到类似的结果，只不过现在是加在负的写入字电流60和负的写入位电流70上。
现在转到图8，图上显示当新的状态是与已存储的状态相同时使用直接写模式写入的例子。在本例中，’0’已经存储在MRAM装置中，以及现在电流脉冲序列重复出现来存储’0’。在时间t1，磁矩矢量53和57试图“触发”，但因为不平衡的磁矩矢量必须对抗加上的磁场工作，旋转消失。因此，由于相反的状态，有附加能量势垒旋转。在时间t2，占主要的磁矩矢量53接近于对准正的x轴，以及离它的初始的各向异性方向小于45°。在时间t3，磁场沿着正的x轴指向。不是进一步顺时针旋转，系统现在通过改变SAF磁矩矢量相对于加上的磁场的对称性而降低它的能量。无源磁矩矢量57穿过x轴以及系统稳定于返回到它的原先的方向的占主要的磁矩矢量53。所以，在时间t4，这时磁场被去除，以及被存储在MRAM装置10中的状态被保持为’0’。这个序列显示如图3的区域95所示的直接写模式的机制。因此，在这方面，写入’0’需要在写入字线60和写入位线70中的正的电流，以及相反，为了写入’1’在写入字线60和写入位线70中需要负的电流。
如果加上较大的磁场，实际上，与触发有关的能量减小以及剪切超过阻止触发事件的、由不平衡的磁矩矢量的偶极子能量创建的附加能量势垒。这时，发生触发事件，以及切换是由区域97描述的。
其中应用直接写模式的区域95可被扩展，即，触发模式区域97可以移到较高的磁场，如果时间t3和t4是相等的或被做成尽可能相等的。在这种情形下，当写入字电流60接通时，磁场方向从相对于位各向异性轴的45°开始，以及然后当写入位电流70接通时移到与位各向异性轴平行。这个例子类似于典型的磁场施加序列。然而，现在写入字电流60和写入位电流70基本上同时被关断，这样磁场方向不再旋转。所以，加上的磁场必须足够大，以使得最终得到的磁矩矢量40移到穿过它的硬件轴不稳定点，写入字电流60和写入位电流70被接通。触发写模式事件现在多半很少发生，因为磁场方向现在只旋转45°，而不是以前的90°。具有基本上一致的下降时间，t3和t4，的优点在于，现在大于磁场上升时间t1和t2的次序没有附加限制。因此，磁场可以以任何次序被接通或也可以是基本上一致的。
前面描述的写方法是高度选择性的，因为只有使得写入字电流60和写入位电流70在时间t2和时间t3之间被接通的MRAM装置才切换状态。这个特性被显示于图9和10。图9显示当写入字电流60没有被接通和写入位电流70被接通时的脉冲序列100。图10显示MRAM装置10的状态的相应的性能。在时间t0，磁矩矢量53和57，以及最终得到的磁矩矢量40如图2所示地取向。在脉冲序列100中，写入位电流70在时间t1被接通。在这个时间期间。HB 90使得最终得到的磁矩矢量40指向正的x方向。
由于写入字电流60永不被接通，最终得到的磁矩矢量53和57永不旋转通过它们的各向异性硬轴不稳定点。结果，磁矩矢量53和57当写入位电流70在时间t3被关断时将使它们再取向最接近的优选的方向，在这种情形下这是在时间t0的初始方向。因此，MRAM装置10的状态不被切换。将会看到，如果写入字电流60在如上所述的类似的时间被接通和写入位电流70没有被接通，将出现相同的结果。这个特性保证在阵列中只有一个MRAM装置将被切换，而其他装置就保持为它们初始的状态。结果，避免不想要的切换，以及误码率被最小化。
图11上显示的是存储器110，包括存储器阵列112、写入字译码器114、写入字线驱动器116、读出字译码器118、读出字线驱动器120、一个或多个传感放大器122、读出位译码器124、写入位译码器126、写入位驱动器128、比较器130、和输出驱动器132。这些元件通过多个线被耦合在一起。例如，读出位译码器124接收由多个地址信号组成的列地址。存储器阵列112是可以用触发操作进行切换的存储器单元的阵列。存储器阵列112的存储器单元的部分是图14所示的存储器阵列200，它是以对于图1的存储器阵列3描述的方法被写入的MRAM单元阵列，其中以在达到180°之前的45°角度的四个步骤进行写入。在这个特定的优选的单元阵列中，有分开的字线和位线用于写入操作和读出操作。
读出字译码器118接收行地址以及被耦合到读出字线驱动器120，它又被耦合到存储器阵列112。为了读出，读出字译码器118根据行地址选择存储器阵列112的读出字线。选择的字线被读出字线驱动器120驱动。读出位译码器124接收列地址以及被耦合在传感放大器122与存储器阵列112之间，读出位译码器124根据列地址从存储器阵列122选择读出位线，以及把它耦合到传感放大器122。传感放大器122检测逻辑状态以及把它耦合到输出驱动器132和比较器130。输出驱动器132对于读出，提供数据输出信号DO。对于写操作，比较器130把由传感放大器122提供的选择的单元的逻辑状态与通过数据输入所提供的、要被写入的想要的逻辑状态进行比较。
写入字译码器114接收行地址以及被耦合到写入字线驱动器116，它又被耦合到存储器阵列112。对于写入，写入字译码器114根据行地址选择存储器阵列122中的写入字线，以及写入字线驱动器又驱动该该选择的写入字线。写入位译码器接收列地址以及被耦合到写入位驱动器128，它被耦合到存储器阵列112。写入位译码器126根据列地址选择写入位线，以及写入位驱动器128又驱动选择的写入位线，以便触发扳动选择的单元的状态。
由于存储器阵列122是触发存储器，写入触发操作只在单元的逻辑状态需要被触发翻转以便达到对于选择的单元的想要的最终得到的逻辑状态时才完成。因此，比较器130接收来自传感放大器122的、对于选择的单元的读操作的输出，以及确定选择的单元是否已具有想要的逻辑状态。如果由行和列地址确定的选择的单元确实具有想要的逻辑状态，则写操作结束。如果选择的单的逻辑状态不同于想要的逻辑状态，则比较器指示写入位驱动器128，继续进行写入，以及用于选择的写入位线的写入位驱动器驱动选择的写入位线。
图12上显示的是图11的存储器110的部分，包括被耦合到写入字线WL的写入字线驱动器116、被耦合到写入位线BL的写入位驱动器128、以及被耦合在写入位线BL与写入字线WL的交叉点的单元134、136、138和140。对于要进行的写入，把电流提供到选择的字线WL，而在选择的写入位线中没有电流流动，以便有足够的时间在沿着选择的写入字线中的存储器单元中造成第一角度改变。在电流仍旧在选择的写入字线中流动时，电流流过选择的写入位线，造成选择的存储器单元的第二角度改变。只有在电流载送的写入位线和写入字线的交叉点处，才发生这种第二角度改变。在电流仍旧在写入位线中流动时，流过选择的写入字线的电流流动结束，造成在选择的存储器单元中的第三角度改变。只有在选择的写入位线和选择的写入字线的交叉点处，才发生这种第三角度改变。当流过选择的写入位线的电流结束时，发生选择的存储器单元的第四角度改变。
下面参照图13的时序图进一步说明存储器110的写操作。通过使能如图13所示的读出字线WLA而在行或列地址中改变，发起读操作和写触发操作，虽然在确定逻辑状态需要被翻转之前不能执行写入，但无论如何，写周期可以开始，正如通过在传感放大器提供它的输出和比较器确定逻辑状态是否需要翻转之前写入字线被使能所表示的。使能(使得电流流过它)写入字线确实造成选择的单元以及沿选择的写入字线的所有的单元的第一角度改变，但如果在电流结束时没有使能写入位线，这个改变又被倒过来。
因此，选择的写入字线可以在比较器作出它的决定之前被使能，因为第一角度改变仅仅通过去除电流就被倒过来。这必须是这种情形，因为在选择的写入字线上的所有的单元都经受第一角度改变以及除了一个以外所有的都没有被选择。然而，只有选择的单元经受第二角度改变，以及它在写入位线被使能时发生。这被显示为在比较器作出逻辑状态改变是想要的决定后发生。第一角度改变被显示为从0°到45°，以及第二角度改变从45°到90°。第三角度改变被显示为当写入字线被禁止时(电流结束)发生。这被显示为从90°到135°。所显示的最终的角度改变是第四改变，以及当写入位线被禁止时发生。这个角度改变被显示为从135°到180°。
这也表明，写的最后阶段可以在发起另一个周期的下一个地址改变后继续进行。周期的开始总是从读出开始，即使该周期是写入周期。地址A被改变到地址B，以及使得读出字线B被选择。这并不干扰以前选择的单元的写入。这显示读出字线改变，但即使地址是仅仅列改变，这样，选择的读出字线不改变，电流的继续流动不还有害地影响写入的完成。还应当指出，在周期开始时，不必使得写入是工作的，因为所有的周期反正从读操作开始。然而，必须足够早地让写使能信号是工作的，以便写入字线成为工作的。
对于选择单个单元已经作出说明，但这是容易理解的。实际上，典型地多个单元将被选择，这是在图11上通过单元之间的信号连接是多个信号线表示的。因此，例如，如果存储器110是×16存储器，比较器130实际上作出16次不同的比较，每个选择的单元一次。在16次比较中，只有表示不匹配的那些比较才使得不匹配的那些选择的单元的进行写操作。导致匹配的选择的单元不被触发。
图14上显示存储器阵列200的一部分和多个驱动器、译码器和传感器块，组合形成存储器核心201。存储器阵列200的一部分包括MRAM装置202、204、206、208、210、212、213、214、216、218、220、222、224、226、227、和228。每个这些MRAM装置具有三条电流路径。三条电流路径的第一电流路径和第二电流路径，被显示为互相正交的，代表写路径。这两条路径载送切换单元的逻辑状态的信号，如图12和13所示。第三电流路径，被显示为在45°角度上的电阻，代表通过磁阻隧道结的读电流路径，被编程为两个可能的电阻状态之一。存储器阵列还包括选择晶体管230、232、234、236、238、240、242、244、260、262、264、266、268、270、272、272、和274，它们分别与相应的MRAM装置202、204、206、208、210、212、213、214、216、218、220、222、224、226、227、和228的作为读电流路径的第三电流路径串联。选择晶体管的这个连接是：这些晶体管的一个电流电极被耦合到第三电流路径以及第二电流电极被耦合到地(VSS)。选择晶体管装置和NRAM装置的每个组合包括存储器单元。
存储器核心201包括写入字线WWL0、WWL1、WWL2、和WWL3，它们穿过MRAM装置的第一电流路径。WWL0穿过MRAM装置202、210、216、和224。WWL1穿过MRAM装置204、212、218、和226。WWL2穿过MRAM装置206、213、220、和227。WWL3穿过MRAM装置208、214、222、和228。存储器阵列200还包括写入位线WBL0、WBL1、WBL2、和WBL3，它们穿过MRAM装置的第二电流路径。WBL0穿过MRAM装置202、204、206、和208。WBL1穿过MRAM装置210、212、213、和214。WBL2穿过MRAM装置216、218、220、和222。WBL3穿过MRAM装置224、226、227、和228。另外存储器阵列200包括读出字线RWL0、RWL1、RWL2、和RWL3，它们被耦合到选择晶体管的栅极。RWL0被耦合到选择晶体管230、238、260、和268。RWL1被耦合到选择晶体管232、240、262、和270。RWL2被耦合到选择晶体管234、242、264、和272。RWL3被耦合到选择晶体管236、244、266、和274。存储器阵列200还包括读出全局位线RGBL0和RGBL1以及组选择线GS0、GS1、GS2和GS3。
存储器阵列200还包括组选择晶体管250、252、254、256、276、278、280、和282，它们用于把存储器单元组耦合到读全局位线。另外，存储器阵列200包括本地位线251、253、255、257、277、279、281、和283，它们每个被耦合到它们的组的MRAM装置的第三电流路径。也就是，对于每个组有一个这样的本地位线。
晶体管250和252把它们的第一电流电极耦合在一起，以及耦合到读全局位线RGBL0。晶体管254和256把它们的第一电流电极耦合在一起，以及耦合到读全局位线RGBL0。晶体管276和278把它们的第一电流电极耦合在一起，以及耦合到读全局位线RGBL1。晶体管280和282把它们的第一电流电极耦合在一起，以及耦合到都全局位线RGBL1。晶体管250、252、254、256、276、278、280、和282，每个把第二电流电极耦合到本地位线251、253、255、257、277、279、281、和283。本地位线251、253、255、257、277、279、281、和283，每个分别被连接到MRAM装置202和204、206和208、210和212、213和214、216和218、220和222、224和226、227和228的第三电流路径。组选择线GS0被耦合到组选择晶体管250和276。组选择线GS1被耦合到组选择晶体管252和278。组选择线GS2被耦合到组选择晶体管254和280。组选择线GS3被耦合到组选择晶体管256和282。
除了存储器阵列200以外，存储器核心201包括写入列译码器/驱动器283、284、285、和286；写入行译码器/驱动器287、289、291、和293；读出行译码器/驱动器288、290、292、和294；以及读出列译码器/驱动器295和296。写入列译码器/驱动器283、284、285、和286分别被耦合到写入字线WBL0、WBL1、WBL2、和WBL3。写入行译码器/驱动器287、289、291、和293分别被耦合到写入位线WWL0、WWL1、WWL2、和WWL3。读出行译码器/驱动器288、290、292、和294分别被耦合到读出字线RWL0、RWL1、RWL2、和RWL3。读出列译码器/驱动器296和295分别被耦合到读全局位线RGBL0和RGBL1。
在运行时，MRAM装置，诸如MRAM装置202，是通过把电流流过选择的写入字线，诸如WWL0，和选择的写入位线，诸如在本例中的WBL0，以触发扳动存储器的状态，而被写入的。另外，状态也可以通过WWL0和WBL0被直接写入，如果存储器单元是直接写入单元而不是触发扳动单元。所有的MRAM装置是通过电流流过特定的MRAM装置的写入字线和写入位线而被选择的。MRAM装置的状态，诸如MRAM装置202，是通过把足够的电压经由读出字线RWL0加到它的相应的选择晶体管，诸如晶体管230的栅极，把足够的电压经由组选择线GS0加到相应的组晶体管，诸如晶体管250的栅极，以及由列译码器/传感放大器296经由读全局位线RGBL0感知选择的MRAM装置，在本例中的MRAM装置202的状态，而被读出的。一个组由把它们的第三电流路径共同连接在一起的MRAM装置组成。因此，由单元加到读全局位线的电容被限制于在该组中的单元。另外，晶体管250和252具有共同连接的电流电极，栅极被耦合到不同的选择线。这具有折叠组的效果，具有共同的全局位线和具有通过分开的全局选择线达到的、在组间的选择。因此，在行方向有附加的线和在列方向有更少的。好处在于，在行方向的线的增加是每个单元组一条。如果组是32，这被认为是优选量，则对于32单元的距离有附加全局选择线。在不折叠的情形下，对于每列有一个读全局位线，而不是对于折叠情形下的每两个列有一个读全局位线。因此，与折叠情形相比较，不折叠情形的效果是对于每两个列(它是两个单元宽度)的一个额外的读全局位线。因此，折衷在有利于折叠的位线方面是明显的。这个空间优点可被使用来增加线的尺寸以减小它们的电阻，或用来减小存储器核心的尺寸，或二者的组合。
而且，通过把写入线与读出线分离开，写入线的一端可被直接连接到电源VDD，消除如果读和写共用同一条线时所需要的第二电流开关。因此，写入驱动器的总的面积是较小的，以及用于存储器核心的平均位尺寸是较小的。另外，通过消除在读和写之间切换线的需要，写电压可对于性能被最佳化，而没有损坏读电路的风险。而且，因为选择晶体管不接收写电压，这些选择晶体管可被做成小得多的尺寸，因为它们不必接收写电平电压。这减小存储器单元的尺寸。当通常对于不同的电压需要不同地制做晶体管时，这是特别重要的。
图15上显示组成MRAM组成202和晶体管230的存储器单元的截面图。这显示利用图14的结构的MRAM装置的普通的单元。在MRAM技术的典型的应用中，MRAM装置将出现在具有巨大的逻辑的电路中，诸如微处理器。在这种情形下，有几层金属来完成逻辑设计，以及在这些金属层形成后再制造MRAM装置的贮存单元。这是由于典型的隧道结不能在400℃以上的温度下处理又不恶化。
MRAM装置202包括隧道结300，互联装置306、互联装置304、以及写电流路径314和302。互联装置304也是本地位线251。晶体管230包括源极324、漏极322、和栅极323。晶体管230的漏极经由互联装置318、互联装置308、互联装置310、和互联装置312(它们被形成为金属层用作为逻辑)被连接到MRAM装置202。这些金属互联层经由熟知的通孔被连接在一起。写电流路径314被形成在同一个金属层上作为互联装置318。栅极323是读出字线RWL0的一部分，被周期地连接到互联装置320。互联装置320的使用是减小RWL0的电阻。这是通常的捆扎技术，避免相对较高的多晶硅的电阻。
图16所示的是对于图15所示的MRAM装置202和晶体管230的取的截面图。这个截面被扩展成包括MRAM装置210和晶体管238。这显示在与互联装置310相同的互联装置的层上的读全局位线。应当指出，隧道结300和WWL0是与截面线偏离的，所以在图16上未示出。在图16上呈现的MRAM装置210的部分是写入位线WBL1。类似于MRAM装置202，MRAM装置21的第三电流路径经由经由互联装置340、互联装置338、互联装置334、和互联装置330被连接到晶体管232。互联装置330和306分别提供到MRAM装置210和202的隧道结的连接。这些截面图表明可以作出这个结构而不需要需要特殊处理的不寻常的结构。
图17所示的是图14所示的结构的替换例的一部分。在这种情形下，在每个组中的存储器单元被排列为串行存储器。相邻的位单元的多个组的每个组被串联连接到参考单元。在这种情形下，参考单元是地。在这个替换例这没有本地位线。对于类似的特性保留类似的装置数目。
本领域技术人员将容易对这里为了说明目的选择的实施例作出各种改变和修正。在这样的修正和改变不背离本发明的精神的情形下，打算把这些修正和改变包括在仅仅由以下的权利要求的合理的解译估计的本发明的范围内。

Claims (21)

1.一种存储器，包括：
被排列成多个行和列的随机存取存储器单元的阵列，多个行和列的每个交叉点形成存储器单元；
多条写入位线，多条写入位线的每条写入位线被使用来把数据值放置在位于随机存取存储器单元的阵列的预定的列内的预定的存储器单元；
多条读出位线，多条读出位线的每条读出位线被使用来读出在位于随机存取存储器单元的阵列的预定的列内的预定的存储器单元中的数据值，多条写入位线是与多条读出位线互相电隔离的。
2.权利要求1的存储器，其中多条写入位线的每条写入位线还包括：
写入位线导体，与在随机存取存储器单元的阵列中的随机存取存储器单元中的磁隧道结紧密地靠近但不直接接触，并被使用来把状态写入到磁隧道结，写入位线导体与所有被使用来读出磁隧道结的状态的数据内容导体电隔离。
3.权利要求1的存储器，还包括：
多个写入位线电流驱动器电路，多个写入位线电流驱动器电路的每个写入位线电流驱动器电路驱动一个或多个预定的写入位线；以及
多个传感放大器电路，多个传感放大器电路的每个传感放大器电路被使用来读出一个或多个预定的读出位线的数据内容，多个传感放大器电路与多个写入位线电流驱动器电路不共用公共的数据内容导体。
4.权利要求1的存储器，其中隧道结存储器单元的多个物理地相邻的列共用公共的全局读出位线。
5.权利要求4的存储器，其中随机存取存储器单元的阵列的多个物理地相邻的列的每个列还包括共用公共本地读出位线导体的多个相邻的位单元组。
6.权利要求4的存储器，其中随机存取存储器单元的多个物理地相邻的列的每个列还包括被串联连接到参考终端的多个相邻的位单元组。
7.权利要求1的存储器，还包括：
多条读出字线，多条读出字线的每条读出字线被与读出位线一起使用来读出在位于存储器单元的预定的行内的预定的单元中的数据值；以及
多条写入字线，多条写入字线的每条写入字线被与写入位线一起使用来把数据值放置在位于存储器单元的预定的列内的预定的存储器单元，多条读出字线是与多条写入字线互相电隔离的。
8.权利要求7的存储器，其中随机存取存储器单元的多个物理地相邻的列共用公共的全局读出位线，以及在相邻的列的同一行内的每个随机存取存储器单元共用多条读出字线的一条公共读出字线。
9.权利要求8的存储器，其中组选择晶体管被组选择信号控制，以便把多个相邻的列的一个列选择地连接到全局读出位线。
10.权利要求7的存储器，还包括：
多个写入字线电流驱动器电路，多个写入字线电流驱动器电路的每个写入字线电流驱动器电路驱动一个或多个预定的写入字线；以及
多个读出字线驱动器电路，多个读出字线驱动器电路的每个读出字线驱动器电路驱动一个或多个预定的读出字线，多个读出字线驱动器电路的每个的输出端是与多个写入字线电流驱动器电路的每个的输出端互相电隔离的。
11.一种在存储器中电隔离电路的方法，包括：
提供多个行和列的随机存取存储器单元的阵列，以在多个行和列的每个交叉点形成存储器单元；
提供多条写入位线，多条写入位线的每条写入位线被使用来把数据值放置在位于随机存取存储器单元的阵列的预定的列内的预定的存储器单元；
提供多条读出位线，多条读出位线的每条读出位线被使用来读出在位于随机存取存储器单元的阵列的预定的列内的预定的存储器单元中的数据值；以及
把多条写入位线与多条读出位线进行电隔离。
12.权利要求11的方法，还包括：
把写入位线导体放置成与在随机存取存储器单元的阵列中的随机存取存储器单元中的磁隧道结紧密地靠近但不直接接触，该写入位线导体被使用来把状态写入到磁隧道结；以及
把写入位线导体与所有被使用来读出磁隧道结的状态的数据内容的导体进行电隔离。
13.权利要求11的方法，还包括：
提供多个写入位线电流驱动器电路，多个写入位线电流驱动器电路的每个写入位线电流驱动器电路驱动一个或多个预定的写入位线；以及
提供多个传感放大器电路，多个传感放大器电路的每个传感放大器电路被使用来读出一个或多个预定的读出位线的数据内容，多个传感放大器电路与多个写入位线电流驱动器电路不共用公共的数据内容导体。
14.权利要求11的方法，还包括：
与随机存取存储器单元的多个物理地相邻的列共用公共的全局读出位线。
15.一种存储器，包括：
被排列成多个行和列的随机存取存储器单元的阵列，多个行和列的每个交叉点形成存储器单元；
多条写入字线，多条写入字线的每条写入字线被使用来把数据值放置在位于随机存取存储器单元的阵列的预定的行上的预定的存储器单元；
多条读出字线，多条读出字线的每条读出字线被使用来读出在位于随机存取存储器单元的阵列的预定的行内的预定的存储器单元中的数据值；以及
多个导体，用于选择地直接连接沿多条读出字线的每条读出字线的预定的点，以便减小在导体末端与沿着字线的每个存储器单元之间的阻抗，多个导体的每个导体是与所有的写入字线互相电隔离的。
16.权利要求15的存储器，还包括：
多个写入字线电流驱动器电路，多个写入字线电流驱动器电路的每个写入字线电流驱动器电路驱动一个或多个预定的写入字线；以及
多个读出字线驱动器电路，多个读出字线驱动器电路的每个读出字线驱动器电路驱动一个或多个预定的读出字线，多个读出字线驱动器电路的每个的输出端是与多个写入字线电流驱动器电路的每个的输出端互相电隔离的。
17.一种存储器，包括：
被排列成多个行和列的随机存取存储器单元的阵列，多个行和列的每个交叉点形成存储器单元；
多条读出位线，多条读出位线的每条读出位线被使用来读出在位于随机存取存储器单元的阵列的预定的列内的预定的存储器单元中的数据值；
多条读出字线，多条读出字线的每条读出字线被与读出位线一起使用来读出在位于存储器单元的预定的行上的预定的存储器单元中的数据值；
其中隧道结存储器单元的多个物理地相邻的列共用公共的全局读出位线以及在相邻的列的同一行内的每个随机存取存储器单元共用多个读出字线的一条公共读出字线；
其中隧道结存储器单元的多个物理地相邻的列的每个列还包括多个相邻的位单元组；以及
其中组选择晶体管被组选择信号控制，以便把来自多个相邻的列的一个列的多个相邻的组的一个组选择地连接到全局读出位线。
18.权利要求17的存储器，其中多个相邻的位单元组的每个组共用公共的本地读出位线导体。
19.权利要求17的存储器，其中多个相邻的位单元组的每个组串联连接到参考终端。
20.一种存储器，包括：
被排列成多个行和列的随机存取存储器单元的阵列，多个行和列的每个交叉点形成存储器单元；
多条写入位线，多条写入位线的每条写入位线使用第一最大电压；以及
随机存取存储器单元的阵列包括晶体管，该晶体管具有小于所述第一最大电压的控制电极氧化物电压额定值。
21.权利要求20的存储器，还包括使用所述第一最大电压的多条写入字线。
CNB03815272XA 2002-06-28 2003-04-29 具有电隔离的读写电路的mram结构 Expired - Fee Related CN100437818C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/185,868 US6903964B2 (en) 2002-06-28 2002-06-28 MRAM architecture with electrically isolated read and write circuitry
US10/185,868 2002-06-28

Publications (2)

Publication Number Publication Date
CN1757076A true CN1757076A (zh) 2006-04-05
CN100437818C CN100437818C (zh) 2008-11-26

Family

ID=29779755

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03815272XA Expired - Fee Related CN100437818C (zh) 2002-06-28 2003-04-29 具有电隔离的读写电路的mram结构

Country Status (10)

Country Link
US (2) US6903964B2 (zh)
EP (1) EP1573743B1 (zh)
JP (1) JP2006508481A (zh)
KR (1) KR20050009763A (zh)
CN (1) CN100437818C (zh)
AT (1) ATE416460T1 (zh)
AU (1) AU2003228725A1 (zh)
DE (1) DE60325089D1 (zh)
TW (1) TWI310552B (zh)
WO (1) WO2004003921A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814314A (zh) * 2009-02-23 2010-08-25 台湾积体电路制造股份有限公司 使用可能性写入对mram单元进行编程
CN108074610A (zh) * 2016-11-18 2018-05-25 爱思开海力士有限公司 阻变存储装置及其读取电路和方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002230965A (ja) * 2001-01-24 2002-08-16 Internatl Business Mach Corp <Ibm> 不揮発性メモリ装置
KR100548997B1 (ko) * 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
US7209383B2 (en) * 2004-06-16 2007-04-24 Stmicroelectronics, Inc. Magnetic random access memory array having bit/word lines for shared write select and read operations
JP4874658B2 (ja) * 2005-02-04 2012-02-15 株式会社東芝 不揮発性半導体記憶装置
JP2006294179A (ja) * 2005-04-14 2006-10-26 Renesas Technology Corp 不揮発性記憶装置
US7276925B2 (en) * 2005-07-01 2007-10-02 P.A. Semi, Inc. Operating an integrated circuit at a minimum supply voltage
US7652494B2 (en) * 2005-07-01 2010-01-26 Apple Inc. Operating an integrated circuit at a minimum supply voltage
JP4823070B2 (ja) * 2005-10-28 2011-11-24 富士通株式会社 磁気メモリ装置及びその書き込み方法
US8072792B2 (en) * 2008-02-15 2011-12-06 Qimonda Ag Integrated circuit with resistive memory cells and method for manufacturing same
KR101264518B1 (ko) 2008-10-06 2013-05-14 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
US7915910B2 (en) 2009-01-28 2011-03-29 Apple Inc. Dynamic voltage and frequency management
US8519495B2 (en) * 2009-02-17 2013-08-27 Seagate Technology Llc Single line MRAM
US8363460B2 (en) * 2010-04-07 2013-01-29 Avalanche Technology, Inc. Method and apparatus for programming a magnetic tunnel junction (MTJ)
CN103456356A (zh) 2012-05-31 2013-12-18 三星电子株式会社 半导体存储器装置和相关的操作方法
KR20140067254A (ko) 2012-11-26 2014-06-05 삼성전자주식회사 메모리 시스템과 이의 동작 방법
WO2014205335A1 (en) * 2013-06-21 2014-12-24 Lawrence Pileggi Bitcell wth magnetic switching elements
JP6276447B1 (ja) * 2017-03-24 2018-02-07 株式会社フローディア 不揮発性半導体記憶装置
JP2020155179A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 半導体記憶装置
JP2021044041A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体記憶装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US123281A (en) * 1872-01-30 Improvement in harness-buckles
JPS58220293A (ja) * 1982-06-15 1983-12-21 Nec Corp 記憶装置
JPH08194679A (ja) * 1995-01-19 1996-07-30 Texas Instr Japan Ltd ディジタル信号処理方法及び装置並びにメモリセル読出し方法
US6246083B1 (en) * 1998-02-24 2001-06-12 Micron Technology, Inc. Vertical gain cell and array for a dynamic random access memory
US6246386B1 (en) * 1998-06-18 2001-06-12 Agilent Technologies, Inc. Integrated micro-display system
US5946227A (en) 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
US6111781A (en) 1998-08-03 2000-08-29 Motorola, Inc. Magnetic random access memory array divided into a plurality of memory banks
US6391483B1 (en) * 1999-03-30 2002-05-21 Carnegie Mellon University Magnetic device and method of forming same
KR100366702B1 (ko) * 2000-02-03 2003-01-08 삼성전자 주식회사 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리
US6185143B1 (en) 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
US6191989B1 (en) 2000-03-07 2001-02-20 International Business Machines Corporation Current sensing amplifier
KR100365296B1 (ko) * 2000-08-01 2002-12-18 한국과학기술연구원 비파괴 판독형 비휘발성 강유전체 메모리의 구동 회로
US6272041B1 (en) 2000-08-28 2001-08-07 Motorola, Inc. MTJ MRAM parallel-parallel architecture
KR100451096B1 (ko) * 2000-09-19 2004-10-02 엔이씨 일렉트로닉스 가부시키가이샤 자기메모리셀어레이를 갖는 비휘발성 반도체메모리장치
JP4656720B2 (ja) * 2000-09-25 2011-03-23 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6335890B1 (en) 2000-11-01 2002-01-01 International Business Machines Corporation Segmented write line architecture for writing magnetic random access memories
KR100380347B1 (ko) * 2000-11-21 2003-04-11 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 리드 방법
JP3812805B2 (ja) * 2001-01-16 2006-08-23 日本電気株式会社 トンネル磁気抵抗素子を利用した半導体記憶装置
JP2002230965A (ja) * 2001-01-24 2002-08-16 Internatl Business Mach Corp <Ibm> 不揮発性メモリ装置
US6743681B2 (en) * 2001-11-09 2004-06-01 Micron Technology, Inc. Methods of Fabricating Gate and Storage Dielectric Stacks having Silicon-Rich-Nitride
US6795334B2 (en) * 2001-12-21 2004-09-21 Kabushiki Kaisha Toshiba Magnetic random access memory
US6839269B2 (en) 2001-12-28 2005-01-04 Kabushiki Kaisha Toshiba Magnetic random access memory
US6498747B1 (en) * 2002-02-08 2002-12-24 Infineon Technologies Ag Magnetoresistive random access memory (MRAM) cross-point array with reduced parasitic effects

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814314A (zh) * 2009-02-23 2010-08-25 台湾积体电路制造股份有限公司 使用可能性写入对mram单元进行编程
CN108074610A (zh) * 2016-11-18 2018-05-25 爱思开海力士有限公司 阻变存储装置及其读取电路和方法
CN108074610B (zh) * 2016-11-18 2021-06-18 爱思开海力士有限公司 阻变存储装置及其读取电路和方法

Also Published As

Publication number Publication date
DE60325089D1 (de) 2009-01-15
EP1573743B1 (en) 2008-12-03
ATE416460T1 (de) 2008-12-15
TW200409116A (en) 2004-06-01
US20050152183A1 (en) 2005-07-14
KR20050009763A (ko) 2005-01-25
WO2004003921A2 (en) 2004-01-08
US20040001358A1 (en) 2004-01-01
US6903964B2 (en) 2005-06-07
EP1573743A2 (en) 2005-09-14
WO2004003921A3 (en) 2005-11-24
US7154772B2 (en) 2006-12-26
JP2006508481A (ja) 2006-03-09
CN100437818C (zh) 2008-11-26
AU2003228725A1 (en) 2004-01-19
TWI310552B (en) 2009-06-01

Similar Documents

Publication Publication Date Title
CN100437818C (zh) 具有电隔离的读写电路的mram结构
US7932571B2 (en) Magnetic element having reduced current density
EP1588372B1 (en) Mram architecture with a grounded write bit line and electrically isolated read bit line
CN1842873A (zh) 向多态磁随机访问存储器单元进行写入的方法
CN1666292A (zh) 写入切换存储器的电路和方法
US20080007991A1 (en) Reversed Magnetic Tunneling Junction for Power Efficient Byte Writing of Mram
US7218556B2 (en) Method of writing to MRAM devices
JP5247872B2 (ja) メモリ装置およびその動作方法
JP2004227754A (ja) ４導体磁気ランダムアクセスメモリにアクセスするためのシステム及び方法
CN117321975A (zh) 一种磁性随机存储器及电子设备
CN1538452A (zh) 四导线磁随机存取存储器单元的系统和方法及解码方案
US7061795B2 (en) Magnetic random access memory device
JP4655936B2 (ja) 半導体記憶装置及び半導体記憶装置のデータ書き込み方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090306

Address after: Arizona USA

Patentee after: Everspin Technologies Inc.

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

ASS Succession or assignment of patent right

Owner name: EVERSPIN TECHNOLOGIES, INC.

Free format text: FORMER OWNER: FREESCALE SEMICONDUCTOR INC.

Effective date: 20090306

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081126

Termination date: 20120429