KR20110059124A - 반도체 메모리 장치 및 이를 위한 서브 워드라인 드라이버 - Google Patents

반도체 메모리 장치 및 이를 위한 서브 워드라인 드라이버 Download PDF

Info

Publication number
KR20110059124A
KR20110059124A KR1020090115760A KR20090115760A KR20110059124A KR 20110059124 A KR20110059124 A KR 20110059124A KR 1020090115760 A KR1020090115760 A KR 1020090115760A KR 20090115760 A KR20090115760 A KR 20090115760A KR 20110059124 A KR20110059124 A KR 20110059124A
Authority
KR
South Korea
Prior art keywords
word line
voltage
sub
driving signal
signal
Prior art date
Application number
KR1020090115760A
Other languages
English (en)
Inventor
경기명
김형수
김동휘
이명진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090115760A priority Critical patent/KR20110059124A/ko
Publication of KR20110059124A publication Critical patent/KR20110059124A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Abstract

개시되는 반도체 메모리 장치는 복수의 워드라인과 복수의 비트라인 간에 접속되는 메모리 셀 어레이, 메인 워드라인 구동신호를 생성하는 메인 워드라인 드라이버 및 복수의 워드라인에 각각 접속되고, 메인 워드라인 구동신호 및 워드라인 선택 신호에 응답하여, 메인 워드라인 구동신호가 인에이블되고 워드라인 선택신호가 디스에이블될 때, 워드라인에 접지전압보다 낮은 제 1 전압을 인가하는 서브 워드라인 드라이버를 포함한다.
서브 워드라인, 커플링

Description

반도체 메모리 장치 및 이를 위한 서브 워드라인 드라이버{Semiconductor Memory Apparatus and Sub-Word line Driver Therefor}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 이를 위한 서브 워드라인 드라이버에 관한 것이다.
반도체 메모리 장치의 집적도가 증가하고 소자의 디자인 룰이 감소함에 따라, 트랜지스터의 채널 길이도 감소되고 있다. 이로 인해 소자의 전류 구동 능력이 낮아져 트랜지스터가 오동작하는 문제가 발생하며, 이를 해결하기 위해 3차원 구조의 게이트를 갖는 반도체 소자가 제시되었다.
도 1은 3차원 구조 게이트를 갖는 반도체 소자의 단면도이다.
이러한 반도체 소자 제조 과정을 간단히 설명하면 다음과 같다. 먼저, 반도체 기판(10) 상에 소자 분리막(12)을 형성하고, 게이트 형성 예정 영역의 반도체 기판(10)을 벌브 형상으로 식각한다. 이후, 전체 구조 상에 절연막(14)을 형성한 다음, 게이트 전극(16A, 16B, 18A, 18B)을 형성한다.
3차원 구조의 게이트를 갖는 반도체 소자는 벌브 형상의 홈 부분을 채널 길이로 확보할 수 있기 때문에 평면 구조의 게이트를 갖는 반도체 소자에 비해 유효 채널 길이를 증가시킬 수 있는 이점이 있다.
그런데, 반도체 장치의 고집적화에 따라 인접 게이트 간의 거리가 감소될 수 밖에 없고, 벌브 형상의 홈에 게이트를 형성함에 따라 인접 게이트 간 거리는 더욱 가까워 지게 된다.
이에 따라 벌브 형상의 홈 상에 형성되는 게이트 전극(16A, 16B)에 있어서, 어느 하나의 게이트 전극(예를 들어, 16A)의 전압이 상승하게 되면 인접 게이트 전극(16B)이 영향을 받아 인접 게이트 전극(16B)의 문턱전압이 감소되는 이웃 게이트 효과(neighbor gate effect)가 발생한다. 또한, 벌브 형상의 홈 상에 형성된 게이트 전극(예를 들어, 16A)이 선택된 경우, 이와 인접한 소자 분리막(12) 상에 형성된 게이트 전극(18A) 간에 커플링 현상이 발생하여 게이트 전극(18A)의 문턱전압이 감소하여 오프 누설전류가 증가하는 문제가 있다.
도 2는 일반적인 반도체 메모리 장치의 구성도이다.
메모리 셀 어레이(28)의 특정 메모리 셀을 선택하기 위해, 메인 워드라인 드라이버(22)는 승압된 전원전압(VPP), 디코더(미도시)로부터 출력되는 어드레스 신호(ADD) 및 접지전원(VSS)을 인가받아 메인 워드라인 구동신호(MWLB)를 출력한다. 하나의 메인 워드라인 드라이버(22)는 예를 들어 4개의 서브 워드라인 드라이버(26-0, 26-1, 26-2, 26-3)과 된다.
워드라인 선택신호 생성부(24-0, 24-1, 24-2, 24-3)는 승압된 전원전압(VPP), 디코더(미도시)로부터 출력되는 어드레스 신호(ADD) 및 접지전원(VSS)을 인가받아 워드라인 선택신호(FX) 및 그 반전 신호(FXB)를 출력한다. 아울러, 워드 라인 선택신호 생성부(24-0, 24-1, 24-2, 24-3)는 서브 워드라인 드라이버(26-0, 26-1, 26-2, 26-3)와 일대일 접속되며, 각 워드라인 선택신호(FX0, FX1, FX2, FX3)는 각각의 서브 워드라인 드라이버(26-0, 26-1, 26-2, 26-3)로 입력된다.
한편, 서브 워드라인 드라이버(26-0, 26-1, 26-2, 26-3)는 메인 워드라인 구동신호(MWLB) 및 워드라인 선택신호(FX)에 응답하여 서브 워드라인 구동신호(SWL)를 출력한다. 서브 워드라인 드라이버(26-0, 26-1, 26-2, 26-3)의 상세 구조를 제 1 서브 워드라인 드라이버(26-1)를 예로 들어 설명하면, 워드라인 선택신호(FX) 공급단자와 접지 단자(VSS) 간에 접속되어 메인 워드라인 구동신호(MWLB)에 의해 구동되는 인버터(P11, N11) 및 인버터(P11, N11)의 출력 단자와 접지 단자(VSS) 간에 접속되어 워드라인 선택신호의 반전신호(FXB)에 응답하여 인버터(P11, N11)의 출력 노드를 풀다운 구동하는 트랜지스터(N12)를 포함한다.
메모리 셀 어레이(28)는 3차원 구조의 게이트를 갖도록 구성된다. 만약, 메모리 셀(M1)이 선택된 경우, 선택된 메모리 셀(M1)의 게이트 전위는 승압된 전원전압 레벨 즉, 펌핑 전압(VPP) 레벨이 된다. 아울러, 선택된 메모리 셀(M1)과 이웃하는 벌브 형상의 게이트를 갖는 메모리 셀(M2) 및 선택된 메모리 셀(M1)과 인접한 소자 분리막 상에 형성된 패싱 게이트를 갖는 메모리 셀(M3)의 게이트 전위는 접지전압(VSS) 레벨이 된다.
그런데, 선택된 메모리 셀(M1)의 게이트 전위가 상승함에 따라 이와 인접한 메모리 셀(M2, M3) 간에 커플링 현상이 발생하게 되고, 결국 인접 메모리 셀(M2, M3)의 문턱전압이 낮아져 오프 누설전류가 증가하게 된다.
이로 인해 리프래쉬 주기가 짧아지게 되며, 이는 소자의 동작 특성을 저하시키는 요인으로 작용한다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 3차원 게이트 구조의 반도체 메모리 장치에서 커플링 현상이 발생하는 경우에도 인접 메모리 셀의 문턱전압을 일정 수준으로 유지할 수 있는 반도체 메모리 장치 및 이를 위한 서브 워드라인 드라이버를 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 3차원 게이트 구조의 반도체 메모리 장치에서 오프 누설전류를 최소화할 수 있는 반도체 메모리 장치 및 이를 위한 서브워드라인 드라이버를 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 메모리 장치는 복수의 워드라인과 복수의 비트라인 간에 접속되는 메모리 셀 어레이; 메인 워드라인 구동신호를 생성하는 메인 워드라인 드라이버; 및 상기 복수의 워드라인에 각각 접속되고, 상기 메인 워드라인 구동신호 및 워드라인 선택 신호에 응답하여, 상기 메인 워드라인 구동신호가 인에이블되고 상기 워드라인 선택신호가 디스에이블될 때, 워드라인에 접지전압보다 낮은 제 1 전압을 인가하는 서브 워드라인 드라이버;를 포함한다.
한편, 본 발명의 일 실시예에 의한 서브 워드라인 드라이버는 복수의 워드라인에 각각 접속되는 서브 워드라인 드라이버로서, 복수의 워드라인을 선택하기 위한 메인 워드라인 구동신호 및 선택된 복수의 워드라인 중 어느 하나를 선택하기 위한 워드라인 선택신호에 응답하여 서브 워드라인 구동신호를 생성하는 워드라인 선택부; 및 상기 메인 워드라인 구동신호에 응답하여, 상기 서브 워드라인 구동신호의 전위를 결정하는 전위 제어부;를 포함한다.
본 발명에 의하면 3차원 게이트 구조의 반도체 메모리 장치에서, 선택된 메모리 셀과 인접한 메모리 셀 간에 발생하는 이웃 게이트 효과 및 패싱 게이트 효과를 억제할 수 있다.
즉, 특정 메모리 셀이 선택된 경우 이와 인접한 메모리 셀의 전위를 접지전압 보다 낮은 레벨로 제어함으로써, 인접 메모리 셀의 문턱 전압이 강하하는 것을 방지할 수 있고, 이에 따라 오프 누설전류를 최소화할 수 있다.
결국, 메모리 셀에 대한 리프래쉬 주기를 증가시킬 수 있고, 반도체 메모리 장치의 동작 특성이 개선되는 이점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명한다.
도 3은 본 발명의 일 실시예에 의한 서브 워드라인 드라이버의 구성도이다.
도시한 것과 같이, 본 발명의 일 실시예에 의한 서브 워드라인 드라이버(100)는 워드라인 선택부(110) 및 전위 제어부(120)를 포함한다.
워드라인 선택부(110)는 워드라인 선택신호(FXn) 공급 단자에 접속되어 메인 워드라인 구동신호(MWLBm)에 의해 구동되는 인버터(P21, N21) 및 인버터(P21, N21) 의 출력단에 접속되어 서브 워드라인(SWLn)의 전위를 풀다운시키는 제 1 풀다운 드라이버(N22)를 포함한다.
또한, 전위 제어부(120)는 인버터(P21, N21)와 네거티브 워드라인 전압 공급 단자(VBBW) 간에 접속되고 메인 워드라인 구동신호(MWLBm)에 의해 구동되어, 서브 워드라인에 네거티브 워드라인 전압(VBBW)을 인가하는 제 2 풀다운 드라이버(P22) 및 제 1 풀다운 드라이버(N22)와 접지단자(VSSI) 간에 접속되고 메인 워드라인 구동신호(MWLBm)에 의해 구동되어 서브 워드라인에 접지전압(VSSI)을 인가하는 제 3 풀다운 드라이버(N23)를 포함한다.
특히, 제 2 풀다운 드라이버(P22)는 메인 워드라인 구동신호(MWLBm)가 인에이블되고, 워드라인 선택신호(FXn)가 디스에이블될 때 서브 워드라인에 네거티브 워드라인 전압(VBBW)을 인가한다. 아울러, 제 3 풀다운 드라이버(N23)는 메인 워드라인 구동신호(MWLBm) 및 워드라인 선택신호(FXn)가 디스에이블될 때 서브 워드라인에 접지전압(VSSI)을 인가한다.
이를 위하여, 인버터(P21, N21)는 메인 워드라인 구동신호(MWLBm)에 의해 구동되며 소스 단자로 워드라인 선택신호(FXn)를 입력받는 제 1 트랜지스터(P21) 및 메인 워드라인 구동신호(MWLBm)에 의해 구동되며, 제 1 트랜지스터(P21)의 드레인 단자에 드레인 단자가 접속되고 전위 제어부(120)의 제 2 풀다운 드라이버(P22)에 소스 단자가 접속되는 제 2 트랜지스터(N21)를 포함하도록 구성된다.
또한, 제 1 풀다운 드라이버(N22)는 제 1 트랜지스터의 드레인 단자(즉, 인버터의 출력 단자)에 드레인 단자가 접속되고 전위 제어부(120)의 제 3 풀다운 드 라이버(N23)에 소스 단자가 접속되며, 워드라인 선택신호의 반전신호(FXBn)에 의해 구동되는 제 3 트랜지스터(N22)를 포함한다.
한편, 제 2 풀다운 드라이버(P22)는 워드라인 선택부(110)에 구비된 제 2 트랜지스터(N21)의 소스 단자에 소스 단자가 접속되고 네거티브 워드라인 전압 공급 단자(VBBW)에 드레인 단자가 접속되어 메인 워드라인 구동 신호(MWLBm)에 의해 구동되는 제 4 트랜지스터(P22) 및 제 3 트랜지스터(N22)의 소스 단자에 드레인 단자가 접속되고 접지단자(VSSI)에 소스 단자가 접속되며, 메인 워드라인 선택신호(MWLBm)에 의해 구동되는 제 5 트랜지스터(N23)를 포함한다.
여기에서, 네거티브 워드라인 전압은 접지전압 레벨보다 낮은 레벨 즉, -0.2~-0.3V 정도가 될 수 있다.
메인 워드라인 선택신호(MWLBm)가 로우 인에이블되고, 워드라인 선택신호(FXn)가 하이 인에이블되는 경우 즉, 특정 서브 워드라인이 선택되는 경우 서브 워드라인(SWLn)에는 워드라인 선택신호(FXn)에 대응하는 전위, 예를 들어 펌핑전압(VPP) 레벨의 전위가 인가된다. 한편, 메인 워드라인 선택신호(MWLBm)가 로우 인에이블되었으나, 워드라인 선택신호(FXn)가 로우 인에이블되는 경우 즉, 메인 워드라인 드라이버에 접속된 다른 서브 워드라인이 선택된 경우에는 미선택 서브 워드라인에 네거티브 워드라인 전압(VBBW) 레벨의 전위가 인가된다.
반면, 메인 워드라인 선택신호(MWLBm)가 하이 레벨로 디스에이블 되는 경우에는 서브 워드라인(SWLn)에 접지전압(VSSI) 레벨의 전위가 인가된다.
요약하면, 특정 메인 워드라인 드라이버가 구동되고, 구동된 메인 워드라인 드라이버에 접속된 복수의 서브 워드라인 중 어느 하나가 선택된 경우, 선택된 서브 워드라인에는 펌핑전압 레벨의 전위가 인가된다. 그러나, 선택된 서브 워드라인과 메인 워드라인 드라이버를 공유하는 미선택 서브 워드라인에는 네거티브 워드라인 전압 레벨의 전위가 인가되도록 한다. 네거티브 워드라인 전압은 접지전압보다 낮은 레벨이므로, 미선택 서브 워드라인 즉, 미선택 메모리 셀의 게이트 전압을 강하시킬 수 있다.
따라서, 선택된 메모리 셀의 게이트 전위가 상승하여 인접 메모리 셀에 발생하는 커플링 현상에 의해 문턱전압이 일부 상승하여도, 게이트 전압을 접지전압보다 낮은 레벨로 강하시켰으므로 문턱전압을 이전과 같은 레벨로 유지할 수 있다.
도 4는 도 3에 도시한 서브워드라인 드라이버가 구비된 반도체 메모리 장치의 구성도이다.
도시한 것과 같이, 본 발명에 의한 반도체 메모리 장치는 복수의 워드라인(WL) 및 비트라인(BL) 간에 접속되고 3차원 구조 게이트를 가지며, 복수의 서브 워드라인이 메인 워드라인 드라이버를 공유하는 메모리 셀 어레이(200), 메인 워드라인 구동신호(MWLBm) 및 워드라인 선택신호(FXn)에 응답하여, 메인 워드라인 구동신호(MWLBm)가 인에이블되고 워드라인 선택신호(FXn)가 디스에이블된 경우, 서브 워드라인에 접지전압 보다 낮은 레벨의 전위를 인가하는 서브 워드라인 드라이버(100-0, 100-1, 100-2, 100-3)를 포함한다.
이에 더하여, 서브 워드라인 드라이버(100-0, 100-1, 100-2, 100-3)는 메인 워드라인 구동신호(MWLBm)가 인에이블되고 워드라인 선택신호(FXn)가 인에이블되는 경우, 서브 워드라인에 펌핑전압 레벨의 전위를 인가한다. 아울러, 메인 워드라인 구동신호(MWLBm)가 디스에이블되는 경우 서브 워드라인에 접지전압 레벨의 전위를 인가한다.
예를 들어, 제 1 메인 워드라인 드라이버에 4개의 서브 워드라인 드라이버가 접속되어 있고, 제 3 서브 워드라인(WL2)에 접속된 메모리 셀(M1)이 선택된 경우를 가정한다. 이 때, 메인 워드라인 선택신호(MWLB0)는 로우 레벨로 인에이블되고, 제 3 워드라인 선택신호(FX2)는 펌핑 전압(VPP) 레벨로 공급된다. 결국, 제 3 서브 워드라인 구동신호(SWL2)는 펌핑 전압(VPP) 레벨로 인가되어, 선택된 메모리 셀(M1)의 제 3 서브 워드라인(WL2) 전위는 펌핑 전압 레벨이 된다.
한편, 제 1 메인 워드라인 드라이버를 공유하며, 제 3 서브 워드라인(WL2)과 이웃하는 미선택 제 4 서브 워드라인(WL3)으로 전위를 인가하는 서브 워드라인 드라이버(100-3)의 출력 노드에는 네거티브 워드라인 전압(VBBW)이 인가된다. 즉, 메모리 셀(M1)과 이웃하는 메모리 셀(M2)에 커플링 현상이 발생하여도, 이웃 메모리 셀(M2)의 게이트에 접지전압 레벨보다 낮은 레벨의 전압을 인가함으로써, 이웃 메모리 셀(M2)의 문턱전압이 강하하지 않도록 하는 것이다.
기존과 비교해 보면, 도 2에 도시한 것과 같이 서브 워드라인 드라이버를 구성하는 경우 이와 같은 상황에 제 4 서브 워드라인(WL3)에 접지전압 레벨의 전위가 인가될 것이다.
그러나, 도 3에 도시한 서브 워드라인 드라이버에서는 워드라인 선택부(110)의 제 1 풀다운 드라이버(N22) 및 전위 제어부(120)의 제 2 풀다운 드라이버(P22) 가 구동되어, 제 4 서브 워드라인 구동 신호(SWL3)가 네거티브 워드라인 전압(VBBW) 레벨로 출력되는 것이다.
마찬가지로, 제 1 메인 워드라인 드라이버를 공유하며, 제 3 워드라인과 패싱 게이트 관계에 있는 미선택 제 2 워드라인(WL1)에 대해서는, 제 2 서브 워드라인 드라이버(100-1)에 구비된 워드라인 선택부(110)의 제 1 풀다운 드라이버(N22) 및 전위 제어부(120)의 제 2 풀다운 드라이버(P22)가 구동되어, 제 2 워드라인(WL1)에 네거티브 워드라인 전압(VBBW)이 인가될 수 있다.
한편, 메인 워드라인 구동신호(MWLBm)가 디스에이블되면, 서브 워드라인 구동신호(SWL)는 접지전압 레벨로 인가된다.
게이트 전극 간의 거리가 점차 감소하고 있는 3차원 구조의 반도체 메모리 소자에서, 인접 메모리 셀 간의 커플링 현상은 트랜지스터의 문턱전압을 낮추어 오프 누설 전류를 증가시키는 원인이 된다. 본 발명은 특정 메모리 셀이 선택되었을 때, 이와 인접한 메모리 셀의 게이트에 접지전압 보다 낮은 레벨의 전압을 인가한다. 따라서, 문턱전압이 강하하는 현상을 방지할 수 있어 오프 누설전류 발생을 감소시킬 수 있다.
이상에서 설명한 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허 청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 3차원 구조 게이트를 갖는 반도체 소자의 단면도,
도 2는 일반적인 반도체 메모리 장치의 구성도,
도 3은 본 발명의 일 실시예에 의한 서브 워드라인 드라이버의 구성도,
도 4는 도 3에 도시한 서브워드라인 드라이버가 구비된 반도체 메모리 장치의 구성도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 서브 워드라인 드라이버 110 : 워드라인 선택부
120 : 전위 제어부

Claims (15)

  1. 복수의 워드라인과 복수의 비트라인 간에 접속되는 메모리 셀 어레이;
    메인 워드라인 구동신호를 생성하는 메인 워드라인 드라이버; 및
    상기 복수의 워드라인에 각각 접속되고, 상기 메인 워드라인 구동신호 및 워드라인 선택 신호에 응답하여, 상기 메인 워드라인 구동신호가 인에이블되고 상기 워드라인 선택신호가 디스에이블될 때, 워드라인에 접지전압보다 낮은 제 1 전압을 인가하는 서브 워드라인 드라이버;
    를 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 서브 워드라인 드라이버는, 상기 메인 워드라인 구동신호 및 상기 워드라인 선택신호가 인에이블될 때, 상기 워드라인에 전원전압을 인가하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 서브 워드라인 드라이버는, 상기 메인 워드라인 구동신호 및 상기 워드라인 선택신호가 디스에이블될 때, 상기 워드라인에 제 2 전압을 인가하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 제 2 전압은 접지전압인 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 메모리 셀 어레이는, 게이트가 반도체 기판 내에 매립된 3차원 구조의 메모리 셀을 포함하는 반도체 메모리 장치.
  6. 제 1 항에 있어서,
    상기 서브 워드라인 드라이버는, 상기 메인 워드라인 구동신호 및 상기 워드라인 선택신호에 응답하여 서브 워드라인 구동신호를 생성하는 워드라인 선택부; 및
    상기 메인 워드라인 구동신호에 응답하여, 상기 서브 워드라인 구동신호의 전위를 결정하는 전위 제어부;
    를 포함하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 워드라인 선택부는, 상기 워드라인 선택신호 공급 단자에 접속되고 상기 메인 워드라인 구동신호에 의해 구동되어 상기 서브 워드라인 구동신호를 출력하는 인버터; 및
    상기 인버터의 출력단에 접속되고 상기 워드라인 선택신호에 의해 구동되어 상기 워드라인의 전위를 풀다운시키는 제 1 풀다운 드라이버;
    를 포함하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 전위 제어부는, 상기 인버터와 상기 제 1 전압 공급 단자 간에 접속되고 상기 메인 워드라인 구동신호에 의해 구동되어, 상기 워드라인에 상기 제 1 전압을 인가하는 제 2 풀다운 드라이버; 및
    상기 제 1 풀다운 드라이버와 접지단자 간에 접속되고 상기 메인 워드라인 구동신호에 의해 구동되어 상기 워드라인에 제 2 전압을 인가하는 제 3 풀다운 드라이버;
    를 포함하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 제 1 전압의 레벨은 -0.2 ~ -0.3V인 반도체 메모리 장치.
  10. 제 8 항에 있어서,
    상기 제 2 전압의 레벨은 접지전압 레벨인 반도체 메모리 장치.
  11. 복수의 워드라인에 각각 접속되는 서브 워드라인 드라이버로서,
    복수의 워드라인을 선택하기 위한 메인 워드라인 구동신호 및 선택된 복수의 워드라인 중 어느 하나를 선택하기 위한 워드라인 선택신호에 응답하여 서브 워드라인 구동신호를 생성하는 워드라인 선택부; 및
    상기 메인 워드라인 구동신호에 응답하여, 상기 서브 워드라인 구동신호의 전위를 결정하는 전위 제어부;
    를 포함하는 서브 워드라인 드라이버.
  12. 제 11 항에 있어서,
    상기 워드라인 선택부는, 상기 워드라인 선택신호 공급 단자에 접속되고 상기 메인 워드라인 구동신호에 의해 구동되어 상기 서브 워드라인 구동신호를 출력하는 인버터; 및
    상기 인버터의 출력단에 접속되고, 상기 워드라인 선택신호에 의해 구동되어 워드라인의 전위를 풀다운시키는 제 1 풀다운 드라이버;
    를 포함하는 서브 워드라인 드라이버.
  13. 제 12 항에 있어서,
    상기 전위 제어부는, 상기 인버터와 제 1 전압 공급 단자 간에 접속되고 상기 메인 워드라인 구동신호에 의해 구동되어, 워드라인에 상기 제 1 전압을 인가하는 제 2 풀다운 드라이버; 및
    상기 제 1 풀다운 드라이버와 제 2 전압 공급 단자 간에 접속되고 상기 메인 워드라인 구동신호에 의해 구동되어 상기 워드라인에 상기 제 2 전압을 인가하는 제 3 풀다운 드라이버;
    를 포함하는 서브 워드라인 드라이버.
  14. 제 13 항에 있어서,
    상기 제 1 전압의 레벨은 -0.2 ~ -0.3V인 서브 워드라인 드라이버.
  15. 제 14 항에 있어서,
    상기 제 2 전압의 레벨은 접지전압 레벨인 서브 워드라인 드라이버.
KR1020090115760A 2009-11-27 2009-11-27 반도체 메모리 장치 및 이를 위한 서브 워드라인 드라이버 KR20110059124A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090115760A KR20110059124A (ko) 2009-11-27 2009-11-27 반도체 메모리 장치 및 이를 위한 서브 워드라인 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090115760A KR20110059124A (ko) 2009-11-27 2009-11-27 반도체 메모리 장치 및 이를 위한 서브 워드라인 드라이버

Publications (1)

Publication Number Publication Date
KR20110059124A true KR20110059124A (ko) 2011-06-02

Family

ID=44394315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090115760A KR20110059124A (ko) 2009-11-27 2009-11-27 반도체 메모리 장치 및 이를 위한 서브 워드라인 드라이버

Country Status (1)

Country Link
KR (1) KR20110059124A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099196B2 (en) 2013-01-25 2015-08-04 Samsung Electronics Co., Ltd. Semiconductor memory device and method of operating the same
US9922710B1 (en) 2016-11-18 2018-03-20 SK Hynix Inc. Resistance variable memory apparatus and read circuit and method therefor
CN114283874A (zh) * 2020-09-28 2022-04-05 长鑫存储技术有限公司 记忆体测试电路及其测试方法
WO2022083137A1 (zh) * 2020-10-23 2022-04-28 长鑫存储技术有限公司 字线驱动电路与动态随机存取存储器
US11830553B2 (en) 2020-10-23 2023-11-28 Changxin Memory Technologies, Inc. Word line drive circuit and dynamic random access memory
US11886733B2 (en) 2020-09-28 2024-01-30 Changxin Memory Technologies, Inc. Circuit for testing a memory and test method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099196B2 (en) 2013-01-25 2015-08-04 Samsung Electronics Co., Ltd. Semiconductor memory device and method of operating the same
US9922710B1 (en) 2016-11-18 2018-03-20 SK Hynix Inc. Resistance variable memory apparatus and read circuit and method therefor
CN114283874A (zh) * 2020-09-28 2022-04-05 长鑫存储技术有限公司 记忆体测试电路及其测试方法
US11886733B2 (en) 2020-09-28 2024-01-30 Changxin Memory Technologies, Inc. Circuit for testing a memory and test method thereof
CN114283874B (zh) * 2020-09-28 2024-02-06 长鑫存储技术有限公司 记忆体测试电路及其测试方法
WO2022083137A1 (zh) * 2020-10-23 2022-04-28 长鑫存储技术有限公司 字线驱动电路与动态随机存取存储器
US11830553B2 (en) 2020-10-23 2023-11-28 Changxin Memory Technologies, Inc. Word line drive circuit and dynamic random access memory

Similar Documents

Publication Publication Date Title
TWI428932B (zh) 半導體記憶體裝置及其驅動方法
US7397708B2 (en) Technique to suppress leakage current
JP2013069356A (ja) 半導体記憶装置
KR101623080B1 (ko) 백 바이어스 전압의 리플 노이즈를 줄이는 반도체 메모리 장치 및 그 구동 방법
KR100700147B1 (ko) 반도체 메모리 장치의 서브 워드라인 구동회로 및 서브워드라인 구동 방법
US20100157716A1 (en) Sub word line driving circuit
KR20110059124A (ko) 반도체 메모리 장치 및 이를 위한 서브 워드라인 드라이버
JP4280060B2 (ja) ワードライン駆動回路
US7606095B2 (en) Semiconductor memory device having a precharge voltage supply circuit capable of reducing leakage current between a bit line and a word line in a power-down mode
JP2008287826A (ja) 半導体記憶装置
KR101095730B1 (ko) 앤티퓨즈를 기반으로 하는 반도체 메모리 장치
US7035128B2 (en) Semiconductor memory device and semiconductor integrated circuit device
US7110282B2 (en) Semiconductor memory device allowing accurate burn-in test
EP2800098B1 (en) Biasing split gate memory cell during power-off mode
US7898898B2 (en) Semiconductor memory apparatus having a sub-word line driver for increasing an area margin in the memory core area
CN113517012B (zh) 半导体装置保护电路和相关联的方法、装置和系统
KR20170053422A (ko) Gidl 스크린을 위한 워드라인 드라이버, 이를 이용하는 반도체 메모리 장치 및 테스트 방법
KR20120037187A (ko) 반도체 메모리 장치 및 그의 동작 방법
US7808858B2 (en) Method and circuit for driving word line of memory cell
KR100861209B1 (ko) 서브 워드 라인 드라이버를 포함하는 반도체 소자
US6128221A (en) Circuit and programming method for the operation of flash memories to prevent programming disturbances
KR100486257B1 (ko) 서브워드라인 구동신호 발생회로 및 방법
JP2000348484A (ja) 少なくとも一つのメモリーセルにカップリングされたシングルビットラインを有する強誘電体メモリ素子
KR20050014171A (ko) 불휘발성 강유전체 메모리 장치
JP5184237B2 (ja) 判定回路及び判定方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination