CN113808637A - 磁阻式随机存取存储器 - Google Patents

Abstract

本发明提供一种磁阻式随机存取存储器。该磁阻式随机存取存储器包含多个存储器单元、运作单元、电压产生器，及输入/输出电路。运作单元包含多个存储器单元中的多组存储器单元。电压产生器用来分压一电压控制信号以提供多笔控制信号，并选择性地输出多笔控制信号至输入/输出电路。输入/输出电路再依据多笔控制信号分别输出多笔切换脉冲信号至运作单元中的多组存储器单元，其中多笔切换脉冲信号的脉冲宽度或电平彼此相异。

Description

磁阻式随机存取存储器

技术领域

本发明涉及一种磁阻式随机存取存储器，尤其涉及一种可确保写入运作时数据正确性的磁阻式随机存取存储器。

背景技术

相较于以传统的电荷来存储位信息的存储器，磁阻式随机存取存储器(magnetoresistive random-access memory，MRAM)以磁性阻抗效果来进行数据的存储，其具备高速数据传输、密度高、体积轻、低耗电及耐撞击等优点，因此特别适合应用于高阶的便携式电子产品。

图1为现有技术中一种使用旋转力矩转移(spin-torque-transfer，STT)技术的MRAM阵列的示意图。MRAM阵列中每一MRAM单元包含一选择晶体管12和一磁性穿遂接面(magnetic tunnel junction，MTJ)晶体管14，其中选择晶体管12的控制端耦接至相对应的字线(word line)WL，而MTJ晶体管14耦接至选择晶体管12的第一端和相对应位线(bitline)BL之间。每一MTJ晶体管14包含一数据磁层和一参考磁层，在写入运作时可通过相对应位线施加一合适切换脉冲信号，通过改变数据磁层的磁化方向可将MTJ晶体管14的电阻值调节为代表逻辑状态“0”或“1”，藉以存储位信息。

由于工艺或材料差异，不同MTJ晶体管可能各自具备相异的切换特性，也就是说需要不同的切换脉冲信号才能改变其数据磁层的磁化方向。假设切换第一MTJ晶体管状态所需的第一切换脉冲信号大于切换第二MTJ晶体管状态所需的第二切换脉冲信号，当施加第一切换脉冲信号至MRAM阵列时，第一MTJ晶体管可旋转至预期的磁化方向，而对第二MTJ晶体管状态来说过大的第一切换脉冲信号会造成焦耳加热(Joule heating)，使得第二MTJ晶体管无法旋转至预期的磁化方向，上述后跳跃(back hopping)现象会让数据无法正确地写入MRAM单元。

发明内容

本发明提供一种磁阻式随机存取存储器，其包含多个存储器单元的一存储器阵列、一运作单元、一电压产生器，以及一输入/输出电路。该运作单元包含该多个存储器单元中一第一至一第N组存储器单元，其中N为大于1的整数。该电压产生器包含一输入端，用来接收一电压控制信号；多个输出端；一分压电路，用来分压该电压控制信号以提供多个控制信号；多个开关，该多个开关中一第一至一第N开关用来选择性地将该多个控制信号中一第一至一第N控制信号分别耦接至该多个输出端中一第一至一第N输出端。该输入/输出电路耦接至该电压产生器的该多个输出端，用来在接收到该第一至该第N控制信号时分别输出一第一至一第N切换脉冲信号至该运作单元中的该第一至该第M组存储器单元，其中该第一至该第N切换脉冲信号的脉冲宽度或电平彼此相异。

附图说明

图1为现有技术中一种使用旋转力矩转移技术的MRAM阵列的示意图。

图2为本发明实施例中一种STT MRAM装置的功能方块图。

图3为本发明实施例STT MRAM装置中MRAM阵列的示意图。

图4A和4B为本发明实施例每一MRAM单元中MTJ晶体管的实作方式和数据状态的示意图。

图5为本发明实施例中决定切换脉冲信号的脉冲宽度或电平的方法流程图。

图6A-6C为本发明实施例中施加至MRAM单元的切换脉冲信号的示意图。

图7A～7C为本发明实施例中施加切换脉冲信号至MRAM阵列时每一MRAM单元中MTJ晶体管的数据磁层磁化方向的示意图。

图8为本发明实施例中电压产生器实作方式的示意图。

【主要元件符号说明】

10：STT MRAM装置

12：选择晶体管

14：磁性穿遂接面晶体管

50、61～64：MRAM单元

52：数据磁层

54：参考磁层

56：穿遂磁层

60、72、74：运作单元

100：MRAM阵列

200：列选择电路

210：列解码器

220：列驱动器

300：行解码器

400：输入/输出电路

500：控制电路

510～550：控制电路

600：电压产生器

610：分压电路

620：开关电路

WL、WL₁～WL_B:字线

BL、BL₁～BL_A:位线

OUT₁～OUT_N:输出端

R₁～R_N:电阻

SW₁～SW_N:开关

W₁～W₃:脉冲宽度

L₁～L₃:电平

D_IN、D_OUT:数据

VC₁～VC_N:控制信号

P₁～P_N:切换脉冲信号

ADDX:地址信号

CLK:时序信号

MS:模式信号

VCS:电压控制信号

具体实施方式

图2为本发明实施例中一种STT MRAM装置10的功能方块图。STT MRAM装置10包含一MRAM阵列100、一列选择电路200、一行解码器300、一输入/输出电路400、一控制电路500，以及一电压产生器600。

图3为本发明实施例STT MRAM装置10中MRAM阵列100的示意图。MRAM阵列100包含多个MRAM单元50，可通过多条位线BL₁～BL_A耦接至行解码器300，以及可通过多条字线WL₁～WL_B耦接至列选择电路200，其中A和B为大于1的整数。每一MRAM单元50包含一选择晶体管和一MTJ晶体管(如图1所示，未显示在图3)，设置在相对应位线和字线的交会处，其中每一字线耦接至相对应列的A个MRAM单元50中的选择晶体管，而每一位线耦接至相对应行的B个MRAM单元50中的MTJ晶体管。在写入运作时，被选定MRAM单元50的选择晶体管可通过相对应字线而被导通，使得数据通过相对应位线而被写入被选定MRAM单元50的MTJ晶体管。

在本发明中，数据可同时写入包含多个MRAM单元50的运作单元。在一实施例中，每一运作单元可包含耦接至同一条字线的A个MRAM单元50，如图3中的运作单元72所示。在另一实施例中，每一运作单元可包含耦接至同一条位线的B个MRAM单元50，如图3中的运作单元74所示。在另一实施例中，运作单元可包含耦接至A条位线中相邻a条位线和B条字线中相邻b条字线的a*b个MRAM单元，其中a为介于1和A之间的整数，而b为介于1和B之间的整数。然而，每一运作单元的组成并不限定本发明的范围。

列选择电路200包含一列解码器210和一列驱动器220，列解码器210可选取欲写入或读取的字线，而列驱动器220可施加相对应电压至被选取字线和未选取字线，进而开启耦接至被选取字线的MRAM单元50中的选择晶体管，并截止耦接至未选取字线的MRAM单元50中的选择晶体管。

输入/输出电路400可包含一感应放大器和一写入驱动器(未显示)，可将数据D_IN写入MRAM阵列100或读取MRAM阵列100的数据D_OUT。输入/输出电路400可依据N个控制信号VC₁～VC_N来分别提供N个切换脉冲信号P₁～P_N至MRAM阵列100，其中N为大于1的整数，且N个切换脉冲信号P₁～P_N的脉冲宽度或电平彼此相异。行解码器30可依据一地址信号ADDX来选取欲写入或读取的位线，进而依据时序信号CLK来将N个切换脉冲信号P₁～P_N中相对应的切换脉冲信号输出至每一运作单元中的特定MRAM单元。

图4A和4B为本发明实施例每一MRAM单元50中MTJ晶体管的实作方式和数据状态的示意图。MTJ晶体管包含一数据磁层52、一参考磁层54，以及一穿遂磁层56，其中数据磁层52和参考磁层54的磁化方向由箭头来表示。数据磁层52的磁化方向会随着外加磁场而在相反的两种磁性状态之间切换，藉以存储位信息。参考磁层54则是由已固定磁性状态的磁性材料所构成，因此不会被外加磁场改变其磁化方向。穿遂磁层56的电阻值是由数据磁层52和参考磁层54的相对磁化方向来决定：当施加一切换脉冲信号至MTJ晶体管使其数据磁层52的磁化方向和参考磁层54的磁化方向反平行(anti-parallel)时，穿遂磁层56的电阻值很高，此时MTJ晶体管处在关闭状态(off state)，如图4A所示；当施加一切换脉冲信号至MTJ晶体管使其数据磁层52的磁化方向和参考磁层54的磁化方向平行时，穿遂磁层56的电阻值很低，此时MTJ晶体管处在导通状态(on state)，如图4B所示。

MRAM单元所存储的数据是由其MTJ晶体管的状态来决定。在一实施例中，当MTJ晶体管处在关闭状态时，其相对应MRAM单元50内存数据可视为逻辑1；当MTJ晶体管处在导通状态时，其相对应MRAM单元50内存数据可视为逻辑0。在另一实施例中，当MTJ晶体管处在关闭状态时，其相对应MRAM单元50内存数据可视为逻辑0；当MTJ晶体管处在导通状态时，其相对应MRAM单元50内存数据可视为逻辑1。然而，MRAM单元所存储数据和其MTJ晶体管状态的定义方式并不限定本发明的范围。

由于工艺或材料差异，不同MRAM单元的MTJ晶体管可能各自具备相异的切换特性，也就是说需要不同的切换脉冲信号才能改变其数据磁层52的磁化方向，进而在导通状态和关闭状态之间切换。如前所述，若施加固定切换脉冲信号可能会造成后跳跃现象，影响写入数据的正确性。因此，本发明的输入/输出电路40可依据N个控制信号VC₁～VC_N来分别提供N个切换脉冲信号P₁～P_N，其中多个切换脉冲信号P₁～P_N的脉冲宽度或电平彼此相异。

图5为本发明实施例中决定切换脉冲信号P₁～P_N的脉冲宽度或电平的方法流程图，其包含下列步骤：

步骤510：通过实验来取得切换脉冲信号P₁的脉冲宽度W₁和/或电平L₁，其中脉冲宽度W₁和/或电平L₁相关MRAM阵列100中具最大切换信号值的MRAM单元。

步骤520：通过实验来取得切换脉冲信号P_N的脉冲宽度W_N和/或电平L_N，其中脉冲宽度W_N和/或电平L_N相关MRAM阵列100中具最小切换信号值的MRAM单元。

步骤530：计算切换脉冲信号P₁和P_N之间的脉冲宽度差异和/或电平差异。

步骤540：依据切换脉冲信号P₁和P_N之间的脉冲宽度差异和/或电平差异来决定N的值。

步骤550：依据切换脉冲信号P₁和P_N之间的脉冲宽度差异和/或电平差异来决定MRAM阵列100中其它MRAM单元的切换脉冲信号的特性。

图6A-6C为本发明实施例中施加至MRAM单元的切换脉冲信号的示意图。为了说明目的，图6A-6C显示了N＝3时的实施例，亦即在执行图5所示方法后判定MRAM阵列100包含三种相异切换特性的MRAM单元。

在图6A所示的实施例中，切换脉冲信号P₁～P₃具相同脉冲宽度，但其电平依序递减，亦即W₁＝W₂＝W₃而L₁>L₂>L₃。在图6B所示的实施例中，切换脉冲信号P₁～P₃具相同电平，但其脉冲宽度依序递减，亦即W₁>W₂>W₃而L₁＝L₂＝L₃。在图6C所示的实施例中，切换脉冲信号P₁～P₃的脉冲宽度和电平皆依序递减，亦即W₁>W₂>W₃而L₁>L₂>L₃。

图7A～7C为本发明实施例中施加切换脉冲信号P₁～P_N至MRAM阵列100时每一MRAM单元50中MTJ晶体管的数据磁层磁化方向的示意图。为了说明目的，假设每次写入运作是将数据同时写入包含6x6个MRAM单元的运作单元60，且在执行图5所示的方法后判定运作单元60包含三种相异切换特性的MRAM单元，亦即输入/输出电路400会提供3个相异的切换脉冲信号P₁～P₃，如图6A-6C所示。

在本发明中，输入/输出电路400会通过行解码器300依序提供切换脉冲信号P₁至运作单元60中第一组MRAM单元、提供切换脉冲信号P₂至运作单元60中第二组MRAM单元，以及提供切换脉冲信号P₃至运作单元60中第三组MRAM单元，其中第一组MRAM单元包含运作单元60中所有MRAM单元，第二组MRAM单元的数量不大于第一组MRAM单元的数量，且第三组MRAM单元的数量不大于第二组MRAM单元的数量。

在输入/输出电路400首先通过行解码器300提供切换脉冲信号P₁至运作单元60中第一组MRAM单元后，图7A显示了每一MRAM单元中MTJ晶体管的磁化方向(由箭头表示)。由于切换脉冲信号P₁的脉冲宽度和/或电平是依据具最大切换信号值的MRAM单元(在图7A中以空白方格和61来标示)来决定，上述MRAM单元61的MTJ晶体管会旋转至预期的磁化方向(例如水平方向朝右)，而其它具较小切换信号值的MRAM单元(在图7A中以斜线方格和62来标示)中MTJ晶体管会因后跳跃现象而无法旋转至预期的磁化方向。因此，输入/输出电路400接下来只会通过行解码器300提供切换脉冲信号P₂至运作单元60中第二组MRAM单元(MRAM单元62)，而不会提供切换脉冲信号P₂至运作单元60中已经达到预期磁化方向的MRAM单元61。

在输入/输出电路400接着通过行解码器300提供切换脉冲信号P₂至运作单元60中第二组MRAM单元后，图7B显示了每一MRAM单元中MTJ晶体管的磁化方向(由箭头表示)。由于切换脉冲信号P₂的脉冲宽度和/或电平是依据具第二大切换信号值的MRAM单元(在图7B中以点状方格和63来标示)来决定，上述MRAM单元63中的MTJ晶体管会旋转至预期的磁化方向(例如水平方向朝右)，而其它具较小切换信号值的MRAM单元(在图7B中以斜线方格和64来标示)中MTJ晶体管会因后跳跃现象而无法旋转至预期的磁化方向。因此，输入/输出电路400接下来只会通过行解码器300提供切换脉冲信号P₃至运作单元60中第三组MRAM单元(MRAM单元64)，而不会提供切换脉冲信号P₂至运作单元60中已经达到预期磁化方向的MRAM单元61和63。

在输入/输出电路400接着通过行解码器300提供切换脉冲信号P₃至运作单元60中第三组MRAM单元后，图7C显示了每一MRAM单元中MTJ晶体管的磁化方向(由箭头表示)。由于切换脉冲信号P₃的脉冲宽度和/或电平是依据具最小切换信号值的MRAM单元(在图7B中以斜线方格和64来标示的MRAM单元)来决定，上述MRAM单元64中的MTJ晶体管会旋转至预期的磁化方向(例如水平方向朝右)。因此，在输入/输出电路400依据通过行解码器300提供切换脉冲信号P₁-P₃至运作单元60中第一至第三组MRAM单元后，每一MRAM单元中的MTJ晶体管皆能旋转至预期的磁化方向，如图7C所示。

控制电路50可依据一模式信号MS来产生时序信号CLK和电压控制信号VCS。时序信号CLK可包含写入致能信号、读取致能信号、感应致能信号和放电信号等，使得列选择电路200、行解码器300和输入/输出电路400能依此执行相关写入/读取运作。电压产生器60可依据电压控制信号VCS来提供N个控制信号VC₁～VC_N，使得输入/输出电路400能依此分别提供切换脉冲信号P₁～P_N。

图8为本发明实施例中电压产生器600实作方式的示意图。电压产生器600包含一分压电路610和一开关电路620，其在一输入端接收电压控制信号VCS，并分别在N个输出端OUT₁～OUT_N提供N个控制信号VC₁～VC_N。分压电路610包含N个电阻R₁～R_N，串联在电压产生器600的输入端和接地电位GND之间，用来分压电压控制信号VCS以提供N个控制信号VC₁～VC_N。开关电路620包含N个开关SW₁～SW_N，分别用来选择性地将N个控制信号VC₁～VC_N耦接至该第一至该第N输出端。

在本发明中，开关电路620中N个开关SW₁～SW_N的控制信号可由控制电路50来提供，或是由其他装置依据时序信号CLK来提供。通过选择性导通开关电路620中特定数量的开关，电压产生器600可输出相对应的控制信号。举例来说，当开关SW₁为导通而开关SW₂～SW_N为截止时，电压产生器600会输出控制信号VC₁，其中VC₁＝VCS；当开关SW_N为导通而开关SW₁～SW_N-1为截止时，电压产生器600会输出控制信号VC_N，其中VC_N＝VCS*R_N/(R₁+R₂+...+R_N)。

综上所述，本发明的STT MRAM装置包含一电压产生器，其可依据不同MRAM单元的切换特性来提供相对应的控制信号，使得输入/输出电路能依此依序提供相对应脉冲信号至每一运作单元中不同组MRAM单元，进而让每一MRAM单元中的MTJ晶体管皆能旋转至预期的磁化方向。因此，本发明能改善后跳跃现象，进而确保STT MRAM装置在执行写入运作时的数据正确性。

以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种磁阻式随机存取存储器，其包含：

包含多个存储器单元的存储器阵列；

第一运作单元，其包含该多个存储器单元中第一至第N组存储器单元，其中N为大于1的整数；

电压产生器，其包含：

输入端，用来接收电压控制信号；

多个输出端；

分压电路，用来分压该电压控制信号以提供多个控制信号；

多个开关，该多个开关中第一至第N开关用来选择性地将该多个控制信号中第一至第N控制信号分别耦接至该多个输出端中第一至第N输出端；以及

输入/输出电路，耦接至该电压产生器的该多个输出端，用来在接收到该第一至该第N控制信号时分别输出第一至第N切换脉冲信号至该第一运作单元中的该第一至该第M组存储器单元，其中该第一至该第N切换脉冲信号的脉冲宽度或电平彼此相异。

2.如权利要求1所述的磁阻式随机存取存储器，其中：

该分压电路包含第一至第N电阻，串联在该输入端和接地电位之间；

该第一至该第N控制信号中第n控制信号的值相关于该第一至该第N电阻中第n电阻至该第N电阻上的跨压；且

n为介于1和N之间的整数。

3.如权利要求1所述的磁阻式随机存取存储器，其中：

该第一至该第N组存储器单元中第(n+1)组存储器单元所包含的存储器单元数量不大于该第一至该第N组存储器单元中第n组存储器单元所包含的存储器单元数量；且

n为介于1和N之间的整数。

4.如权利要求1所述的磁阻式随机存取存储器，其中：

该第一至该第N切换脉冲信号中第(n+1)切换脉冲信号的电平低于第n切换脉冲信号的电平；且

n为介于1和N之间的整数。

5.如权利要求1和4中任一所述的磁阻式随机存取存储器，其中：

该第一至该第N切换脉冲信号中第(m+1)切换脉冲信号的脉冲宽度小于第m切换脉冲信号的脉冲宽度；且

m为介于1和N之间的整数。

6.如权利要求1所述的磁阻式随机存取存储器，其还包含：

平行设置的多条位线；以及

平行设置的多条字线，垂直于该多条位线，其中：

该多个存储器单元分别设置在该多条位线和该多条字线的多个交会处；且

该第一运作单元中该第一至该第N组存储器单元皆耦接在该多条位线中相对应位线或该多条字线中相对应字线。

7.如权利要求1所述的磁阻式随机存取存储器，其还包含：

至少一解码器，用来决定该第一运作单元中该第一至该第N组存储器单元的地址；且

控制电路，用来在接收到相关写入运作的模式信号时提供该电压控制信号，其中该输入/输出电路还用来依据该第一至该第N组存储器单元的地址分别输出该第一至该第N切换脉冲信号至该第一运作单元中的该第一至该第M组存储器单元。

8.如权利要求1所述的磁阻式随机存取存储器，其还包含：

第二运作单元，其包含该存储器阵列中M组存储器单元，其中M为大于1的整数，其中：

该多个开关中M个开关用来选择性地将该多个控制信号中的M笔控制信号分别耦接至该多个输出端中的M个输出端；而

该输入/输出电路还用来在接收到该M笔控制信号时分别输出M笔切换脉冲信号至该第二运作单元中的该M组存储器单元。

9.如权利要求8所述的磁阻式随机存取存储器，其还包含：

平行设置的多条位线；

平行设置的多条字线，垂直于该多条位线，其中：

该多个存储器单元分别设置在该多条位线和该多条字线的多个交会处，其中：

该第一运作单元中该第一至该第N组存储器单元皆耦接在该多条字线中相对应字线；且

该第二运作单元中该M组存储器单元皆耦接在该多条位线中相对应位线。

10.如权利要求8所述的磁阻式随机存取存储器，其还包含：

至少一解码器，用来决定该第一运作单元中该第一至该第N组存储器单元的地址以及决定该第二运作单元中该M组存储器单元的地址；且

控制电路，用来在接收到相关写入运作的模式信号时提供该电压控制信号，其中该输入/输出电路还用来依据该第一至该第N组存储器单元的地址分别输出该第一至该第N切换脉冲信号至该第一运作单元中的该第一至该第M组存储器单元，或依据该M组存储器单元的地址分别输出该M笔切换脉冲信号至该M组存储器单元。

Images