TW454185B - Magnetic random access memory array divided into a plurality of memory banks - Google Patents
Magnetic random access memory array divided into a plurality of memory banks Download PDFInfo
- Publication number
- TW454185B TW454185B TW088113174A TW88113174A TW454185B TW 454185 B TW454185 B TW 454185B TW 088113174 A TW088113174 A TW 088113174A TW 88113174 A TW88113174 A TW 88113174A TW 454185 B TW454185 B TW 454185B
- Authority
- TW
- Taiwan
- Prior art keywords
- magnetic
- line
- memory
- lines
- random access
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Description
454185 五 發明說明(l) 年8月3曰在吳國提出該申請,專利申請號碼為 ,發明說明一個磁性隨 憶器; 丨 一個具有多個# ,陰^ •更明確地說明 慎哭4 ^個隐。°組之磁性隨機存取記憶器,每一個印 u D ',且_有位兀線配置在—條參照線的兩側。 。 個抗磁性的奴機存取 (MRAM) 記憶器裝置,包括多個磁— 種非揮發性的 果将以^思从 性記憶益早兀。已知該抗磁性效 ’、夕s ^勝捲呈現’由磁性層和非磁性層交替堆聂。 個磁性:己憶器單元上的磁性阻抗,分別指出當磁性 、磁化向里指向該相同或相反方向時的最小值和最大值。 兩個磁性層中該等相同或相反方向的磁化向量分別稱為” 仃和反平行”狀態。當一個記憶器裝置使用磁性材 日守則例如分別將平行和反平行方向在邏輯上定義為" 和"1"狀態。藉一個切換點上一個磁場的應用很快地將 性層中該等磁化向量轉換成另一個方向,並維持該磁化 向(即使沒有一個磁場)。 該MR AM裝置通常在金屬線的交點上配置磁性記憶器單元 (置放成列和行)。例如,在一個聯合待決、定名為”具共7 旱字元和數位線之抗磁性隨機存取記憶器"的美國專利申 請(摩托羅拉(Motorola)檔案號碼CR98-038 )中說明該心〇 電路,於1 998年7月提出並讓渡給該相同的受讓人,且以 提及的方式併入本文中。
4 54 1 85 五、發明說明(3) ' -- 在溫度變化上具有一個高容許量。 登明總 藉提供一個抗磁性隨機存取記憶器(MRAM)裝置,以 地滿足該等所需和其它—七,甘士 & 貝貝 g,每一個1 3 1 f匕而求其中該MRAM裝置包括記憶器 元線和該參照線平行,1配置:^位-線及數位線。位 線垂直的字元線和數位線形參照線…。與位元 置磁性記憶器單元,用以 =:,其中在s亥等交點上配 線的交點上配置參照磁性記‘二二:在該等參照線和數位 -個非磁性層將磁性層隔開,° :兀。-個5己憶态單元藉 整個基座上使該記憶體二層和非磁性層。於J 性,允許記憶器單元指示::〔成”和大小-致的困難 象特徵。…方止誤讀一磁滞後現 明將-個記憶器陣列分割成“固己隱益早兀中的狀態,本發 丁以刀口 !战多個記情、哭組。备一個 組包括一條參照線,及在該夂自’…°、· °己憶器 在該基座上,开編位元綠二:線兩測形成的位元線。因 憶器早兀和簽照記憶器單元 还〖生記 象特徵。 /、有该專相同或類似的滯後現 凰式既 圖1,說明一個MRAM裝詈Φαα , 的週邊裝置電路; 中的-個記憶器組電路和其它 圖2 ’說明一個簡化和擔右,
ΜΑ 4 ^ S 充的磁性記憶器單元,其中D 一個非磁性層將磁性層隔開; 从
如圖3,顯示一個圖示 單元的滯後現象特徵; 例證說明圖2中所述該磁性記憶器 ,說明一個肢AM元件電路的另一個體系; °兒月具有四個記憶器組之一個完全的MR AM裝置。 較可取體系詳述 包=1^兒明一 _個記憶器組電路1〇和其它的週邊裝置電路, 個、ϋ is個位兀/參照線選擇器11,一個數位線控制12,一
導ΐίϋ13及—個比較器電路14。該等電路建構在-個半 或一個玻璃基座上。雖然於圖丨中僅例證說明一個記 :益組’但應察知一個MRAM裝置包括多個記憶器組且 更^的記憶器容量,將於下文中就圖5說明之。 ’、 •己k态組10有磁性記憶器單元(記憶器單元)15_18,及 多照記憶器單元19和2〇。將記憶器單元15_18置放在"感應 或位元線21-24"和"轉矩或數位線25和26(與位元線21_24" 垂直)11的交點上,同時將參照記憶器單元丨9和2 〇置放在— 條參照線2 7和數位線2 5、2 6的交點上。記憶器單元丨5 _ J 8 和參照單元1 9、2 0形成該相同的單元結構,如圖3中所例 證說明的,將於下文中討論該細節。記憶器單元丨5 —丨8、
參照單元1 9順序地和電晶體28-32耦合’以控制"記憶器單 元15-18和參照單元19"中一個到"一條接地或公用線33”的 電流。如圖1中可視’記憶器組丨〇有一條單一的參照線和 四條位元線。四條位元線中每兩條位元線對稱地配置在該 參照線的兩側,藉以使位元線和參照線上的每一個記憶器 單元緊密地置放在該基座上◦雖然記憶器組丨〇包括該參照
第8頁 454 1 85 五'發明說明(5) 線兩側的兩條位元線,但再另外增加其它 _ 該記憶器容量係可能的。 ’、立兀線以擴充 位元線2 1-24、參照線27和選擇器η管理 34-38耦合,以便分別提供一個感應電流、刀換電晶體 流。數位線控制1 2將數位線2 5和2 6置放在$ — μ “、、冤 元相鄰’並將線39-40和電晶體28- 32耦合。回廯=:早 一個信號的電晶體41和42,將位元線21、2q : Γ終端43上 47的非反向輸入44、45耦合,同時回應終端5〇上_ ^ 、 的電晶體48和49,亦將位元線22 '24和比軔哭“—個信號 卞人命、47的非 反向輸入44、45耦合。由一個終端52上一個作祙扯& IU L观控制的雪( 晶體51 ’將參照線27和比較器46、47的反向輸入53、M 、 合。比較器46、47比較"非反向輸入44 ' 45上的電壓"和, 反向輸入5 3、5 4上的參照電壓",以於輸出端$ 5、5 6上產 生輸出信號0〇和h 〇 例如,一個用以於目標單元1 5、i 7中讀取狀態的操作 中’選擇器1 1將打開信號傳遞給電晶體34、36和38的閘電 極,以分別啟動位元線2 1、23和參照線27。接著,線控制 1 2提供線3 9上的一個打開信號,以允許電晶體2 8 - 3 2打 開。因此’由一個箭頭5 7指示的一個感應電流I s,從.—條 電源線58 ’經由電晶體34、目標單元1 5和電晶體28流至公( 用線33 ’同時由一個箭頭59指示的一個感應電流Is’ ,從 電源線58,經由電晶體36、目標單元17和電晶體30流至公 用線33。除了感應電流is和is’之外,亦提供一個參照電 流Ir(由一個箭頭60表示),從電源線58,經由電晶體38、
4 54 I 85 五、發明說明(6) i過:3:3晶體32至公用線33。感應電流1時Is’在 外,參照電产匕較益46、〇的非反向輸入44、45中。此 並經由ΐ晶ΐ心二產生—個電壓下降, 中。比較器46、4=ΐϊ:46、47的反向輸入53、54 如,當橫過目輕。。 和反向輸入上的電壓值。例 的該電壓:早兀以的該電壓下降高於橫過參照單元19 信號;否則在S i 1較器46在輸出端55上提供一個高電壓 從岣 别出端5 5上呈現一個低電壓。 仗綠選摆5| 1 1 參照電流ΙγΊρ引用至電晶體38上的一個閘電壓,控制 上產生—個最大個磁性記憶器單元在-個反平行狀態 最小雷没ν . 電£Vmax,並在一個平行狀態上產生一個 V f( ^ =11,則參照電流ΙΓ調整產生一個參照電壓
Vnun間有個參照磁性單元時產生的),以便在W和 間有一個二分之一的電壓;即, 為 Verf _ (Vmax + Ymin) / 2 電晶Μ入目;單元15中的狀態,❹,線選擇tm打開 41 ,允1龄ΐ在終端43上提供一個打開信號以打開電晶體 開電晶r63 :;:'。同時,一個位元線程式控制62打 呢線^ a _接者由—個箭頭64指示的位元電流ib,從電 ^流至八Ϊ由電晶體61、位元線21、電晶體41和電晶體63 位電流Ιγ1/ = 3一二此/卜,線控制12啟動數位線25,以提供數 分別ΐ 4兹π一個箭頭65指示〕。位元電流Ib和數位電流Id 石琢。將該等磁場向目標單元1 5中組合。I b和I d
454185 五、發明說明(7) ΠΠ場;,f換目標單元15中的該等磁化向 變更一己情ί!: :::7016-18 ’該等個別的磁場小於 泣七好1心°。早兀中5亥磁化方向所需的該磁場。該位元電 二i :插位電流中至少有一個電流必須為可反向的,以將 兩J不同的狀態儲存於該選取的目標單元中體 線控制12管理數位電流η的該等方向。二程 i FaV ^ '^39 ίσ40" - ^ 1 32。同時抑制比較器46和47,且於一程 間’沒有電流流經參照線23。 、工’ 茸;說明一個簡化和擴充的記憶器單元結構7。之一個 庳、主立嬈=’及圖2中記憶器單元7〇的滯後現象特徵?5。 思,,、它形悲的磁性記憶器單元可用於該記憶裝置 器單元7G有三層,包括第…層磁性層η和第二層 ,層72,並由一非磁性層73隔開。第一和第二層磁性層 .σ 2分別利用磁性材料’如鐵化鈷(c〇Fe)和鈷化鎳鐵 (NiFeCo)。例如由一置放在和層71相鄰的反含鐵磁性層 (未顯示)磁性固定第一層磁性層71中的磁化向量。第二層 磁!生層7 2為磁性游離的,交替磁化向量以回應一個外部的 磁場。非磁性層73,例如由—種絕緣材料(如三氧化二鋁 (Al^〇3))所形成,且厚度約為3〇a。該薄層允許非磁性層73 在第一和第二層磁性層71、7 2間形成一個地道連接,其中 ^道電流流經该地道連接。如於圖3中將察知,該記 隐益單兀的一個磁性阻抗隨著第二層磁性層7 2中的磁化方 向而變,並導致非磁性層73中的一個地道電流改變。將該
4541 8 5
五、發明說明(8) 專磁性層墓制# a 757, 6 95中所^ /質上將該磁化排齊,如美國專利號碼5, 磁i “ ϊ Γ和強圖户3的橫座標指示引用至記憶器單元7。中-阻抗。假設記憶;單示記憶器單元7〇的該磁性 72中的磁化向量: : ^為*沒有外部磁場下、層71和 下,則該外部 向量在-個磁_上切換至左▲ 2二中的磁化 於該反平行狀態(相反的方向)中向中的磁化向量 此,記憶器單元70的磁性阻抗㈣二:前^所示。因 從H1變更’如曲線78所示,則第二層磁’該磁場 量在一個磁場H2上切換至右邊。因此,二2中的磁化向 低Μ,且層Π和72中的磁化向量指向^磁場^抗《降 頭79所示。於美國專利號碼5, 768, 1 8 1向,如箭 元結構的一個例證。 τ 5兄明該記憶器單 現轉向圖4 ’例證說明另一個體系"—μ — 2中的單元70類似),該等單元在列和行二二陣列80 ’’(和圖 起見’僅例證說明四個單元81—84,但仃向東。為了方便 實際上可適合建構的單元數。提供多個兩用任: 一個兩極體和單元81-84中的其中—個。。収心-88,母 體系中’藉-個電子傳導部份,將早凡相關聯。於該 終端連接至該相關聯單元該較低或二…兩極體的一個 包括如一層傳導層或合金的材料,=竹磁性層上,其可 必1將該等兩極體整合
第12頁 454 1 85 五 '發明說明(9) ----- ---- f :個基ί或較高層,並以該傳導部分將該等兩極體形成 w兩極肢的一部分。該兩極體的一第二個終端連接至一 ,感應線,士該單元該等第一和第二層磁性層的其它終端 、接至條字疋線,如美國專利號碼5,7 3 4,6 0 5中所示。 山 ^ 8 1有一層磁性層連接至兩極體8 5的一個終 端’且該其它的磁性層連接至—位元線6。。兩極體Μ的第 二個終糕連接至一條字元線I。如是,藉選取位元線心和 子獨—無二地定址單元以。可由位元線b◦和字元線 0 3連接的感應裝置輕易快速地感應到單元8丨中任何阻抗 的改變:為選取單元81,兩極體85為正向偏差的。一旦兩 極體85為正向偏差時,電流即從位元線BQ,經由單元8丨和 兩極體85流至字元線Wq。其它所有的兩極體86_88為反向 偏差的。因此,沒有電流流經單元8 2 _ 8 4。 圖5說明一個完全的〇錄電路9〇,包括記憶器組91_94, 一個位το/參照線控制95,數位線控制96,選擇器”及一 個比較器電路98。該等電路建構在一個半導體或一個玻璃 基座上。MRAM電路有四個記憶器組91_94。應注意,一旦 要求更多的§己憶器容量時,即建立更多的記憶器組。下文 中將僅討論記憶器組91,因記憶器組92_94和記憶器組91 具有該相同的電路結構和操作。 記憶器組91包括一條參照線R. LI NE〇,及一百二十八 條、分割成四組的位元線B. Line0-B. LINE 127,即第一組 為位凡線B.LINE0-B.LINE31,第二組為位元線B.LINE32- B.LINE63 ’第三組為位元線B.UNE64 —B LINE95,第四組
第13頁 五 '發明說明(ίο) 為位元線8几1,96-8.11題127。在一個基座上,第一組/ 第二組位元線和第三組/第四組位元線係對稱和實體地配 置在參照線R · L I NE 0的兩側。磁性記憶器單元配置在位元 線B. LINEO-B. LINE127 和數位線D. LINEO-D. LINE N 的交點 上,同時參照磁性記憶器單元置放在參照線r. L I NE 0和數 位線D. L I N E 0 - D,L I N E N的交點上。每一個記憶器單元,例 如和一個電晶體105耦合,以回應一條字元線w. UNE0上一 個信號的一個單元1 0 1,打開和關閉位元線Β· LI NE〇提供給 單元1 0 1的一個感應電流。如先前連同圖4所述,可以一個 兩極體替換電晶體105。 於一個讀取操作模式中,在每一組中選取並啟動一條位 7L線,以讀取一個目標單元中的磁性狀態。例如,當線控 制95選取該第一組中的位元線B· LINE〇、該第二組中的位 το線B. UNE32、該第三絚中的位元線B. LINE64及該第四組 中的位兀線B. LINE96時,則線控制96同時傳遞字元線 W· LIΝΕ 0上的一個打開信號。接著,啟動目標單元丨〇卜 m ’以_分別提供在那一點上的感應電流。於該等位元線 啟動的同a夺線控制9 5提供一個參照電流至參照線 」4,。π :以產生一個參照電壓橫過一個參照記憶器單 TC106 °藉選擇器97,將户 ( 、 肘铋過目標早το 1 0 1 -1 0 4的電壓下降1 和該參照電壓引用至出赫4 匕卓乂态111 - 1 1 4上。例如,錯位元線 B. LINE0將橫過目浐罝士 7 ηι ^早7G 1 〇 1的一個電·壓下降傳導至選擇器 9 7中,同時經由表昭绩r τ τ λτ p n /線R _ L I ΝΕΟ將該參照電壓提供給選擇 器97。選擇器97將位元線B. UNE0和參照線R. U _分別連
454185 五、發明說明(11) 接至比較器1 1 1的非反向輸入1 1 5和反向輸入1 1 6上。最 後,比較器1 1 1評估兩個輸入上的電壓,以在一個輸出端 11 7上設定一個輸出信號0Q。 對第二、第三和第四組執行和上面對第一組一樣的處 理,以允許比較器1 1 8 - 11 9分別在輸出端1 1 8 - 1 2 0上提供輸 出信號h-Os。此外,記憶器組92-94以和記憶器組9 1該相 同的功能操作之,因此提供輸出信號04-015。如是,具有 四個記憶器組的記憶器裝置9 0 (每一個記憶器組包括四組) 同時提供1 6個輸出。 如是,已充分地說明一種新的和改良的MR AM裝置,其中( 在一個基座上配置記憶器組,每一個記憶器組包括位元線 和一條參照線,並在該等每一個記憶器組上配置磁性記憶 器單元和參照記憶器單元。 該等單元具有非常薄的層。就大體而論,將該整個基座 上每一層寬度控制為相同不變的、以使該等所有單元具有 該等相同的滯後現象特徵曲線,係非常困難的。於該MRAM 裝置中,在每一個記憶器組中該參照線的兩侧置放位元 線。該特徵提供一個穩定的讀取功能,因選取和啟動一個 和一參照單元密接的目標單元,且兩個單元在實質上具有^ 該等相同的滯後現象特徵。 '
第15頁
Claims (1)
- 4 54 1 8 5 六、申請專利範圍 1. 一個磁性隨機存取記憶器陣列,包括: 多個第一條線組,該等多個第一條線組的每一組具有多 個平行置放的第一條線,且係電傳導性的; 多個第二條線,和該等多個第一條線垂直,且係電傳導 性的; 多個磁性記憶器單元,每一個磁性記憶器單元置放在該 等多個第一條線和該等多個第二條線的每一個交點上,且 在該交點上和一第一條線電子耦合; 一條參照線,和該等多個第一條線平行,且係電傳導性 的;及 ( 多個參照磁性記憶器單元,每一個參照磁性記憶器單元 置放在該參照線和該等多個第二條線的每一個交點上, 且和該參照線電子耦合; 其中每一個磁性記憶器單元和每一個參照磁性記憶器單 元具有磁性層,且由一個非磁性層將磁性層隔開。 2. 如申請專利範圍第1項之磁性隨機存取記憶器陣列, 更進一步包括多個比較器,每一個比較器具有一第一個輸 入、一第二個輸入及一個輸出,該第一個輸入和每一個第 一條線組中的該等多個第一條線耦合,且該第二個輸入和 該參照線耦合。 ' 3. 如申請專利範圍第2項之磁性隨機存取記憶器陣列, 更進一步包括一個線選擇器,用以將該第一個輸入電子連 接至該每一個第一條線組中的該等多個第一條線的其中一 條0O:\59V59398.PTD 第16頁 J54 1 85 六 、申請專利範圍 4.如申請專利範圍第1項之磁性隨機存取記憶器陣列, 更進一步包括多個開關和多個參照開關,每一個開關十每 一個磁性記,器單元連接,以允許一個電流流入該每一個 磁性1,器單元中’且每一個參照開關和每一個參照磁性 記憶器單兀連接,以允許一個參照電流流入該每一個參照 磁性記憶器單元中。 5.如申研專利範圍第1項之磁性隨機存取記憶器陣列, 更進一步包括一第二條線控制器,用以啟動該等多個第二 條線的其中一條。 6. 一個磁性隨機存取記憶器陣列,包括: ( 一個半導體基座,其中於該半導體基座上形成該磁性隨 機存取記憶器陣列; 參照磁性S己憶器單元置放在一條參照線上,且係電傳導 性的;及 記憶器組,每一個記憶器組包括磁性記憶器單元,且對 稱地置放在該參照線的兩侧。 7 ·如申請專利範圍第6項之磁性隨機存取記憶器陣列, 其中該等每一個參照磁性記憶器單元和該等每一個磁性記 憶器單元具有磁性層,且由一個非磁性層將磁性層隔開。 8. 一個磁性隨機存取記憶器裝置,包括: 1 多個記憶器陣列,每一個記憶器陣列包括: 多個記憶器組,每一個具有多個磁性記憶器單元的記憶 器組置放在第一條線和與該等第一條線垂直的第二條線的 交點上’第一條線和第二條線係電傳導性的,且每一個磁O:\59\59398.PTD 第17頁 454185 六、申請專利範圍 ___ 性記憶器單元在每一個交點上和一第一條線電人 多個參照磁性記憶器單元,置放在一條盥該 σ ,及 平行的參照線和該等第二條線的交點上 線 導性的,且每一個參照磁性記憶Μ元在每係電傳 該參照線電輕合; 固父點上和 -第-個控制器,和該等多個第一條線、該电 合,用以啟動每―個記憶器組中該等多 ^線= 照線的其中一條; 保線、該參 一第二個控制器,和該等多個第二條 該等多個第二條線的其中一條; 柄D用以啟動 -個線選擇器,用以選取每一個記憶器組 ( 一條線的該其中一條;及 τ多個第 多個比較器,每一個比較器具有一第—個 個輸入及一個輪出,該第一個輸入和該等^ 、一第二 該其中-…,且該第二個比較器和該參線的 9. 如申睛專利範圍第8項之磁性隨機存取^ 5。 其中該磁性記憶器單元具有一第一層磁性;°、憶器裳置, 性層及一非磁性層(夾在該第一和二 e 第二層磁 第一層磁性層電子連接至該第一條線上 生層中間),該 10. 如申請專利範圍第9項之磁性隨在 更進-步包括多個開關,每一個開關和C憶器陣列,( 接,用以將每一個磁性記憶器的該第個第二條線連 子耦合。 s和一條公用線電 O:\59\59398.PTD 第18頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/128,020 US6111781A (en) | 1998-08-03 | 1998-08-03 | Magnetic random access memory array divided into a plurality of memory banks |
Publications (1)
Publication Number | Publication Date |
---|---|
TW454185B true TW454185B (en) | 2001-09-11 |
Family
ID=22433205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088113174A TW454185B (en) | 1998-08-03 | 1999-11-16 | Magnetic random access memory array divided into a plurality of memory banks |
Country Status (6)
Country | Link |
---|---|
US (2) | US6111781A (zh) |
EP (1) | EP1105879B1 (zh) |
JP (1) | JP4574010B2 (zh) |
DE (1) | DE69930129T2 (zh) |
TW (1) | TW454185B (zh) |
WO (1) | WO2000008650A1 (zh) |
Families Citing this family (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256224B1 (en) * | 2000-05-03 | 2001-07-03 | Hewlett-Packard Co | Write circuit for large MRAM arrays |
DE19853447A1 (de) | 1998-11-19 | 2000-05-25 | Siemens Ag | Magnetischer Speicher |
US6244331B1 (en) * | 1999-10-22 | 2001-06-12 | Intel Corporation | Heatsink with integrated blower for improved heat transfer |
US6185143B1 (en) * | 2000-02-04 | 2001-02-06 | Hewlett-Packard Company | Magnetic random access memory (MRAM) device including differential sense amplifiers |
JP4477199B2 (ja) * | 2000-06-16 | 2010-06-09 | 株式会社ルネサステクノロジ | 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリへのアクセス方法および磁気ランダムアクセスメモリの製造方法 |
US6317376B1 (en) * | 2000-06-20 | 2001-11-13 | Hewlett-Packard Company | Reference signal generation for magnetic random access memory devices |
US6272041B1 (en) * | 2000-08-28 | 2001-08-07 | Motorola, Inc. | MTJ MRAM parallel-parallel architecture |
US6331943B1 (en) * | 2000-08-28 | 2001-12-18 | Motorola, Inc. | MTJ MRAM series-parallel architecture |
DE10045042C1 (de) * | 2000-09-12 | 2002-05-23 | Infineon Technologies Ag | MRAM-Modulanordnung |
JP2002170377A (ja) * | 2000-09-22 | 2002-06-14 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
JP2002100181A (ja) * | 2000-09-27 | 2002-04-05 | Nec Corp | 磁気ランダムアクセスメモリ |
JP4149647B2 (ja) | 2000-09-28 | 2008-09-10 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
US6335890B1 (en) * | 2000-11-01 | 2002-01-01 | International Business Machines Corporation | Segmented write line architecture for writing magnetic random access memories |
US6587370B2 (en) * | 2000-11-01 | 2003-07-01 | Canon Kabushiki Kaisha | Magnetic memory and information recording and reproducing method therefor |
TW584976B (en) * | 2000-11-09 | 2004-04-21 | Sanyo Electric Co | Magnetic memory device |
JP4726292B2 (ja) * | 2000-11-14 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
JP4577334B2 (ja) * | 2000-11-27 | 2010-11-10 | 株式会社日立製作所 | 半導体装置 |
JP4667594B2 (ja) * | 2000-12-25 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
JP3920565B2 (ja) * | 2000-12-26 | 2007-05-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US7242922B2 (en) * | 2000-12-29 | 2007-07-10 | Vesta Corporation | Toll free calling account recharge system and method |
US6426907B1 (en) | 2001-01-24 | 2002-07-30 | Infineon Technologies North America Corp. | Reference for MRAM cell |
US6873547B1 (en) * | 2001-02-23 | 2005-03-29 | Read Rite Corporation | High capacity MRAM memory array architecture |
JP4712204B2 (ja) * | 2001-03-05 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | 記憶装置 |
JP5355666B2 (ja) * | 2001-04-26 | 2013-11-27 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
JP4731041B2 (ja) * | 2001-05-16 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
JP2002367364A (ja) | 2001-06-06 | 2002-12-20 | Sanyo Electric Co Ltd | 磁気メモリ装置 |
US6515896B1 (en) * | 2001-07-24 | 2003-02-04 | Hewlett-Packard Company | Memory device with short read time |
JP4434527B2 (ja) * | 2001-08-08 | 2010-03-17 | 株式会社東芝 | 半導体記憶装置 |
US6829158B2 (en) * | 2001-08-22 | 2004-12-07 | Motorola, Inc. | Magnetoresistive level generator and method |
US6869855B1 (en) | 2001-09-02 | 2005-03-22 | Borealis Technical Limited | Method for making electrode pairs |
JP4780874B2 (ja) * | 2001-09-04 | 2011-09-28 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
JP3853199B2 (ja) * | 2001-11-08 | 2006-12-06 | Necエレクトロニクス株式会社 | 半導体記憶装置及び半導体記憶装置の読み出し方法 |
JP4461804B2 (ja) * | 2001-12-14 | 2010-05-12 | 株式会社日立製作所 | 半導体装置 |
JP2003197872A (ja) * | 2001-12-26 | 2003-07-11 | Canon Inc | 磁気抵抗効果膜を用いたメモリ |
US6760244B2 (en) | 2002-01-30 | 2004-07-06 | Sanyo Electric Co., Ltd. | Magnetic memory device including storage elements exhibiting a ferromagnetic tunnel effect |
AU2003201760A1 (en) | 2002-04-04 | 2003-10-20 | Kabushiki Kaisha Toshiba | Phase-change memory device |
JP4282314B2 (ja) * | 2002-06-25 | 2009-06-17 | シャープ株式会社 | 記憶装置 |
US6693824B2 (en) | 2002-06-28 | 2004-02-17 | Motorola, Inc. | Circuit and method of writing a toggle memory |
US6903964B2 (en) * | 2002-06-28 | 2005-06-07 | Freescale Semiconductor, Inc. | MRAM architecture with electrically isolated read and write circuitry |
US6850455B2 (en) * | 2002-08-02 | 2005-02-01 | Unity Semiconductor Corporation | Multiplexor having a reference voltage on unselected lines |
US6856536B2 (en) * | 2002-08-02 | 2005-02-15 | Unity Semiconductor Corporation | Non-volatile memory with a single transistor and resistive memory element |
US6834008B2 (en) * | 2002-08-02 | 2004-12-21 | Unity Semiconductor Corporation | Cross point memory array using multiple modes of operation |
US6970375B2 (en) * | 2002-08-02 | 2005-11-29 | Unity Semiconductor Corporation | Providing a reference voltage to a cross point memory array |
US6798685B2 (en) * | 2002-08-02 | 2004-09-28 | Unity Semiconductor Corporation | Multi-output multiplexor |
US6831854B2 (en) * | 2002-08-02 | 2004-12-14 | Unity Semiconductor Corporation | Cross point memory array using distinct voltages |
US6753561B1 (en) | 2002-08-02 | 2004-06-22 | Unity Semiconductor Corporation | Cross point memory array using multiple thin films |
US6917539B2 (en) * | 2002-08-02 | 2005-07-12 | Unity Semiconductor Corporation | High-density NVRAM |
KR100496858B1 (ko) * | 2002-08-02 | 2005-06-22 | 삼성전자주식회사 | 비트라인 클램핑 전압에 상관없이 기준 셀로 일정 전류가흐르는 마그네틱 랜덤 억세스 메모리 |
US6850429B2 (en) * | 2002-08-02 | 2005-02-01 | Unity Semiconductor Corporation | Cross point memory array with memory plugs exhibiting a characteristic hysteresis |
US6859382B2 (en) * | 2002-08-02 | 2005-02-22 | Unity Semiconductor Corporation | Memory array of a non-volatile ram |
JP2004079632A (ja) * | 2002-08-12 | 2004-03-11 | Toshiba Corp | 半導体集積回路装置 |
US6791865B2 (en) * | 2002-09-03 | 2004-09-14 | Hewlett-Packard Development Company, L.P. | Memory device capable of calibration and calibration methods therefor |
KR100506932B1 (ko) * | 2002-12-10 | 2005-08-09 | 삼성전자주식회사 | 기준 셀들을 갖는 자기 램 소자 및 그 구조체 |
JP3766380B2 (ja) * | 2002-12-25 | 2006-04-12 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法 |
US6714442B1 (en) * | 2003-01-17 | 2004-03-30 | Motorola, Inc. | MRAM architecture with a grounded write bit line and electrically isolated read bit line |
US6667899B1 (en) | 2003-03-27 | 2003-12-23 | Motorola, Inc. | Magnetic memory and method of bi-directional write current programming |
US7123530B2 (en) * | 2003-10-09 | 2006-10-17 | Micron Technology, Inc. | AC sensing for a resistive memory |
KR100528341B1 (ko) * | 2003-12-30 | 2005-11-15 | 삼성전자주식회사 | 자기 램 및 그 읽기방법 |
US7075817B2 (en) * | 2004-07-20 | 2006-07-11 | Unity Semiconductor Corporation | Two terminal memory array having reference cells |
US7327600B2 (en) * | 2004-12-23 | 2008-02-05 | Unity Semiconductor Corporation | Storage controller for multiple configurations of vertical memory |
US8084835B2 (en) * | 2006-10-20 | 2011-12-27 | Avalanche Technology, Inc. | Non-uniform switching based non-volatile magnetic based memory |
JP4675362B2 (ja) * | 2007-08-10 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4712779B2 (ja) * | 2007-10-19 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
JP2008084533A (ja) * | 2007-11-09 | 2008-04-10 | Renesas Technology Corp | 薄膜磁性体記憶装置 |
KR101068573B1 (ko) * | 2009-04-30 | 2011-09-30 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US8605520B2 (en) * | 2010-09-22 | 2013-12-10 | Magic Technologies, Inc. | Replaceable, precise-tracking reference lines for memory products |
JP5165040B2 (ja) * | 2010-10-15 | 2013-03-21 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP5138056B2 (ja) * | 2011-03-03 | 2013-02-06 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
JP5213980B2 (ja) * | 2011-03-23 | 2013-06-19 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
JP5192566B2 (ja) * | 2011-05-27 | 2013-05-08 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
CN103456356A (zh) | 2012-05-31 | 2013-12-18 | 三星电子株式会社 | 半导体存储器装置和相关的操作方法 |
US8750018B2 (en) | 2012-06-04 | 2014-06-10 | Samsung Electronics Co., Ltd. | Sense amplifier circuitry for resistive type memory |
US9070424B2 (en) | 2012-06-29 | 2015-06-30 | Samsung Electronics Co., Ltd. | Sense amplifier circuitry for resistive type memory |
KR102116719B1 (ko) * | 2013-12-24 | 2020-05-29 | 삼성전자 주식회사 | 자기 메모리 장치 |
US9431083B2 (en) | 2014-03-25 | 2016-08-30 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and storage device having the same |
US11749372B2 (en) * | 2020-12-18 | 2023-09-05 | Ememory Technology Inc. | Memory device having reference memory array structure resembling data memory array structure, and methods of operating the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2845952B2 (ja) * | 1989-06-28 | 1999-01-13 | 株式会社日立製作所 | 薄膜磁気メモリセルとその記録および再生装置 |
US5173873A (en) * | 1990-06-28 | 1992-12-22 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | High speed magneto-resistive random access memory |
JPH0512891A (ja) * | 1990-09-17 | 1993-01-22 | Toshiba Corp | 半導体記憶装置 |
US5343422A (en) * | 1993-02-23 | 1994-08-30 | International Business Machines Corporation | Nonvolatile magnetoresistive storage device using spin valve effect |
US5894447A (en) * | 1996-09-26 | 1999-04-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device including a particular memory cell block structure |
KR100224673B1 (ko) * | 1996-12-13 | 1999-10-15 | 윤종용 | 불휘발성 강유전체 메모리장치 및 그의 구동방법 |
US5831920A (en) * | 1997-10-14 | 1998-11-03 | Motorola, Inc. | GMR device having a sense amplifier protected by a circuit for dissipating electric charges |
US5946227A (en) * | 1998-07-20 | 1999-08-31 | Motorola, Inc. | Magnetoresistive random access memory with shared word and digit lines |
US6055178A (en) * | 1998-12-18 | 2000-04-25 | Motorola, Inc. | Magnetic random access memory with a reference memory array |
-
1998
- 1998-08-03 US US09/128,020 patent/US6111781A/en not_active Expired - Lifetime
-
1999
- 1999-08-03 EP EP99937766A patent/EP1105879B1/en not_active Expired - Lifetime
- 1999-08-03 WO PCT/US1999/017581 patent/WO2000008650A1/en active IP Right Grant
- 1999-08-03 DE DE69930129T patent/DE69930129T2/de not_active Expired - Fee Related
- 1999-08-03 JP JP2000564205A patent/JP4574010B2/ja not_active Expired - Lifetime
- 1999-11-16 TW TW088113174A patent/TW454185B/zh not_active IP Right Cessation
-
2000
- 2000-05-10 US US09/568,822 patent/US6278631B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69930129D1 (de) | 2006-04-27 |
US6111781A (en) | 2000-08-29 |
EP1105879A1 (en) | 2001-06-13 |
DE69930129T2 (de) | 2006-08-31 |
US6278631B1 (en) | 2001-08-21 |
JP2002522864A (ja) | 2002-07-23 |
JP4574010B2 (ja) | 2010-11-04 |
EP1105879B1 (en) | 2006-03-01 |
WO2000008650A1 (en) | 2000-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW454185B (en) | Magnetic random access memory array divided into a plurality of memory banks | |
US6603677B2 (en) | Three-layered stacked magnetic spin polarization device with memory | |
US6538917B1 (en) | Read methods for magneto-resistive device having soft reference layer | |
US5768181A (en) | Magnetic device having multi-layer with insulating and conductive layers | |
TWI278860B (en) | Multiple sensing level MRAM cell structures | |
CN103392245B (zh) | 可写入的磁性元件 | |
TWI333207B (en) | Magnetic memory cell with multiple-bit in stacked structure and magnetic memory device | |
US6576969B2 (en) | Magneto-resistive device having soft reference layer | |
JP2002533863A (ja) | 参照メモリ・アレイを有する磁気ランダム・アクセス・メモリ | |
EP2807648B1 (en) | Multi-bit magnetic tunnel junction memory and method of forming the same | |
JP2004005965A (ja) | 小面積の磁気メモリデバイス | |
KR20150024348A (ko) | 조셉슨 자기 메모리 셀 시스템 | |
US7589994B2 (en) | Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers | |
KR20080053280A (ko) | Mram 내장 집적 회로들내 패시브 소자들 | |
JP2002520767A (ja) | 共有するワード線およびデジット線を有するmram | |
JPH0444353B2 (zh) | ||
US20060038210A1 (en) | Multi-sensing level MRAM structures | |
JP2003179215A (ja) | トンネル接合に直列の磁気トンネル接合を備えたメモリ・セル | |
US7715228B2 (en) | Cross-point magnetoresistive memory | |
US7218556B2 (en) | Method of writing to MRAM devices | |
US6795281B2 (en) | Magneto-resistive device including soft synthetic ferrimagnet reference layer | |
WO2005106889A1 (en) | Two conductor thermally assisted magnetic memory | |
JP4492052B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP2006508532A (ja) | 電流線を共有する磁気メモリ構成 | |
JP4492053B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |