JP2845952B2 - 薄膜磁気メモリセルとその記録および再生装置 - Google Patents

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は稼動部分を有しない薄膜磁気メモリに係り、
特に高密度化が容易で記録再生に要する時間が小さく、
アクセス時間の小さい不揮発の薄膜磁気メモリセルとそ
の記録再生方式に関する。

【従来の技術】

高速でアクセスでき、随時記録再生可能なメモリとし
ては、従来からDRAMやSRAM等の半導体メモリが存在す
る。しかし、これらは停電などの発生を想定すると、バ
ックアップ電源の設置を必要とする。 一方、不揮発性メモリとしては、磁気ディスク装置、
光及び光磁気ディスク装置、磁気テープ装置、磁気バブ
ル装置などが市販されているが、これらはいずれもアク
セスタイムの点で半導体メモリに大きく劣るという欠点
を有している。 又、この欠点を補う装置としては、特開昭55−118682
号に磁性体とMOS構造半導体とを用いた記憶装置が、ま
た、特願昭63−26642号には第12図に示すような磁性体
と磁気感能トランジスタを用いた不揮発の半導体磁気メ
モリが開示されている。

【発明が解決しようとする課題】

しかし、上記従来技術は、磁性体の磁化を検出する手
段が複雑である、検出素子の感度が低い、等の問題があ
った。 本発明の目的は、上記従来技術が有していた課題を解
決して、製造が容易、高集積化が可能で、随時記録再生
可能な、不揮発な薄膜磁気メモリを提供することにあ
る。

【課題を解決するための手段】

上記目的は、薄膜の磁性体で記録情報に応じて面内磁
化の向きで記録しておく記憶手段と、上記記憶手段の漏
れ磁界の向きを磁性体と近接して並行にアレイ状に配列
して設けた磁界バイアス手段を有する磁気抵抗効果素子
と上記磁気抵抗効果素子と同一形状で磁界を印加しない
素子との抵抗値差で検出する手段と、上記検出手段と重
ねて設けて記録情報に応じて記録磁界を発生する良導体
を上記記憶手段と近接してアレイ状に配列した記録磁界
発生手段とにより達成される。 また、隣接セル間の記録磁界の影響を少なくするため
には、記憶手段である薄膜磁性体をセル毎に分離して設
けたものである。 さらには、アレイの高密度化を実現するために、セル
間に高透磁率の磁性体を設けたものである。 さらには、アレイの高密度化を実現するために、上記
記録磁界発生手段に、高透磁率の良導体の用いたもので
ある。 さらには、記録磁界発生手段の記録磁界をアレイ内で
一定にするために、行と列のマトリクス状に配した記録
磁界発生手段の良導体の各端子を行と列でそれぞれ共通
化し、行と列のそれぞれの端子にそれぞれ電流供給用の
スイッチと電流引出用のスイッチを設け、電流供給用の
スイッチのそれぞれの他端を共通化して電圧源に接続す
ると共に、電流引出用のスイッチのそれぞれの他端を共
通化して記録時に起動する電流源に接続したものであ
る。 さらには、上記記録磁界をアレイ内で一定にする手段
で、記録磁界の発生効率を向上するために、行あるいは
列で記録時に起動する電流源を時分離で電流供給するよ
うにしたものである。 さらには、上記漏れ磁界の向きを検出を少ない配線で
効率良く検出するために、行と列のマトリクス状に配し
た磁界検出手段の磁気抵抗効果素子の各端子を、それぞ
れ行と列で共通化し、列あるいは行の共通端子にそれぞ
れ電圧供給用のスイッチを設けてそれぞれのスイッチの
他端子を共通化して電圧源を設け、行あるいは列の共通
端子にはそれぞれ電流供給用のスイッチを設けてそれぞ
れのスイッチの他端子を共通化して電流源を設け、行及
び列のスイッチの各１個を閉じて磁気抵抗効果素子への
電流供給を行うものである。 さらには、上記漏れ磁界の向きを検出を少ない配線で
効率良く検出すると共に高速の検出を可能にするため
に、行と列のマトリクス状に配した磁界検出手段の磁気
抵抗効果素子の各端子を、それぞれ行と列で共通化し、
列あるいは行の共通端子にそれぞれ電圧供給用のスイッ
チを設けてそれぞれのスイッチの他端子を共通化して電
圧源を設け、行あるいは列の共通端子にはそれぞれ等し
い電流源を設け、列あるいは行のスイッチの１個を閉じ
て磁気抵抗効果素子へ行あるいは列の単位で電流供給を
行うものである。 さらには、上記漏れ磁界の向きを検出する手段の検出
感度を上げるために、一端を共通化した磁気抵抗効果素
子を２枚重ねて設けて、互いに流れる電流で逆方向のバ
イアス磁界を印加するようにして、差動検出したもので
ある。 さらには、半導体メモリを用いた半導体磁気ディスク
装置等の記憶データが、長期の停電時においても消失し
ないように、上記薄膜磁気メモリを半導体メモリの代わ
りに用いたものである。

【作用】

記録時には、上記のアレイ状に設けた記録磁界発生手
段を選択して通電し、近接して設けた記憶手段である薄
膜磁性体に、従来の磁気記録装置の記録ヘッドが記録媒
体に記録するのと同様に記録情報に応じた磁界を面内の
磁化の向きとして記録できる。 一方再生時には、薄膜磁性体と並行に近接して設けた
磁気抵抗効果素子には、効率良くもれ磁界が印加される
ので、再生したい磁気抵抗効果素子を選択し、薄膜磁性
体の漏れ磁界の向きを、近接して設けた磁気抵抗効果素
子と磁界を印加しない磁気抵抗効果素子との抵抗値を比
較することによって、記憶手段である薄膜磁性体の磁化
の向きを検出できる。 また、記憶手段である薄膜磁性体をセル毎に分離して
設けることによって、磁気記録装置の記録媒体間の磁化
反転の干渉に相当する部分を除くことができ、隣接セル
間の記録磁界の影響を少なくできる。 さらには、セル間に高透磁率の磁性体を設けることに
よって、記録磁界が隣接セルに漏れ込むのを防止でき、
アレイの高密度化が実現できる。 さらには、記録磁界発生手段に、高透磁率の良導体を
用いることによって、上記セル間の高透磁率の磁性体の
役割を兼ね合わせることができ、アレイの高密度化がさ
らに可能となる。 さらには、行と列のマトリクス状に配した記録磁界発
生手段の良導体の各端子を行と列でそれぞれ共通化し、
行と列のそれぞれの端子にそれぞれ電流供給用のスイッ
チと電流引出用のスイッチを設け、電流供給用のスイッ
チのそれぞれの他端を共通化して電圧源に接続すると共
に、電流引出用のスイッチのそれぞれの他端を共通化し
て記録時に起動する電流源に接続することによって、記
録磁界発生手段である導体膜に流れる電流を共通化で
き、記録磁界をアレイ内で一定にできる。 さらには、上記記録磁界をアレイ内で一定にする手段
で、行あるいは列で記録時に起動する電流源を時分割で
電流供給することによって、各記録磁界発生手段である
導体膜に流れる電流の平均値を小さくすることができ、
記録磁界の発生効率を向上できる。 さらには、行と列のマトリクス状に配した磁界検出手
段の磁気抵抗効果素子の各端子を、それぞれ行と列で共
通化し、列あるいは行の共通端子にそれぞれ電圧供給用
のスイッチを設けてそれぞれのスイッチの他端子を共通
化して電圧源を設け、行あるいは列の共通端子にはそれ
ぞれ電流供給用のスイッチを設けてそれぞれのスイッチ
の他端子を共通化して電流源を設け、行及び列のスイッ
チの各１個を閉じて磁気抵抗効果素子への電流供給を行
うことによって、上記漏れ磁界の向きを検出を少ない配
線で効率良く、しかも省電力で検出することができる。 さらには、行と列のマトリクス状に配した磁界検出手
段の磁気抵抗効果素子の各端子を、それぞれ行と列で共
通化し、列あるいは行の共通端子にそれぞれ電圧供給用
のスイッチを設けてそれぞれのスイッチの他端子を共通
化して電圧源を設け、行あるいは列の共通端子にはそれ
ぞれ電流源を設け、列あるいは行のスイッチの１個を閉
じて磁気抵抗効果素子への電流供給を行うことによっ
て、上記漏れ磁界の向きを検出を少ない配線で効率良
く、しかも列あるいは行単位で高速に検出することがで
きる。 さらには、一端を共通化した磁気抵抗効果素子を２枚
重ねて設けて、互いに流れる電流で逆方向のバイアス磁
界を印加し、差動検出することによって、磁気抵抗効果
素子から抵抗値を検出する回路までの配線抵抗を無視で
き、上記漏れ磁界の向きを検出する手段の検出感度を上
げることができる。 さらには、半導体メモリを用いた半導体磁気ディスク
装置等において、上記薄膜磁気メモリを半導体メモリの
代わりに用いることによって、長期の停電時においても
記憶データが消失しないようにすることができ、装置の
信頼性及び保守性を著しく向上することができる。

【実施例】

本発明の第１の実施例を第１図のメモリセルと第２図
の記憶部のセルの断面図を用いて説明する。本実施例は
メモリセルの構造に関する。 非磁性の基板上に、薄膜絶縁層S1、薄膜磁性層Ｍ、薄
膜絶縁層S2、シャント膜層SM、磁気抵抗効果素子MR、薄
膜絶縁層S3、を順次形成する。この上部に記録磁界印加
用の薄膜導体Ａを設ける。この時薄膜磁性層Ｍは、保磁
力が数百Oeでサブミクロンオーダの厚さとし、個々のメ
モリセルに分割しないでメモリセル全面一様に設ける。
さらに、薄膜導体Ａの上部に薄膜磁性層S4を介して配線
導体層Alを設ける。 記録時には、配線導体層Alを介して薄膜磁性層Ｍの上
部にサブミクロンオーダー以下で設けた薄膜導体Ａに、
記録情報の“1",“0"によって向きを変えた数mAから数1
0mAの電流を流し、これによって発生する磁界で薄膜磁
性層Ｍの磁化の向きを変える。 再生時には、薄膜磁性層Ｍに極めて近接して設けた例
えばシャントバイアス型の磁気抵抗効果素子MRで磁性層
Ｍの漏れ磁界の向きを検出する。シャント膜SMが与える
バイアス磁界に対して、同一方向の漏れ磁界であれば抵
抗値は減少し、逆方向であれば抵抗値は増加する。これ
とメモリセル外部に設けたダミーの磁気抵抗効果素子MR
dの抵抗値とを比較することによって、記録されていた
情報の“1",“0"を判別するように動作する。 本実施例によれば、薄膜磁性体をセル毎に分離しない
ので、構成が簡単であり、しかも製造が容易となる。 尚、本実施例では、薄膜磁性層の上部に磁気抵抗効果
素子を形成したが、上記両者の上下を逆に構成しても同
様の効果が得られることは明らかである。また、非磁性
の基板と薄膜絶縁層S1との間、もしくは配線導体層Alに
薄膜超電導体を設けることによって、記録再生効率を著
しく向上できる。 本発明の第２の実施例を第３図のメモリセルの断面図
を用いて説明する。 本実施例はメモリセルの構造に関する。 非磁性の基板上に、薄膜絶縁層S1、薄膜磁性層Ｍ、薄
膜絶縁層S2、シャント膜層SM、磁気抵抗効果素子MR、薄
膜絶縁層S3、を順次形成する。この上部に記録磁界印加
用の薄膜導体Ａを設ける構成である。この時、薄膜磁性
層Ｍは、保磁力が数百Oeでサブミクロンオーダの厚さと
し、個々のメモリセルに分割して設ける。さらに、この
メモリセルをアレイ状に配し、薄膜導体Ａの上部に薄膜
磁性層S4を介して配線導体層Alを設ける。 記録時には、配線導体層Alを介して薄膜磁性層Ｍの上
部にサブミクロンオーダー以下で設けた薄膜導体Ａに、
記録情報の“1",“0"によって向きを変えた数mAから数1
0mAの電流を流し、これによって発生する磁界で薄膜磁
性層Ｍの磁化の向きを変える。再生時には、薄膜磁性層
Ｍに極めて近接して設けた例えばシャントバイアス型の
磁気抵抗効果素子MRで磁性層Ｍの漏れ磁界の向きを検出
する。シャント膜SMが与えるバイアス磁界に対して、同
一方向の漏れ磁界であれば抵抗値は減少し、逆方向であ
れば抵抗値は増加する。これとメモリセル外部に設けた
ダミーの磁気抵抗効果素子MRdの抵抗値とを比較するこ
とによって、記録されていた情報の“1",“0"を判別す
るように動作する。 本実施例によれば、薄膜磁性体をセル毎に分離してい
るため、端部での漏れ磁界の増加が期待でき、これによ
ってさらに小さなメモリセルにすることが可能となる。
また、非磁性の基板と薄膜絶縁層S1との間、もしくは配
線導体層Alに薄膜超電導体を設けることによって、記録
再生効率を著しく向上できる。 本発明の第３の実施例を第４図のメモリセルの断面図
を用いて説明する。 本実施例のメモリセル構造は、非磁性の基板上に、薄
膜絶縁層S1、薄膜磁性層Ｍ、薄膜絶縁層S2、シャント膜
層SM、磁気抵抗効果素子MR、薄膜絶縁層S3、を順次形成
する。この上部に記録磁界印加用の薄膜導体Ａを設け、
さらにこの導体を薄膜絶縁層S4で絶縁すると共に、絶縁
層S4と同程度の高さまで例えばパーマロイなどの高透磁
率の軟磁性層P1を薄膜導体Ａを取り巻くように形成し、
絶縁層S4と軟磁性層P1の上部にパーマロイなどの高透磁
率の軟磁性層P2を一面に形成する構成である。この時薄
膜磁性層Ｍは、保磁力が数百Oeでサブミクロンオーダの
厚さとし、個々のメモリセルに分割しないでメモリセル
全面一様に設ける。さらに、このメモリセルをアレイ状
に配し、薄膜導体Ａの上部に薄膜磁性層S5を介して配線
導体層Alを設ける。 記録時には、配線導体層Alを介して薄膜磁性層Ｍの上
部にサブミクロンオーダー以下で設けた薄膜導体Ａに、
記録情報の“1",“0"によって向きを変えた数mAから数1
0mAの電流を流し、これによって発生する磁界で薄膜磁
性層Ｍの磁化の向きを変える。再生時には、薄膜磁性層
Ｍに極めて近接して設けた例えばシャントバイアス型の
磁気抵抗効果素子MRで磁性層Ｍの漏れ磁界の向きを検出
する。シャント膜SMが与えるバイアス磁界に対して、同
一方向の漏れ磁界であれば抵抗値は減少し、逆方向であ
れば抵抗値は増加する。これとメモリセル外部に設けた
ダミーの磁気抵抗効果素子MRdの抵抗値とを比較するこ
とによって、記録されていた情報の“1",“0"を判別す
るように動作する。 本実施例によれば、薄膜導体の発生する磁界がこの導
体を取り巻くように形成されたパーマロイ膜によって、
ほぼそのまま記録媒体であり薄膜磁性層に印加されるた
め、記録効率が高まり、記録磁界を発生するのに必要な
電流値が小さくて済む。この結果導体層の断面積を小さ
くできるので、高密度化が容易で、高速記録が可能なメ
モリセルが実現できる。 尚、本実施例では、薄膜磁性体を第１の実施例のよう
にメモリセル毎に分割せずに一面に設ける場合を示した
が、メモリセル毎に分割しても同様の効果が得られるこ
とは明らかである。また、非磁性の基板と薄膜絶縁層S1
との間、もしくは配線導体層Alに薄膜超電導体を設ける
ことによって、記録再生効率を著しく向上できる。 本発明の第４の実施例を第５図のメモリセルの断面図
を用いて説明する。 本実施例はメモリセルの構造に関する。 非磁性の基板上に、薄膜絶縁層S1、薄膜磁性層Ｍ、薄
膜絶縁層S2を一様に形成し、さらにメモリセル毎にシャ
ント膜層SM、磁気抵抗効果素子MRを繰返しパターン形成
すると共に、この上部に一様な薄膜絶縁層S3を順次形成
する。さらにこの上部に記録磁界印加用の薄膜導体Ａを
パーマロイなどの良導体の軟磁性膜で繰返しパターン形
成すると共に、導体間及び上部を薄膜絶縁層S4で絶縁
し、その上部に一様なパーマロイ層等の軟磁性層P3を設
ける構成である。この時薄膜磁性層Ｍは、保磁力が数百
Oeでサブミクロンオーダの厚さとし、個々のメモリセル
に分割しないでメモリセル全面一様に設ける。さらに、
このメモリセルをアレイ状に配し、薄膜導体Ａの上部に
薄膜磁性層S5を介して配線導体層Alを設ける。 記録時には、配線導体層Alを介して薄膜磁性層Ｍの上
部にサブミクロンオーダー以下で設けた薄膜導体Ａに、
記録情報の“1",“0"によって向きを変えた数mAから数1
0mAの電流を流し、これによって発生する磁界で薄膜磁
性層Ｍの磁化の向きを変える。 再生時には、薄膜磁性層Ｍに極めて近接して設けた例
えばシャントバイアス型の磁気抵抗効果素子MRで磁性層
Ｍの漏れ磁界の向きを検出する。シャント膜SMが与える
バイアス磁界に対して、同一方向の漏れ磁界であれば抵
抗値は減少し、逆方向であれば抵抗値は増加する。これ
とメモリセル外部に設けたダミーの磁気抵抗効果素子MR
dの抵抗値とを比較することによって、記録されていた
情報の“1",“0"を判別するように動作する。 本実施例によれば、隣接メモリセルの薄膜導体が記録
磁界を記録媒体である磁性薄膜に磁界を導入するので、
記録電流の効率が良く、電流値を小さくできるので高速
化が期待できる。また、隣接メモリセルの薄膜導体間を
狭くできるので、高密度化も容易である。 尚、本実施例では、薄膜磁性体を第１の実施例のよう
にメモリセル毎に分割せずに一面に設ける場合を示した
が、メモリセル毎に分割しても同様の効果が得られるこ
とは明らかである。また、非磁性の基板と薄膜絶縁層S1
との間、もしくは配線導体層Alに薄膜超電導体を設ける
ことによって、記録再生効率を著しく向上できる。 本発明による第５の実施例を第６図を用いて説明す
る。本実施例は、多数のメモリセルをアレイ状に配した
薄膜磁気メモリの記録時の駆動方式に関する。 記録時に使用する薄膜導体膜を、Ｎ行とＬ行のマトリ
クス状に配し、各端子を行と列でそれぞれ共通化し、行
と列のそれぞれのＮ個、Ｌ個の端子にそれぞれ電流供給
用のスイッチＮ＋Ｌ個と電流引出用のスイッチＮ＋Ｌ個
を設け、電流供給用のスイッチＮ＋Ｌ個のそれぞれの他
端を共通化して電圧源V1に接続すると共に、電流引出用
のスイッチＮ＋Ｌ個のそれぞれの他端を共通化して一端
を電圧源V3に接続した記録時に起動する電流源I1に接続
したものである。 例えば、薄膜導体膜AnlにInlの＋方向の電流を供給す
る場合、電流供給用スイッチSLIlと電流引出用スイッチ
SNOnを閉じれば良く、−方向の電流を供給する場合は、
電流供給用スイッチSNInと電流引出用スイッチSLOlを閉
じれば良い。 本実施例によれば、各薄膜導体膜に流れる電流値は電
流源I1の値で一定であり、記録磁界をアレイ内で一定に
できる。 本発明による第６の実施例を第７図を用いて説明す
る。本実施例は、多数のメモリセルをアレイ状に配した
薄膜磁気メモリの記録時の駆動方式に関する。 第６図に示した薄膜導体膜（Ｎ行とＬ列のマトリク
ス）を、Ｎ行方向に１バイトに相当する８個を、Ｌ列方
向にワード数に相当する例えば1024個を配する。 ここで第７図を用いて、Ｌ列方向の１番目のワードの
記録を行う場合について説明する。列方向の１番目の記
録ゲートGwlが開いている状態では、スイッチはSLIl,SL
Olを除いた全スイッチを開き、ｌ列以外には通電できな
いようにする。この状態で、ｌ番目の記録ゲートGwlが
開いている時間をGwl1〜Gwl8で８分割し、始めの１分割
目で１ビットのA1lへの通電をスイッチSNI1,SNO1,SLIl,
SLOlで行う。同様に、ｎ分割目でｎビットのAnlへの通
電はスイッチSNIn,SNOn,SLIl,SLOlで行う。 本実施例によれば、記録時に起動する電流源を時分割
で電流供給することにより、各記録磁界発生手段である
導体膜に流れる電流の平均値を小さくすることができ、
薄膜磁気メモリの消費電力を低減できる。また、この消
費電力の低減分を電流値の増加に割り当てることによ
り、記録磁界を大きくできる。 本発明による第７の実施例を第８図を用いて説明す
る。本実施例は、多数のメモリセルをアレイ状に配した
薄膜磁気メモリの再生時の駆動方式に関する。 再生時に使用する磁気抵抗効果素子を、Ｎ行とＬ列の
マトリクス状に配し、磁気抵抗効果素子の各端子を、そ
れぞれ行と列で共通化し、Ｌ列の共通端子にそれぞれ電
圧供給用のスイッチＬ個を設けてそれぞれのスイッチの
他端子を共通化して電圧源V2に接続し、Ｎ行の共通端子
にはそれぞれ電流供給用のスイッチＮ個を設けてそれぞ
れのスイッチの他端子を共通化して一端を電圧源V3に接
続した電流源I2を接続する。さらにＮ行の端子にはそれ
ぞれコンパレータを介してラッチを接続する。コンパレ
ータの参照電圧には、一端を電圧源V2に接続し、他端を
電流源I2をコピーした電流源I2dに接続したダミーの磁
気抵抗効果素子MRdの電位を用いる構成である。 Ｎ行及びＬ列のスイッチの各１個を閉じて磁気抵抗効
果素子への電流供給を行う。駆動方法は第６図とほぼ同
様であり、Ｎ行方向をバイトに対応させ、Ｌ方向をワー
ドに対応させる。列方向のｌ番目のゲートが開いている
状態では、スイッチはSLlを除いた列方向の全スイッチ
を開き、ｌ列以外には通電できないようにする。この状
態で、ｌ番目のゲートが開いている時間をＮ分割し、始
めの１分割目で１ビットのMR1lへの通電をスイッチSN1
で行う。同様に、ｎ分割目でｎビットのAnlへの通電を
スイッチSNnで行い、この時のｎビットの電位をコンパ
レータで検出すると共にラッチ出力する。 本実施例によれば、上記漏れ磁界の向きを検出を少な
い配線で効率良く、しかも省電力で検出することができ
る。 本発明による第８の実施例を第９図を用いて説明す
る。本実施例は、多数のメモリセルをアレイ状に配した
薄膜磁気メモリの再生時の駆動方式に関する。 再生時に使用する磁気抵抗効果素子を、Ｎ行とＬ列の
マトリクス状に配し、磁気抵抗効果素子の各端子を、そ
れぞれ行と列で共通化し、Ｌ列の共通端子にそれぞれ電
圧供給用のスイッチＬ個を設けてそれぞれのスイッチの
他端子を共通化して電圧源V2に接続し、Ｎ行の共通端子
にはそれぞれＮ個の等しい一端を電圧源V3に接続した電
流源I2を接続する。さらにＮ行の端子にはそれぞれコン
パレータを接続する。コンパレータの参照電圧には一端
を電圧源V2に接続し、他端を電流源I2をコピーした電流
源I2dに接続したダミーの磁気抵抗効果素子MRdの電位を
用いる構成である。 Ｌ列のスイッチの１個を閉じてＬ列のＮ個の磁気抵抗
効果素子への電流供給を同時に行う。Ｎ行方向をバイト
に対応させ、Ｌ方向をワードに対応させる。列方向の１
番目のゲートが開いている状態では、スイッチはSLlを
除いた列方向の全スイッチを開き、ｌ列以外には通電で
きないようにする。この時の各ビットの電位をコンパレ
ータで検出する。 本実施例によれば、上記漏れ磁界の向きを検出を少な
い配線で効率良く、しかもバイト毎に高速で検出するこ
とができる。 本発明の第９の実施例を第10,11図を用いて説明す
る。 本実施例は、漏れ磁界を検出する磁気抵抗効果素子の
セル構造及び駆動方法に関する。 第10図に示すように、薄膜磁気メモリのセル内の磁気
抵抗効果素子を、一端を共通化した磁気抵抗効果素子MR
1,MR2を薄膜絶縁層を介して２枚重ねたものとする。こ
の素子を第11図に示すメモリセルで駆動する。磁気抵抗
効果素子を、Ｎ行とＬ列のマトリクス状に配し、磁気抵
抗効果素子の各センター端子を列で、他の２端子をそれ
ぞれ行で共通化し、Ｌ列の共通端子にそれぞれ電圧供給
用のスイッチＬ個を設けてそれぞれのスイッチの他端子
を共通化して電圧源V2に接続し、Ｎ行の共通端子２組に
はそれぞれ2N個の等しい一端を電圧源V3に接続した電流
源I2を接続する。さらに2N行の端子にはそれぞれコンパ
レータを接続する構成である。 セル内の２個の磁気抵抗効果素子は、互いに流れる電
流で逆方向のバイアス磁界を印加するので薄膜磁性体の
漏れ磁化は差動検出できる。Ｌ列のスイッチの１個を閉
じてＬ列のＮ組の磁気抵抗効果素子への電流供給を同時
に行う。Ｎ行方向をバイトに対応させ、Ｌ方向をワード
に対応させる。列方向の１番目のゲートが開いている状
態では、スイッチはSLlを除いた列方向の全スイッチを
開き、ｌ列以外には通電できないようにする。この時の
各ビットの差動電位をコンパレータで検出する。 本実施例によれば、磁気抵抗効果素子から抵抗値を検
出するコンパレータまでの配線抵抗による電圧降下は、
差動検出によって無視でき、さらに漏れ磁界の検出感度
を上げることができる。 尚、本実施例では第８の実施例のように、１バイト分
を同時に検出する場合を示したが、第７の実施例のよう
に１バイト分を時分割で検出することも容易にできる。 本発明の第10の実施例を説明する。本実施例は半導体
ディスク装置のように、半導体のメモリを記憶媒体に用
いている記憶装置に関する。 半導体メモリを用いた半導体磁気ディスク装置等にお
いて、上記薄膜磁気メモリを半導体メモリの代わりに用
いる。これによって、例えばバックアップ電源がなくと
も停電時に記憶データが消失しないようにできる。従っ
て、本実施例によれば、記憶装置の信頼性、保守性及び
操作性を著しく向上することができる。 尚、本実施例では半導体ディスク装置の場合について
述べたが、起動時に磁気ディスクやフロッピーディスク
等から内部の揮発性高速アクセスが可能なメモリにロー
ディングが必要な装置に、内部メモリの代わりに上記薄
膜磁気メモリを適用することによって、同様の効果が期
待できる。また、測定器等で、マイクロプログラムを用
いて制御しているシステムにおいて、再生専用メモリの
代わりに上記薄膜磁気メモリを適用することによって、
汎用性の高い装置が実現できる。

【発明の効果】

本発明によれば、製造が容易でかつ高集積化に適した
薄膜磁気メモリセルを構成でき、さらにこれらのセルを
アレイ状に配列し、本発明による記録再生方式を適用す
ることにより、随時記録再生可能で、不揮発な薄膜磁気
メモリが実現できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例のメモリセルの部分断面
斜視図、第２図、第３図、第４図、第５図はそれぞれ本
発明の実施例のメモリセルの断面図、第６図は本発明の
第５の実施例の薄膜記録装置の回路図、第７図は本発明
の第６の実施例を説明するためのパルスタイミング図、
第８図は本発明の第７の実施例の薄膜記録装置の回路
図、第９図は本発明の第８の実施例の薄膜記録装置の回
路図、第10図は本発明の第９の実施例のメモリセルの断
面図、第11図は第９の実施例のメモリセルを用いた薄膜
記録装置の回路図、第12図は従来例の半導体磁気メモリ
セルの構成を示す部分断面斜視図である。 符号の説明 Ｍ……薄膜磁性体、MR……磁気抵抗効果素子、MRd……
ダミーの磁気抵抗効果素子、Ａ……薄膜導体、S1,S2,S
3,S4,S5……薄膜絶縁体、SM……シャント膜、P1,P2……
パーマロイ膜、V1,V2,V3……電圧源、SN……行方向スイ
ッチ、SL……列方向スイッチ、I1,I2……電流源、Gwl…
…ゲート信号

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】薄膜磁性体を記録媒体とし、機械的な稼動
   部分を有しない薄膜磁気メモリにおいて、薄膜の磁性体
   で、面内磁化の向きで情報を記録しておく記憶手段と、
   上記記憶手段の漏れ磁界の向きを、磁性体と近接して並
   行に設けた磁界バイアス手段を有する磁気抵抗効果素子
   と上記磁気抵抗効果素子と同一形状で磁界を印加しない
   素子との抵抗値差で検出する手段と、上記検出手段と重
   ねて設けて記録情報に応じて記録磁界を発生する良導体
   を上記記憶手段と近接して記録磁界発生手段とを有する
   ことを特徴とする薄膜磁気メモリセル。
2. 【請求項２】特許請求の範囲第１項記載の薄膜磁気メモ
   リセルを用いたアレイ状の薄膜磁気メモリに於いて、記
   憶手段である薄膜磁性体をセル毎に分離して設けたこと
   を特徴とする薄膜磁気メモリ。
3. 【請求項３】特許請求の範囲第１項記載の薄膜磁気メモ
   リセルを用いたアレイ状の薄膜磁気メモリに於いて、セ
   ル間に高透磁率の磁性体を設けたことを特徴とする薄膜
   磁気メモリ。
4. 【請求項４】特許請求の範囲第１項記載の薄膜磁気メモ
   リセルを用いたアレイ状の薄膜磁気メモリに於いて、上
   記記録磁界発生手段に、高透磁率の良導体を用いたこと
   を特徴とする薄膜磁気メモリ。
5. 【請求項５】特許請求の範囲第１項記載の薄膜磁気メモ
   リセルを用いたアレイ状の薄膜磁気メモリに於いて、行
   と列のマトリクス状に配した記録磁気発生手段の良導体
   の各端子を行と列でそれぞれ共通化し、行と列のそれぞ
   れの端子にそれぞれ電流供給用のスイッチと電流引出用
   のスイッチを設け、電流供給用のスイッチのそれぞれの
   他端を共通化して電圧源に接続すると共に、電流引出用
   のスイッチのそれぞれの他端を共通化して記録時に起動
   する電流源に接続したことを特徴とする薄膜磁気メモリ
   の記録装置。
6. 【請求項６】特許請求の範囲第５項記載の薄膜磁気メモ
   リの記録装置に於いて、行あるいは列で記録時に起動す
   る電流源を時分割で電流供給するようにしたことを特徴
   とする薄膜磁気メモリの記録装置。
7. 【請求項７】特許請求の範囲第１項記載の薄膜磁気メモ
   リセルを用いたアレイ状の薄膜磁気メモリに於いて、行
   と列のマトリクス状に配した磁界検出手段の磁気抵抗効
   果素子の各端子を、それぞれ行と列で共通化し、列ある
   いは行の共通端子にそれぞれ電圧供給用のスイッチを設
   けてそれぞれのスイッチの他端子を共通化して電圧源を
   設け、行あるいは列の共通端子にはそれぞれ電流供給用
   のスイッチを設けてそれぞれのスイッチの他端子を共通
   化して電流源を設け、行及び列のスイッチの各１個を閉
   じて磁気抵抗効果素子への電流供給を行うことを特徴と
   する薄膜磁気メモリの再生装置。
8. 【請求項８】特許請求の範囲第１項記載の薄膜磁気メモ
   リセルを用いたアレイ状の薄膜磁気メモリに於いて、行
   と列のマトリクス状に配した磁界検出手段の磁気抵抗効
   果素子の各端子を、それぞれ行と列で共通化し、列ある
   いは行の共通端子にそれぞれ電圧供給用のスイッチを設
   けてそれぞれのスイッチの他端子を共通化して電圧源を
   設け、行あるいは列の共通端子にはそれぞれ等しい電流
   源を設け、列あるいは行のスイッチの１個を閉じて磁気
   抵抗効果素子へ行あるいは列の単位で電流供給を行うこ
   とを特徴とする薄膜磁気メモリの再生装置。
9. 【請求項９】特許請求の範囲第８項記載の薄膜磁気メモ
   リの再生装置に於いて、一端を共通化した磁気抵抗効果
   素子を薄膜磁性層を介して２枚重ねて設けて、互いに流
   れる電流で逆方向のバイアス磁界を印加するようにし
   て、差動検出したことを特徴とする薄膜磁気メモリの再
   生装置。
10. 【請求項１０】特許請求の範囲第２項または第３項記載
    の薄膜磁気メモリを、半導体メモリの代わりに用いたこ
    とを特徴とする記憶装置。