DE60008250T2 - Verfahren und anordnung zum lesen eines magnetoresitiven speichers - Google Patents

Verfahren und anordnung zum lesen eines magnetoresitiven speichers Download PDF

Info

Publication number
DE60008250T2
DE60008250T2 DE2000608250 DE60008250T DE60008250T2 DE 60008250 T2 DE60008250 T2 DE 60008250T2 DE 2000608250 DE2000608250 DE 2000608250 DE 60008250 T DE60008250 T DE 60008250T DE 60008250 T2 DE60008250 T2 DE 60008250T2
Authority
DE
Germany
Prior art keywords
word line
bit structure
current
magnetoresistive bit
sense
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2000608250
Other languages
English (en)
Other versions
DE60008250D1 (de
Inventor
Yong Lu
Theodore Zhu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Application granted granted Critical
Publication of DE60008250D1 publication Critical patent/DE60008250D1/de
Publication of DE60008250T2 publication Critical patent/DE60008250T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Logic Circuits (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf ferromagnetische Dünnfilmspeicher und insbesondere auf ferromagnetische Dünnfilmspeicher, bei denen Zustände der Speicherzellen, die auf der Magnetisierungsrichtung beruhen, durch magnetoresistive Eigenschaften des Dünnfilms, der durch eine elektronische Schaltung erfaßt wird, bestimmt werden.
  • Digitalspeicher verschiedener Arten werden bei Computern und Computersystemkomponenten, bei Digitalverarbeitungssystemen und dergleichen umfassend eingesetzt. Derartige Speicher können auf der Basis der Speicherung von digitalen Bits als alternative Magnetisierungszustände in magnetischen Materialien in jeder Speicherzelle, typischerweise Dünnfilmmaterialien, gebildet werden, was einen beträchtlichen Vorteil darstellt. Diese Filme können ferromagnetische Dünnfilme sein, in denen durch die Magnetisierungsrichtung, die in diesem Film vorliegt, Informationen gespeichert sein können, wobei diese Informationen entweder durch ein induktives Erfassen, um den Magnetisierungszustand zu bestimmen, oder durch ein magnetoresistives Erfassen derartiger Zustände erhalten werden können. Derartige ferromagnetische Dünnfilmspeicher können zweckmäßigerweise auf der Oberfläche einer monolithischen integrierten Schaltung vorgesehen sein, um eine leichte elektrische Verbindung zwischen den Speicherzellen und der Speicherbetriebsschaltungsanordnung zu liefern.
  • Ferromagnetische Dünnfilmspeicherzellen können sehr klein gestaltet und sehr dicht aneinander angeordnet werden, um eine beträchtliche Dichte von gespeicherten digitalen Bits zu erzielen, Eigenschaften, die es ermöglichen, daß sie auf der Oberfläche einer monolithischen integrierten Schaltung vorgesehen werden, wie oben angegeben wurde. Beispielsweise ist in 1 ein Aufbau gezeigt, bei dem eine Bitstruktur 10 für eine Speicherzelle als über einem Halbleitermaterialkörper 12 gebildet dargestellt ist, wie er bei einer monolithischen integrierten Schaltung verwendet wird, und direkt auf einer isolierenden Schicht 13, die ihrerseits auf einer Hauptoberfläche des Körpers 12 in der integrierten Schaltung getragen wird. Es ist lediglich ein kleiner Abschnitt der integrierten Schaltung gezeigt, und folglich ist in diesem Abschnitt der integrierten Schaltung lediglich ein kleiner Abschnitt des Halbleiterkörpers gezeigt.
  • Diese Bitstrukturen in einer Zusammensetzung in einem Speicher werden üblicherweise in einer seriellen Folge von derartigen Bitstrukturen bereitgestellt, die oft als Erfassungsleitungen bezeichnet werden. In einem Speicher liegen üblicherweise eine Mehrzahl derartiger Erfassungsleitungen vor. Um Verbindungen zwischen Angehörigen derartiger Erfassungsleitungen oder zwischen den Erfassungsleitungen und der externen Schaltungs-nordnung in der integrierten Schaltung zum Betreiben des Speichers herzustellen, sind in der Regel an jedem Ende der Bitstruktur zu Verbindungszwecken Anschlußregionen oder Verbindungsstellen 14 vorgesehen. Diese Verbindungen könnten aus einem in Aluminium legierten Kupfer gebildet sein.
  • Der Rest der auf der freiliegenden Hauptoberfläche der isolierenden Schicht 13 angeordneten Bitstruktur umfaßt einen unteren ferromagnetischen Dünnfilm 15 und einen oberen ferromagnetischen Dünnfilm 16. Die ferromagnetischen Dünnfilmschichten 15 und 16 weisen in der Regel eine einachsige Anisotropie, einen magnetischen Widerstand und eine geringe Magnetostriktion auf und bestehen aus einer Legierungszusammensetzung, die in der Regel Nickel, Kobalt und Eisen umfaßt. Der untere ferromagnetische Dünnfilm 15 ist in der Regel dicker als der obere ferromagnetische Dünnfilm 16. Demgemäß wird der untere ferromagnetische Dünnfilm 15 oft als die harte Schicht bezeichnet, und der obere ferromagne tische Dünnfilm 16 wird oft als die weiche Schicht bezeichnet.
  • Zwischen den ferromagnetischen Dünnfilmschichten 15 und 16 befindet sich in der Regel eine weitere Dünnschicht 17, die in der Regel keinen Ferromagnetismus aufweist, sondern entweder ein elektrischer Leiter oder ein elektrischer Isolator sein kann. Die Schicht 17 muß bei diesem Aufbau jedoch die Austauschwechselwirkung zwischen den Schichten 15 und 16 minimieren, so daß die Magnetisierungsvektoren jeder Schicht entkoppelt werden. Eine typische Wahl für die Schicht 17 wäre Kupfer. Eine isolierende Schicht 18 bedeckt die Bitstruktur 10, obwohl lediglich ein Teil derselben in der 1 gezeigt ist.
  • Schließlich ist in 1 eine Wortleitung 19 gezeigt, die auf der Hauptoberfläche der isolierenden Schicht 18 angeordnet ist. Die Wortleitung 19 umfaßt in der Regel eine Aluminiumschicht, die auf einer Titan-Wolfram-Basisschicht mit Kupfer legiert ist. In der Praxis wird oft eine Schutz- und isolierende Schicht über der ganzen Struktur der 1 verwendet, ist jedoch hier nicht gezeigt.
  • Die Bitstruktur 10 kann in einem Längsmodus betrieben werden, wobei sich ihre Achse der leichten Magnetisierbarkeit sich zwischen Innenverbindungen 14 senkrecht zu der Richtung der Wortleitung 19 erstreckt, oder sie kann in einem transversalen Modus betrieben werden, wobei ihre Achse der leichten Magnetisierbarkeit zu der Richtung der Wortleitung 19 parallel ist. In beiden Situationen werden Informationen, die als digitales Bit bewahrt werden, das einen von zwei alternativen Logikwerten in der Bitstruktur 10 aufweist, in derselben in der Schicht 15 gespeichert, indem man den Magnetisierungsvektor in eine Richtung oder die andere, im allgemeinen entlang der Achse der leichten Magnetisierbarkeit, zeigen läßt. Falls die Magnetisierungsrichtung durch externe Magnetfelder veranlaßt wird, sich von einer derartigen Richtung zu drehen, ändert sich der elek trische Widerstand der Schichten 15 und 16 mit dieser Magnetisierungsrichtungsdrehung aufgrund der magnetoresistiven Eigenschaften dieser Schichten. Für die Arten von Materialien, die üblicherweise bei Schicht 15 und 16 verwendet werden, liegt die maximale Widerstandsänderung in der Größenordnung einiger weniger Prozent des minimalen Widerstandswerts.
  • „Erfassungsstrom" bezieht sich auf den Stromfluß durch die Bitstruktur 10 von einem Anschluß 14 zu dem anderen Anschluß 14 derselben, und „Wortstrom" bezieht sich auf einen Strom, der in der Wortleitung 19 fließt, die zu der Bitstruktur 10 benachbart und zu der Orientierung derselben quer ist. Die Bitstruktur 10 kann durch das selektive Anlegen von Erfassungs- und Wortströmen in einen der zwei möglichen Magnetisierungszustände der Schicht 15 (der harten Schicht) versetzt werden, d. h. Informationen können in die Bitstruktur 10 „geschrieben" werden. Eine Bitstruktur 10 einer typischen Konfiguration kann durch das Anlegen eines Erfassungsstroms von üblicherweise 1,0 mA, und gleichzeitig mit der Bereitstellung eines Wortstroms in einer Richtung von 20 mA bis 40 mA, in einen „0"-Magnetisierungszustand versetzt werden. Der entgegengesetzte Magnetisierungszustand, der einen Logikwert „1" darstellt, kann geliefert werden, indem derselbe Erfassungsstrom und ein Wortstrom derselben Größe in der entgegengesetzten Richtung bereitgestellt werden. Solche Zustände treten üblicherweise sehr rasch auf, nachdem die ordnungsgemäßen Strompegel erreicht werden, wobei derartige Zustandsänderungen in der Regel innerhalb von weniger als etwa 5 ns auftreten.
  • Ein Bestimmen, welcher Magnetisierungszustand in der Bitstruktur 10 gespeichert ist, d. h. ein Lesen der in der Bitstruktur 10 gespeicherten Informationen, erfolgt üblicherweise, indem extern bewirkte Magnetfelder in dieser Bitstruktur bereitgestellt werden, indem beispielsweise Wortleitungsströme und manchmal gleichzeitige Erfassungsleitungsströme bereitgestellt werden. Diese Ströme drehen die Magnetisierung des oberen ferromagnetischen Dünnfilms 16 (weiche Schicht) der Bitstruktur 10, vorzugsweise jedoch nicht den unteren ferromagnetischen Dünnfilm 15 (harte Schicht). Wie oben angegeben wurde, bewirkt dies eine Änderung des elektrischen Widerstands, der zwischen Anschlußregionen 14 in der Bitstruktur 10 für verschiedene Magnetisierungsrichtungen in der Struktur vorliegt, einschließlich einer Änderung eines Magnetisierungszustands der Richtung der Achse der leichten Magnetisierbarkeit zu dem Zustand der entgegengesetzten Richtung. Folglich liegen erfaßbare Unterschiede der Spannung vor, die durch den Erfassungsstrom, der durch die magnetische Bitstruktur 10 fließt, über dieselbe erzeugt wird, je nach der relativen Magnetisierungsrichtung der harten und der weichen Schicht der Bitstruktur 10.
  • Um den Zustand der Bitstruktur 10 zu lesen, und unter Bezugnahme auf 2, ist über eine ausgewählte Bitstruktur in einer ersten Richtung üblicherweise ein Wortleitungsstrom vorgesehen, wie bei 40 gezeigt ist. Der Wortleitungsstrom erzeugt ein extern erzeugtes Magnetfeld in der Bitstruktur 10. Die Größe des Wortleitungsstroms muß groß genug sein, um die weiche Schicht 15 der Bitstruktur 10 zu drehen, in der Regel muß sie jedoch klein genug sein, um die harte Schicht 16 nicht zu drehen. Ein typischer Wortleitungsstrom beträgt 10–20 mA. Dies kann dem Punkt „A" in 3 oder 4 entsprechen, wie nachstehend ausführlicher beschrieben wird.
  • Anschließend wird der Bitstruktur 10 gleichzeitig mit dem Wortleitungsstrom ein Erfassungsstrom geliefert, und die sich ergebende Spannung (der sich ergebende Widerstand) über der Bitstruktur 10 wird erfaßt. Falls die Magnetisierung der weichen Schicht 16 parallel zu der Magnetisierung der harten Schicht 15 ist, ist die Spannung (der Widerstand) relativ niedrig, wie beispielsweise bei Punkt „A" der 3 gezeigt ist. Falls die Magnetisierung der weichen Schicht 16 antiparallel zu der Magnetisierung der har ten Schicht 15 ist, ist die Spannung (der Widerstand) höher, wie beispielsweise bei Punkt „A" in 4 gezeigt ist. Die erfaßte Spannung (der erfaßte Widerstand) wird anschließend unter Verwendung einer Automatische-Nullabgleichung-Schaltung gespeichert. Die Zeit, die üblicherweise benötigt wird, um die Spannung (den Widerstand) der Bitstruktur 10 zu erfassen, beträgt üblicherweise etwa 50 ns. Dieser Zeitraum ist zumindest teilweise aufgrund des Rauschens, das durch den während der Erfassungsoperation vorhandenen relativ großen Wortleitungsstrom erzeugt wird, relativ lang.
  • Nachdem die Spannung (der Widerstand) der Bitstruktur mit dem Wortleitungsstrom in der ersten Richtung erfaßt wird, wird der Wortleitungsstrom umgekehrt, wie bei 42 in 2 gezeigt ist. Die Größe des Wortleitungsstroms ist wieder groß genug, um die weiche Schicht 16 der Bitstruktur 10 zu drehen, ist jedoch in der Regel klein genug, um die harte Schicht 15 nicht zu drehen. Dies kann dem Punkt „F" in 3 oder 4 entsprechen. Anschließend wird ein Erfassungsstrom zusammen mit dem Wortleitungsstrom an die Bitstruktur 10 geliefert, und die sich ergebende Spannung (der sich ergebende Widerstand) über die Bitstruktur 10 wird erneut erfaßt. Die Zeit, die üblicherweise benötigt wird, um die Spannung (den Widerstand) der Bitstruktur 10 zu erfassen, beträgt wieder etwa 50 ns. Die erfaßte Spannung (der erfaßte Widerstand) wird anschließend mit der durch die Automatische-Nullabgleichung-Schaltung gespeicherten, zuvor erfaßten Spannung (dem zuvor erfaßten Widerstand) verglichen. Falls die Widerstandsänderung positiv ist, wird ein Logikzustand gelesen. Falls die Widerstandsänderung negativ ist, wird der entgegengesetzte Logikzustand gelesen.
  • Die oben beschriebene Leseprozedur weist eine Anzahl von Nachteilen auf. Ein Nachteil besteht darin, daß bei jeder ganzen Erfassungsoperation der relativ große Wortleitungsstrom (10–30 mA) geliefert werden muß. Dies ist besonders problematisch, da jede Erfassungsoperation einen Zeitraum der Größenordnung von 50 ns benötigen kann, um die Spannung (den Widerstand) der Bitstruktur 10 zu erfassen. Somit kann die Leseoperation eine beträchtliche Menge an Leistung verbrauchen.
  • Ein weiterer Nachteil besteht darin, daß der beträchtliche Wortleitungsstrom, der während jeder der Erfassungsoperationen eingeschaltet sein muß, oft einen beträchtlichen Grad eines Rauschens an der Bitstruktur 10 verursacht, was das Signal/Rausch-Verhältnis auf den Erfassungsleitungen verringern und die Erfassungsoperation verlangsamen kann. Ein Lösungsansatz bezüglich eines Verringerns des durch den Wortleitungsstrom bewirkten Rauschens besteht darin, hervorragende Wortleitungstreiber zu liefern, die einen relativ stabilen Wortleitungsstrom erzeugen. Dieser Lösungsansatz kann jedoch das durch die Wortleitungsströme bewirkte Rauschen nur verringern, es aber nicht beseitigen. Ferner kann ein Liefern von hervorragenden Wortleitungstreibern die Komplexität, Fläche und den Leistungsbedarf der Speicherschaltung erhöhen.
  • Gemäß der Erfindung sind ein Verfahren zum Lesen des Zustands einer magnetoresistiven Bitstruktur und eine Magnetspeichervorrichtung, die eine derartige Struktur umfaßt, wie sie in den Ansprüchen 1 und 10 definiert sind, vorgesehen.
  • Die vorliegende Erfindung überwindet viele der Nachteile des Standes der Technik, indem sie ein Verfahren und eine Vorrichtung zum Lesen eines magnetoresistiven Speichers schafft, durch das bzw. durch die der Wortleitungsstrom während der Erfassungsoperationen abgeschaltet wird. Dies kann das Rauschen, das durch den Wortleitungsstrom während der Erfassungsoperationen eventuell in die Bitstrukturen eingebracht wird, im wesentlichen beseitigen, was das Signal/Rausch-Verhältnis auf den Erfassungsleitungen erhöht. Dies wiederum kann die Geschwindigkeit der Erfassungsoperationen und somit die Lesezugriffszeit des Speichers be trächtlich erhöhen. Außerdem können beträchtliche Leistungsersparnisse verwirklicht werden, da die Wortleitungsströme während der Erfassungsoperationen abgeschaltet werden.
  • Gemäß einem veranschaulichenden Verfahren der vorliegenden Erfindung wird ein Magnetfeld in einer ersten Richtung an die magnetoresistive Bitstruktur angelegt, um den Zustand der weichen Schicht in einer ersten Richtung einzustellen. Das Magnetfeld wird üblicherweise erzeugt, indem ein Wortleitungsstrom durch eine Wortleitung geleitet wird, die benachbart zu der Bitstruktur verläuft. Danach wird das Magnetfeld entfernt. Wenn das durch den Wortleitungsstrom bewirkte Magnetfeld fehlt, wird ein erster Widerstand der Erfassungsleitung, die die magnetoresistive Bitstruktur umfaßt, erfaßt. Dies wird vorzugsweise bewerkstelligt, indem ein Erfassungsstrom an die Erfassungsleitung angelegt und indem ein sich ergebender Spannungsabfall erfaßt wird. Nachdem er bestimmt wurde, wird der Widerstandswert (oder die Spannung) gespeichert, vorzugsweise über eine Automatische-Nullabgleichung-Schaltung. Damit ist die Hälfte der Leseoperation abgeschlossen.
  • Danach wird in der zu der ersten Richtung entgegengesetzten Richtung ein Magnetfeld an die magnetoresistive Bitstruktur angelegt, um den Zustand der weichen Schicht in dem entgegengesetzten Zustand einzustellen. Das extern angelegte Magnetfeld wird wiederum entfernt, in der Regel indem der Wortleitungsstrom entfernt wird. Da nun das extern angelegte Magnetfeld fehlt, wird der Widerstand der Erfassungsleitung bestimmt und mit dem ersten erfaßten Widerstand verglichen. Falls der Widerstand zunahm, wird ein Logikzustand gelesen. Falls der Widerstand abnahm, wird der entgegengesetzte Logikzustand gelesen.
  • Eine veranschaulichende Magnetspeichervorrichtung gemäß der vorliegenden Erfindung kann einen Anlegeblock, einen Erfassungsblock und einen Steuerblock umfassen. Der Anlegeblock legt vorzugsweise auf selektive Weise in einer ersten Richtung oder in einer zweiten Richtung ein Magnetfeld an die magnetoresistive Bitstruktur an, um den Zustand der weichen Schicht einer ausgewählten Bitstruktur einzustellen. Der Anlegeblock kann zumindest einen Wortleitungstreiber zum Treiben eines Stroms durch eine Wortleitung, die benachbart zu einer ausgewählten Bitstruktur verläuft, umfassen. Der Erfassungsblock erfaßt vorzugsweise auf selektive Weise einen Widerstand einer Erfassungsleitung, die die magnetoresistive Bitstruktur umfaßt. Der Erfassungsblock kann eine Stromquelle oder eine Spannungsquelle zum Liefern eines Stroms oder einer Spannung an die Erfassungsleitung umfassen. Der Erfassungsblock kann ferner eine Automatische-Nullabgleichung-Schaltung zum Erfassen und/oder Speichern des erfaßten Wertes umfassen. Der Steuerblock steuert vorzugsweise den Anlegeblock und den Erfassungsblock.
  • Der Steuerblock aktiviert vorzugsweise zuerst den Anlegeblock, in einer ersten Richtung ein Magnetfeld an die magnetoresistive Bitstruktur anzulegen, um den Zustand der weichen Schicht in einer ersten Richtung einzustellen. Der Steuerblock deaktiviert anschließend vorzugsweise den Anlegeblock, was das Magnetfeld im wesentlichen von der Bitstruktur entfernt. Anschließend regt der Steuerblock den Erfassungsblock vorzugsweise an, einen ersten erfaßten Widerstand der Erfassungsleitung, die die magnetoresistive Bitstruktur umfaßt, zu erfassen. Der Steuerblock deaktiviert anschließend den Erfassungsblock und regt den Anlegeblock an, in einer zu der ersten Richtung entgegengesetzten Richtung ein Magnetfeld an die magnetoresistive Bitstruktur anzulegen, um den Zustand der weichen Schicht in einer zweiten, entgegengesetzten Richtung einzustellen. Anschließend deaktiviert der Steuerblock den Anlegeblock, was das Magnetfeld im wesentlichen von der Bitstruktur entfernt. Der Steuerblock aktiviert anschließend vorzugsweise den Erfassungsblock, zu erfassen, ob der Widerstand der Erfassungsleitung relativ zu dem ersten erfaßten Widerstand zugenommen oder abgenommen hat. Es wird in Betracht gezogen, daß der Steuerblock unter Verwendung einer Steuerschaltungsanordnung implementiert sein kann, die eine rudimentäre Zustandsmaschine, einen Verzögerungspfad, einen Mikroprozessor oder eine beliebige andere Art von Steuerschaltung umfassen kann.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Ziele der vorliegenden Erfindung und viele der begleitenden Vorteile der vorliegenden Erfindung werden ohne weiteres ersichtlich, wenn letztere durch Bezugnahme auf die folgende ausführliche Beschreibung besser verständlich wird, wenn sie in Verbindung mit den beigefügten Zeichnungen betrachtet wird, bei denen gleiche Bezugszeichen in allen Figuren gleiche Teile benennen und bei denen:
  • 1 eine teilweise weggeschnittene perspektivische Ansicht eines magnetoresistiven Speichers ist;
  • 2 ein Zeitgebungsdiagramm ist, das die Wortleitungsstrom-, die Automatische-Nullabgleichungs- und Erfassungsoperationen einer typischen Leseoperation des Standes der Technik zeigt;
  • 3 ein Graph ist, der den Widerstand einer typischen GMR-Bitstruktur über einem angelegten Magnetfeld zeigt, wobei die Magnetisierungsvektoren der weichen und der harten Schicht anfänglich in derselben Richtung verlaufen;
  • 4 ein Graph ist, der den Widerstand einer typischen GMR-Bitstruktur über einem angelegten Magnetfeld zeigt, wobei die Magnetisierungsvektoren der weichen und der harten Schicht anfänglich in entgegengesetzten Richtungen verlaufen;
  • 5 ein Zeitgebungsdiagramm ist, das die Wortleitungsstrom-, die Automatische-Nullabgleichungs- und Erfassungsoperationen einer veranschaulichenden Leseoperation gemäß der vorliegenden Erfindung zeigt;
  • 6 ein schematisches Diagramm ist, das ausgewählte Teile eines veranschaulichenden magnetoresistiven Speichers gemäß der vorliegenden Erfindung zeigt;
  • 7 ein schematisches Diagramm ist, das ausgewählte Teile eines weiteren veranschaulichenden magnetoresistiven Speichers gemäß der vorliegenden Erfindung zeigt;
  • 8 ein Zeitgebungsdiagramm ist, das die Wortleitungsstrom-, Automatische-Nullabgleichungs- und Erfassungsoperationen einer veranschaulichenden Leseoperation des magnetoresistiven Speichers der 7 zeigt; und
  • 9 ein Zeitgebungsdiagramm ist, das die Automatische-Nullabgleichungs-, Erfassungs- und Wortleitungsstromoperationen einer weiteren veranschaulichenden Leseoperation gemäß der vorliegenden Erfindung zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Die vorliegende Erfindung schafft ein Verfahren und eine Vorrichtung zum Lesen eines magnetoresistiven Speichers, wodurch der Wortleitungsstrom während der Erfassungsoperationen abgeschaltet wird. Dies beseitigt im wesentlichen das Rauschen, das während der Erfassungsoperationen eventuell durch den Wortleitungsstrom in die Bitstrukturen eingebracht wird, was das Signal/Rausch-Verhältnis auf den Er fassungsleitungen erhöht. Dies kann wiederum die Geschwindigkeit der Erfassungsoperationen und somit die Lesezugriffszeit des Speichers beträchtlich erhöhen. Da die Wortleitungsströme während der Erfassungsoperationen abgeschaltet werden, können ferner beträchtliche Leistungsersparnisse verwirklicht werden.
  • 34 sind Graphen, die veranschaulichende Nebenschleifen für eine typische GMR-Bitstruktur 10 (Pseudospinventil-Bitstruktur) zeigen. 3 zeigt den Widerstand über ein angelegtes Magnetfeld, wobei die Magnetisierungsvektoren der weichen und der harten Schicht anfänglich in derselben Richtung verlaufen (wie bei Punkt A angegeben ist). 4 zeigt den Widerstand über das angelegte Magnetfeld, wobei der Magnetisierungsvektor der weichen und der harten Schicht anfänglich in entgegengesetzten Richtungen verläuft (wie wiederum bei Punkt A angegeben ist). In beiden Figuren stellt die x-Achse die Größe eines externen Magnetfelds dar, das, in der Regel durch einen Wortleitungsstrom, an die Bitstruktur 10 angelegt ist. Die y-Achse stellt den sich ergebenden Widerstand der Bitstruktur 10 dar, wie er durch einen durch dieselbe fließenden Erfassungsstrom erfaßt wird.
  • Unter Bezugnahme auf 3 und beginnend bei Punkt „A" ist der Widerstand der Bitstruktur 10 relativ gering, wenn der Magnetisierungsvektor 30 der harten Schicht 15 und der Magnetisierungsvektor 32 der weichen Schicht 16 ausgerichtet sind. Ein extern angelegtes Magnetfeld, das in derselben Richtung angelegt ist wie der Magnetisierungsvektor 30 der harten Schicht 15 und der Magnetisierungsvektor 32 der weichen Schicht 16 verstärkt diesen Zustand lediglich. Selbst wenn das extern angelegte Magnetfeld auf Null reduziert wird, wie bei Punkt „C" gezeigt ist, bleibt der Widerstand der Bitstruktur 10 relativ gering. Wenn jedoch das extern angelegte Magnetfeld in der entgegengesetzten Richtung vergrößert wird, springt der Magnetisierungsvektor 32 der weichen Schicht 16 schließlich auf antiparallel zu dem Magne tisierungsvektor 30 der harten Schicht 15, wie bei Punkten „D" und „E" gezeigt ist. Wenn dies auftritt, nimmt der Widerstand der Bitstruktur 10 zu, wie bei Punkt „E" und in „F" gezeigt ist.
  • Um eine Schreiboperation durchzuführen, wird das extern angelegte Magnetfeld über den Punkt „F" hinaus vergrößert, was den Magnetisierungsvektor 30 der harten Schicht 15 springen läßt, so daß er zu dem Magnetisierungsvektor 32 der weichen Schicht 16 parallel ist. Es ist üblicherweise nicht wünschenswert, die Bitstruktur 10 zu schreiben, wenn eine Leseoperation durchgeführt wird, und deshalb wird das extern angelegte Magnetfeld üblicherweise zwischen Punkten „A" und „F" in 3 aufrechterhalten.
  • Wenn das extern angelegte Magnetfeld von dem Punkt „F" auf Null verringert wird, bleibt der Widerstand der Bitregion 10 in dem relativ hohen Zustand, wie bei Punkt „G" gezeigt ist, statt den Pfad der Punkte „E", „D" und „C" zurückzuverfolgen. Dies veranschaulicht die Hysterese, die in der Regel mit der Nebenschleife vieler GMR-Bitstrukturen verbunden ist. Ferner, wie in 3 gezeigt ist, ist in der Regel ein größeres extern angelegtes Magnetfeld erforderlich, um den Magnetisierungsvektor 32 der weichen Schicht 16 so zu drehen, daß er zu dem Magnetisierungsvektor 30 der harten Schicht 15 parallel ist, als erforderlich ist, um die Magnetisierungsvektoren 30 und 32 zu einem antiparallelen Zustand zu drehen. Wie gezeigt ist, beispielsweise bei Punkt „H", weisen die Magnetpole der harten und der weichen Schicht die Tendenz auf, einander abzustoßen, wenn sie derart ausgerichtet sind. Nachdem sie jedoch ausgerichtet sind, trägt die Formanisotropie der Bitstruktur 10 dazu bei, die Magnetisierungsvektoren der harten und der weichen Schicht in der parallelen Konfiguration zu halten. 4 zeigt eine ähnliche Nebenschleife, bei der sich jedoch die Magnetisierungsvektoren der harten und der weichen Schicht anfänglich in einer antiparallelen Konfiguration befinden.
  • 5 ist ein Zeitgebungsdiagramm, das die Wortleitungsstrom-, Automatische-Nullabgleichungs- und Erfassungsoperationen einer veranschaulichenden Leseoperation gemäß der vorliegenden Erfindung zeigt. Um die Leseoperation einzuleiten, wird ein Magnetfeld in einer ersten Richtung an die magnetoresistive Bitstruktur angelegt. Das Magnetfeld wird üblicherweise erzeugt, indem ein Wortleitungsstrom durch eine Wortleitung, z. B. Wortleitung 19 der 1, geleitet wird. Dies stellt den Magnetisierungsvektor 32 der weichen Schicht 16 auf einen bekannten Zustand ein. Dies entspricht Punkt „A" bei 3 oder 4, je nach dem Zustand (der Richtung) des Magnetisierungsvektors 30 der harten Schicht 15. Die Größe des Wortleitungsstroms ist vorzugsweise groß genug, um den Zustand der weichen Schicht einzustellen, jedoch gering genug, um den Zustand der harten Schicht nicht zu verändern. Der Wortleitungsstrom wird vorzugsweise in einem relativ kurzen Puls, wie bei 50 gezeigt, geliefert, der eine Größenordnung von etwa 10 bis 30 mA und eine Dauer von etwa 2 ns aufweist.
  • Danach wird der Wortleitungsstrom entfernt. Dies entfernt ferner das entsprechende extern angelegte Magnetfeld von der Bitstruktur. Der Widerstand der Bitstruktur bewegt sich somit von Punkt „A" in 3 (oder 4) zu Punkt „C". Wenn das Magnetfeld fehlt, wird ein erster Widerstand der Erfassungsleitung, die die magnetoresistive Bitstruktur 10 umfaßt, erfaßt, wie bei 52 gezeigt ist. Dies wird vorzugsweise bewerkstelligt, indem ein Erfassungsstrom an die Erfassungsleitung angelegt wird und indem ein sich ergebender Spannungsabfall erfaßt wird. Nachdem er bestimmt wurde, wird der Widerstandswert (oder die Spannung) gespeichert, vorzugsweise über eine Schaltung vom Automatische-Nullabgleichung-Typ (siehe 67). Damit ist etwa die Hälfte der Leseoperation abgeschlossen.
  • Danach wird der Wortleitungsstrom umgekehrt. Dies erzeugt in einer zu der ersten Richtung entgegengesetzten Richtung ein extern erzeugtes Magnetfeld. Wiederum ist die Größe des Wortleitungsstroms vorzugsweise groß genug, um den Zustand der weichen Schicht in dem entgegengesetzten Zustand einzustellen, jedoch gering genug, um den Zustand der harten Schicht nicht zu verändern. Dies entspricht Punkt „F" in 3 (oder 4). Der Wortleitungsstrom wird vorzugsweise in einem relativ kurzen Puls, wie bei 54 gezeigt ist, geliefert, der eine Größe von etwa 10 bis 30 mA und eine Dauer von etwa 2 ns aufweist.
  • Der Wortleitungsstrom wird wieder entfernt, was das entsprechende extern angelegte Magnetfeld von der Bitstruktur 10 entfernt. Dies entspricht Punkt „G" in 3 oder 4. Wenn das extern angelegte Magnetfeld fehlt, wird der Widerstand der Erfassungsleitung wieder erfaßt, wie bei 56 gezeigt ist, und mit dem ersten erfaßten Widerstand verglichen. Falls der Widerstand der Erfassungsleitung zunahm, wie bei 3 veranschaulicht ist, wird ein Logikzustand gelesen. Falls der Widerstand abnahm, wie bei 4 veranschaulicht ist, wird der entgegengesetzte Logikzustand gelesen.
  • Wie man ohne weiteres erkennen kann, ist der Wortleitungsstrom des veranschaulichenden Ausführungsbeispiels während jeder Leseoperation nur zwei 2ns-Pulse, insgesamt 4 ns lang, „eingeschaltet" bzw. „an". Dies ist beträchtlich weniger als die zwei 50ns-Pulse, die üblicherweise benötigt werden, um viele Leseoperationen des Standes der Technik durchzuführen. Dementsprechend kann die vorliegende Erfindung die zum Lesen benötigte Leistung um das bis zu 25fache oder mehr verringern. Überdies, und da der Wortleitungsstrom während der Erfassungsoperationen abgeschaltet wird, wird durch die Wortleitungsströme weniger Rauschen in die Bitstrukturen eingebracht. Dies kann das Signal/Rausch-Verhältnis auf den Erfassungsleitungen beträchtlich erhöhen und wiederum die Geschwindigkeit der Erfassungsoperationen und somit die Lesezugriffszeit des Speichers beträchtlich erhöhen.
  • 6 ist ein schematisches Diagramm, das ausgewählte Teile eines veranschaulichenden magnetoresistiven Speichers gemäß der vorliegenden Erfindung zeigt. Der magnetoresistive Speicher umfaßt eine Bitstruktur 60, einen Feldanlegeblock 70, einen Erfassungsblock 90 und einen Steuerblock 100. Die veranschaulichende Bitstruktur 60 umfaßt eine untere, harte Schicht 62 und eine obere, weiche Schicht 64. Obwohl dies nicht gezeigt ist, weist der Speicher vorzugsweise eine Anzahl von magnetoresistiven Bitstrukturen 60 auf, die in einer Anzahl von Reihen angeordnet sind, wobei ausgewählte Bitstrukturen in jeder Reihe miteinander verbunden sind, um entsprechende Erfassungsleitungen zu bilden.
  • Der Feldanlegeblock 70 umfaßt vorzugsweise eine Anzahl von Wortleitungen, wobei sich jede Wortleitung benachbart zu einer der Bitstrukturen in jeder Erfassungsleitung erstreckt. Vorzugsweise sind ein oder mehrere Wortleitungstreiber vorgesehen, wobei jeder Wortleitungstreiber in der Lage ist, einen Wortleitungsstrom in einer ersten Richtung und in einer zweiten, entgegengesetzten Richtung zu liefern. Bei dem gezeigten Ausführungsbeispiel wird eine Wortleitung 72 durch ein Paar von Wortleitungstreibern 74 und 76 getrieben. Die Wortleitung 72 erstreckt sich physisch benachbart zu der Bitstruktur 60, so daß das durch den durch die Wortleitung 72 fließenden Strom erzeugte Magnetfeld mit der Bitstruktur 60 interagiert. Die Wortleitungstreiber 74 und 76 werden vorzugsweise durch den Steuerblock 100 gesteuert. Der Steuerblock 100 liefert vorzugsweise entgegengesetzte Logikzustände an die Eingänge der Wortleitungstreiber 74 und 76. Dies ermöglicht es dem Steuerblock 100, zu steuern, in welcher Richtung der Wortleitungsstrom durch die Wortleitung 72 fließt. Der Steuerblock 100 kann ferner über ein Aktivierungssignal 82 die Wortleitungstreiber 74 und 76 aktivieren/deaktivieren.
  • Der Erfassungsblock 90 umfaßt vorzugsweise einen Erfassungstreiber 92, der mit s der Bitstruktur 60 verbunden ist, die an einem Ende einer Erfassungsleitung angeordnet ist (in 6 ist lediglich eine Bitstruktur gezeigt). Die Bitstruktur 60 des anderen Endes der Erfassungsleitung kann mit Masse verbunden sein, wie gezeigt ist. Der Erfassungstreiber liefert eine Spannung oder einen Strom an die Erfassungsleitung, um dazu beizutragen, den Widerstand der Erfassungsleitung zu erfassen, wie nachstehend ausführlicher beschrieben wird. Vorzugsweise ist der Erfassungstreiber 92 entweder eine Stromquelle oder eine Spannungsquelle.
  • Vorzugsweise umfaßt der Erfassungsblock 90 ferner einen Automatische-Nullabgleichung-Block 94 und einen Vergleichsblock 96. Der Automatische-Nullabgleichung-Block 94 nimmt selektiv die Spannung (oder den Strom), die an dem Eingang der Erfassungsleitung vorliegt, auf. Der Automatische-Nullabgleichung-Block 94 nimmt die Spannung (oder den Strom) auf, wenn er durch den Steuerblock 100 dazu aktiviert wird. Der Vergleichsblock 96 vergleicht die Spannung (oder den Strom), die durch den Automatische-Nullabgleichung-Block 94 gespeichert ist, mit der Spannung (oder dem Strom), die an dem Eingang der Erfassungsleitung vorliegt. Falls die aktuelle Spannung (oder der aktuelle Strom) relativ zu dem durch den Automatische-Nullabgleichung-Block 94 gespeicherten Wert zugenommen hat, wird ein Logikzustand ausgelesen. Falls die aktuelle Spannung (oder der aktuelle Strom) relativ zu dem durch den Automatische-Nullabgleichung-Block 94 gespeicherten Wert abgenommen hat, wird der entgegengesetzte Logikzustand ausgelesen.
  • Während einer Leseoperation aktiviert der Steuerblock 100 die Wortleitungstreiber 74 und 76 über das Aktivierungssignal 82 und liefert einen ersten Logikzustand an den Wortleitungstreiber 74 und den entgegengesetzten Logikzustand an den Wortleitungstreiber 76. Dies erzeugt in einer ersten Richtung einen Wortleitungsstrom 78, der in einer ersten Richtung ein Magnetfeld in der Bitstruktur 60 erzeugt. Dies stellt den Zustand der weichen Schicht 64 in einer ersten Richtung 102 ein. Der Steuerblock 100 deaktiviert anschließend die Wortleitungstreiber 74 und 76 über das Aktivierungssignal 82, was das durch den Wortleitungsstrom erzeugte Magnetfeld im wesentlichen von der Bitstruktur 60 entfernt. Der Steuerblock 100 aktiviert anschließend den Erfassungstreiber 92, was eine Spannung oder einen Strom an die Erfassungsleitung erzeugt. Der Automatische-Nullabgleichung-Block 94 wird anschließend aktiviert, die Spannung oder den Strom, die bzw. der aktuell an dem Eingang der Erfassungsleitung vorliegt, zu speichern. Der Steuerblock 100 deaktiviert anschließend den Automatische-Nullabgleichung-Block 94 und den Erfassungstreiber 92. Damit ist ein erster Teil der Leseoperation abgeschlossen.
  • Danach aktiviert der Steuerblock 100 die Wortleitungstreiber 74 und 76 über das Aktivierungssignal 82 und liefert einen zweiten Logikzustand an den Wortleitungstreiber 74, und den entgegengesetzten Logikzustand an den Wortleitungstreiber 76. Dies erzeugt in einer zweiten Richtung einen Wortleitungsstrom 80, der in einer zweiten Richtung ein Magnetfeld in der Bitstruktur 60 erzeugt. Dies stellt den Zustand der weichen Schicht 64 in einer zweiten, entgegengesetzten Richtung 104 ein. Der Steuerblock 100 deaktiviert anschließend die Wortleitungstreiber 74 und 76 über das Aktivierungssignal 82, was das durch den Wortleitungsstrom erzeugte Magnetfeld im wesentlichen von der Bitstruktur 60 entfernt. Der Steuerblock 100 aktiviert anschließend den Erfassungstreiber 92, was eine Spannung oder einen Strom an die Erfassungsleitung erzeugt. Der Vergleichsblock 96 wird anschließend aktiviert, die Spannung (oder den Strom), die durch den Automatische-Nullabgleichung-Block 94 gespeichert wird, mit der Spannung (oder dem Strom), die derzeit an dem Eingang der Erfassungsleitung vorliegt, zu vergleichen. Falls die Spannung (oder der Strom) relativ zu dem durch den Automatische-Nullabgleichung-Block 94 gespeicherten Wert zugenommen hat, wird ein Logikzustand ausgelesen. Falls die Spannung (oder der Strom) relativ zu dem durch den Automatische-Nullabgleichung-Block 94 gespeicherten Wert abgenommen hat, wird der entgegengesetzte Logikzustand ausgelesen.
  • 7 ist ein schematisches Diagramm, das ausgewählte Teile eines weiteren veranschaulichenden magnetoresistiven Speichers gemäß der vorliegenden Erfindung zeigt. Bei diesem Ausführungsbeispiel ist ein Paar von Wortleitungen 122 und 124 vorgesehen, eine direkt über und eine direkt unter einer Bitstruktur 120. Diese Konfiguration ermöglicht es den Wortleitungstreibern 126 und 128, einen Wortleitungsstrom in einer einzigen Richtung zu treiben, was den Entwurf der Wortleitungstreiber potentiell vereinfacht. Um den Magnetisierungsvektor der weichen Schicht auf einen ersten Zustand 130 einzustellen, wird ein Strom 132 an der oberen Wortleitung 122 entlanggetrieben. Um den Magnetisierungsvektor der weichen Schicht auf den entgegengesetzten Zustand 134 einzustellen, wird ein Strom 136 an der unteren Wortleitung 124 entlanggetrieben. Der Erfassungsblock 140 ist vorzugsweise derselbe, wie er oben unter Bezugnahme auf 6 beschrieben wurde.
  • Während einer Leseoperation aktiviert der Steuerblock 150 zunächst den Wortleitungstreiber 126, einen Strom 132 entlang der oberen Wortleitung 122 zu liefern. Dies stellt den Zustand der weichen Schicht der Bitstruktur 120 in einer ersten Richtung 130 ein. Es wird anerkannt, daß der Wortleitungsstrom zuerst entlang der unteren Wortleitung 124 geliefert werden kann, gefolgt von der oberen Wortleitung 122. In jedem Fall deaktiviert der Steuerblock 120 anschließend den Wortleitungstreiber 126, der das durch den Wortleitungsstrom erzeugte Magnetfeld von der Bitstruktur 120 entfernt. Der Steuerblock 150 aktiviert anschließend den Erfassungstreiber 158, was eine Spannung oder einen Strom an die Erfassungsleitung erzeugt. Anschließend wird der Automatische-Nullabgleichung-Block 160 aktiviert, die Spannung oder den Strom an dem Eingang der Erfassungsleitung zu speichern. Der Steuerblock 150 deaktiviert anschließend den Automatische-Nullabgleichung-Block 160 und den Erfassungstreiber 158. Damit ist ein erster Teil der Leseoperation abgeschlossen.
  • Danach aktiviert der Steuerblock 150 den Wortleitungstreiber 128, einen Strom 136 entlang der unteren Wortleitung 124 zu liefern. Dies stellt den Zustand der weichen Schicht in einer zweiten, entgegengesetzten Richtung 134 ein. Der Steuerblock 150 deaktiviert anschließend den Wortleitungstreiber 128, was das durch den Wortleitungsstrom erzeugte Magnetfeld im wesentlichen von der Bitstruktur 120 entfernt. Der Steuerblock 150 aktiviert anschließend den Erfassungstreiber 158, der eine Spannung oder einen Strom zu der Erfassungsleitung treibt. Der Vergleichsblock 170 wird anschließend aktiviert, die Spannung (oder den Strom), die durch den Automatische-Nullabgleichung-Block 160 gespeichert ist, mit der Spannung (oder dem Strom), die derzeit an dem Eingang der Erfassungsleitung vorliegt, zu vergleichen. Falls die Spannung (oder der Strom) relativ zu dem in dem Automatische-Nullabgleichung-Block 160 gespeicherten Wert zugenommen hat, wird ein Logikzustand ausgelesen. Falls die Spannung (oder der Strom) relativ zu dem durch den Automatische-Nullabgleichung-Block 160 gespeicherten Wert abgenommen hat, wird der entgegengesetzte Logikzustand ausgelesen.
  • 8 ist ein Zeitgebungsdiagramm, das die Wortleitungsstrom-, Automatische-Nullabgleichungs- und Erfassungsoperationen einer veranschaulichenden Leseoperation unter Verwendung des magnetoresistiven Speichers der 7 zeigt. Der Steuerblock 150 aktiviert den Wortleitungstreiber 126, der einen Strompuls an der oberen Wortleitung 122 entlangtreibt, wie bei 180 gezeigt ist. Der Steuerblock 150 deaktiviert anschließend den Wortleitungstreiber 126, der den Wortleitungsstrom entfernt. Nachdem der Strom in der oberen Wortleitung 122 entfernt ist, wird der Erfassungstreiber 158 aktiviert, und der Automatische-Nullabgleichung-Block 160 speichert die Spannung (oder den Strom) an dem Eingang der Erfassungsleitung, wie bei 182 gezeigt ist. Danach ak tiviert der Steuerblock 150 den Wortleitungstreiber 128, der einen Strompuls an der unteren Wortleitung 124 entlangtreibt, wie bei 186 gezeigt ist. Der Steuerblock 150 aktiviert anschließend den Erfassungstreiber 158, eine Spannung (oder einen Strom) an der Erfassungsleitung entlang zu liefern, wie bei 190 gezeigt ist. Der Vergleichsblock 170 wird anschließend aktiviert, die Spannung (oder den Strom), die durch den Automatische-Nullabgleichung-Block 160 gespeichert ist, mit der Spannung (oder dem Strom), die aktuell erfaßt wird, zu vergleichen. Falls die Spannung (oder der Strom) relativ zu dem durch den Automatische-Nullabgleichung-Block 160 gespeicherten Wert zugenommen hat, wird ein Logikzustand ausgelesen. Falls die Spannung (oder der Strom) relativ zu dem durch den Automatische-Nullabgleichung-Block 160 gespeicherten Wert abgenommen hat, wird der entgegengesetzte Logikzustand ausgelesen.
  • 9 ist ein Zeitgebungsdiagramm, das die Automatische-Nullabgleichungs-, Erfassungs- und Wortleitungsstromoperationen einer weiteren veranschaulichenden Leseoperation gemäß der vorliegenden Erfindung zeigt. Dieses Ausführungsbeispiel funktioniert auf ähnliche Weise wie 5. Jedoch wird die weiche Schicht 16 zu einem vorbestimmten anfänglichen Zustand (z. B. zu der negativen Wortleitungsstromrichtung) angeregt, bevor jede Leseoperation eingeleitet wird. Der vorbestimmte anfängliche Zustand kann beispielsweise Punkt „A" bei 3 oder 4 entsprechen. Dementsprechend wird vor den Automatische-Nullabgleichungs- und Erfassungsoperationen der 5 der erste Wortleitungspuls 50 der 5 nicht mehr benötigt. Dies liefert bezüglich des in 5 gezeigten Ausführungsbeispiels eine verbesserte Datenzugriffszeit.
  • Unter spezieller Bezugnahme auf 9 wird eine Leseoperation durchgeführt, indem zuerst der Widerstand einer ausgewählten Bitstruktur erfaßt wird, ohne daß ein Wortleitungsstrom vorliegt, wie bei 200 gezeigt ist. Da die weiche Schicht bereits auf den vorbestimmten anfänglichen Zustand angeregt ist, entspricht der Widerstand der Bitstruktur beispielsweise Punkt „C" in 3 (oder 4). Nachdem er bestimmt wurde, wird der Widerstandswert (oder die Spannung) gespeichert, vorzugsweise über eine Schaltung vom Automatische-Nullabgleichung-Typ (siehe 67).
  • Danach wird ein Wortleitungsstrom angelegt, um ein extern erzeugtes Magnetfeld zu erzeugen, das den Zustand der weichen Schicht 16 umkehrt. Bei dem gezeigten Beispiel wird ein positiver Wortleitungsstrompuls 202 angelegt, der dem Punkt „F" in 3 (oder 4) entsprechen kann. Der Wortleitungsstrom wird vorzugsweise in einem relativ kurzen Puls geliefert, der eine Größe von etwa 10 bis 30 mA und eine Dauer von etwa 2 ns aufweist.
  • Der Wortleitungsstrom wird anschließend entfernt, was das entsprechende extern angelegte Magnetfeld von der Bitstruktur 10 entfernt. Der Zustand der Bitstruktur kann dann dem Punkt „G" in 3 oder 4 entsprechen. Wenn das extern angelegte Magnetfeld fehlt, wird der Widerstand der Erfassungsleitung wiederum erfaßt, wie bei 204 gezeigt ist, und mit dem ersten erfaßten Widerstand verglichen. Falls der Widerstand der Erfassungsleitung zunahm, wie in 3 veranschaulicht ist, wird ein Logikzustand gelesen. Falls der Widerstand abnahm, wie in 4 veranschaulicht ist, wird der entgegengesetzte Logikzustand gelesen.
  • Nachdem auf die Daten zugegriffen wurde, wird der Zustand der weichen Schicht 16 erneut auf den vorbestimmten anfänglichen Zustand eingestellt. Zu diesem Zweck wird ein Wortleitungsstrom angelegt, um ein extern erzeugtes Magnetfeld zu erzeugen, das den Zustand der weichen Schicht 16 auf den vorbestimmten anfänglichen Zustand einstellt. Bei dem gezeigten Beispiel wird ein negativer Wortleitungsstrompuls 206 angelegt, um den Zustand der weichen Schicht 16 beispielsweise auf Punkt „A" bei 3 oder 4 einzustellen. Es wird erkannt, daß der Zustand der weichen Schicht 16 auch nach jeder Schreiboperation auf den vorbestimmten anfänglichen Zustand eingestellt werden kann.
  • Nachdem die bevorzugten Ausführungsbeispiele der vorliegenden Erfindung beschrieben wurden, werden Fachleute ohne weiteres erkennen, daß die hierin enthaltenen Lehren auch auf weitere Ausführungsbeispiele angewandt werden können, die in den Schutzbereich der hieran angehängten Patentansprüche fallen.

Claims (22)

  1. Ein Verfahren zum Lesen des Zustands einer magnetoresistiven Bitstruktur, die eine weiche Schicht (64) und eine harte Schicht (62) aufweist, wobei das Verfahren folgende Schritte aufweist: Anlegen eines Magnetfelds an die magnetoresistive Bitstruktur (60) in einer ersten Richtung, um den Zustand der weichen Schicht (64) in einer ersten Richtung (78) einzustellen; im wesentlichen Entfernen des Magnetfelds; Erfassen eines ersten erfaßten Widerstands der magnetoresistiven Bitstruktur; Anlegen eines Magnetfelds an die magnetoresistive Bitstruktur in einer zu der ersten Richtung entgegengesetzten Richtung (80), um den Zustand der weichen Schicht (64) in einer zweiten, entgegengesetzten Richtung einzustellen; im wesentlichen Entfernen des Magnetfelds; und Erfassen, ob der Widerstand der Bitstruktur relativ zu dem ersten erfaßten Widerstand zugenommen oder abgenommen hat.
  2. Ein Verfahren gemäß Anspruch 1, bei dem die Erfassungsschritte den Schritt des Anlegens eines Erfassungsstroms an die Bitstruktur und des Erfassens eines sich ergebenden Spannungsabfalls umfassen.
  3. Ein Verfahren gemäß Anspruch 1, bei dem die Bitstruktur in einer Erfassungsleitung enthalten ist, die zumindest eine weitere magnetoresistive Bitstruktur umfaßt, die in Reihe geschaltet ist, um eine Erfassungsleitung zu bilden.
  4. Ein Verfahren gemäß Anspruch 1, bei dem die magnetoresistive Bitstruktur mit einer oder mehreren anderen magnetoresistiven Bitstrukturen in Reihe geschaltet ist, um eine Erfassungsleitung zu bilden.
  5. Ein Verfahren gemäß Anspruch 4, bei dem die weiche Schicht und die harte Schicht eine gemeinsame Achse der leichten Magnetisierbarkeit aufweisen, und bei dem die Richtung parallel zu der Achse der leichten Magnetisierbarkeit ist.
  6. Ein Verfahren gemäß Anspruch 5, das ferner den Schritt des Bestimmens, ob der erste erfaßte Widerstand größer oder kleiner ist als der zweite erfaßte Widerstand, umfaßt.
  7. Ein Verfahren gemäß Anspruch 5, bei dem die Anlegeschritte den Schritt des Bereitstellens eines Wortleitungsstroms durch eine Wortleitung, die sich benachbart zu der magnetoresistiven Bitstruktur erstreckt, umfassen.
  8. Ein Verfahren gemäß Anspruch 7, bei dem der Strombereitstellungsschritt Strom in einer ersten Richtung bereitstellt, um das Magnetfeld in der ersten Richtung anzulegen, und Strom in der entgegengesetzten Richtung bereitstellt, um das Magnetfeld in der zweiten, entgegengesetzten Richtung anzulegen.
  9. Ein Verfahren gemäß Anspruch 7, bei dem der erste Anlegeschritt den Schritt des Bereitstellens eines Wortleitungsstroms durch eine erste Wortleitung, die sich benachbart zu einer ersten Seite der magnetoresistiven Bitstruktur erstreckt, umfaßt, und der zweite Anlegeschritt den Schritt des Bereitstellens eines Wortleitungsstroms durch eine zweite Wortleitung, die sich benachbart zu einer zweiten, gegenüberliegenden Seite der magnetoresistiven Bitstruktur erstreckt, umfaßt.
  10. Eine Magnetspeichervorrichtung zum Speichern zumindest eines Bits von Informationen, wobei die Magnetspeichervorrichtung folgende Merkmale aufweist: zumindest eine magnetoresistive Bitstruktur (60), die eine weiche Schicht (64) und eine harte Schicht (62) aufweist; eine Anlegeeinrichtung (70) zum Anlegen eines Magnetfelds an die magnetoresistive Bitstruktur (60) in einer ersten Richtung und einer zweiten Richtung, um den Zustand der weichen Schicht (64) einzustellen; und eine Erfassungseinrichtung (90) zum Erfassen eines erfaßten Widerstands einer Erfassungsleitung, die die magnetoresistive Bitstruktur (60) umfaßt; dadurch gekennzeichnet, daß die Vorrichtung ferner folgende Merkmale aufweist: eine Steuereinrichtung (100) zum Steuern der Anlegeeinrichtung (70) und der Erfassungseinrichtung (90), wobei die Steuereinrichtung zuerst die Anlegeeinrichtung aktiviert, in der ersten Richtung ein Magnetfeld an die magnetoresistive Bitstruktur (60) anzulegen, um den Zustand der weichen Schicht (64) in einem ersten Zustand einzustellen, wobei die Steuereinrichtung dann die Anlegeeinrichtung (90) deaktiviert, was das Magnetfeld im wesentlichen entfernt, wobei die Steuereinrichtung (100) dann die Erfassungseinrichtung anregt, einen ersten erfaßten Widerstand einer Erfassungsleitung, die die magnetoresistive Bitstruktur um faßt, zu erfassen, wobei die Steuereinrichtung dann die Erfassungseinrichtung deaktiviert und die Anlegeeinrichtung (70) anregt, in einer zu der ersten Richtung entgegengesetzten Richtung ein Magnetfeld an die magnetoresistive Bitstruktur anzulegen, um den Zustand der weichen Schicht (64) in einem zweiten, entgegengesetzten Zustand einzustellen; wobei die Steuereinrichtung dann die Anlegeeinrichtung deaktiviert, was das Magnetfeld im wesentlichen entfernt, wobei die Steuereinrichtung dann die Erfassungseinrichtung aktiviert, zu erfassen, ob der Widerstand der Erfassungsleitung relativ zu dem ersten erfaßten Widerstand zugenommen oder abgenommen hat.
  11. Eine Magnetspeichervorrichtung gemäß Anspruch 10, bei der die Anlegeeinrichtung eine Wortleitung (72) umfaßt.
  12. Eine Magnetspeichervorrichtung gemäß Anspruch 11, bei der die Anlegeeinrichtung (70) ferner einen Wortleitungstreiber (74, 76) zum Treiben eines Wortleitungsstroms (78) in einer ersten Richtung und einer zweiten Richtung (80) durch die Wortleitung (72) aufweist.
  13. Eine Magnetspeichervorrichtung gemäß Anspruch 10, bei der die Anlegeeinrichtung (70) eine erste Wortleitung (122), die benachbart zu einer ersten Seite der magnetoresistiven Bitstruktur angeordnet ist, und eine zweite Wortleitung (124), die benachbart zu einer zweiten, gegenüberliegenden Seite der magnetoresistiven Bitstruktur angeordnet ist, aufweist.
  14. Eine Magnetspeichervorrichtung gemäß Anspruch 13, bei der die Anlegeeinrichtung (70) ferner einen oder mehrere Wortleitungstreiber (126, 128) zum selektiven Treiben eines Wortleitungsstroms entweder zu der ersten Wortleitung oder zu der zweiten Wortleitung aufweist.
  15. Eine Magnetspeichervorrichtung gemäß Anspruch 10, bei der die Erfassungseinrichtung eine Stromquelle aufweist.
  16. Eine Magnetspeichervorrichtung gemäß Anspruch 10, bei der die Erfassungseinrichtung eine Spannungsquelle aufweist.
  17. Eine Magnetspeichervorrichtung gemäß Anspruch 10, bei der zumindest eine magnetoresistive Bitstruktur mit einer oder mehreren anderen magnetoresistiven Bitstrukturen in Reihe geschaltet ist, um die Erfassungsleitung zu bilden.
  18. Eine Magnetspeichervorrichtung gemäß Anspruch 17, bei der die magnetoresistiven Bitstrukturen in einer Anzahl von Reihen angeordnet sind, wobei ausgewählte magnetoresistive Bitstrukturen in jeder Reihe miteinander verbunden sind, um eine entsprechende Erfassungsleitung zu bilden.
  19. Eine Magnetspeichervorrichtung gemäß Anspruch 18, bei der die Anlegeeinrichtung eine Anzahl von Wortleitungen aufweist, wobei sich jede Wortleitung benachbart zu ausgewählten magnetoresistiven Bitstrukturen erstreckt, wobei der Speicher ferner eine oder mehrere Wortleitungstreiber zum Bereitstellen eines Wortleitungsstroms an jede Wortleitung umfaßt, wobei jeder der Wortleitungstreiber in der Lage ist, einen Wortleitungsstrom in der ersten und der zweiten, entgegengesetzten Richtung bereitzustellen.
  20. Eine Magnetspeichervorrichtung gemäß Anspruch 19, die ferner einen oder mehrere Erfassungsblöcke zum Erfassen eines Widerstandes der Erfassungsleitungen umfaßt.
  21. Eine Magnetspeichervorrichtung gemäß Anspruch 20, bei der die Steuereinrichtung (100) eine Steuerung zum Steuern ausgewählter Wortleitungstreiber und ausgewählter Erfassungsblöcke aufweist, wobei die Steuerung einen ausgewählten Wortleitungstreiber aktiviert, einen Wortleitungsstrom bereitzustellen, um die weiche Schicht einer ausgewählten magnetoresistiven Bitstruktur auf den ersten Zustand einzustellen, wobei die Steuerung dann den ausgewählten Wortleitungstreiber deaktiviert, was den Wortleitungsstrom im wesentlichen von der ausgewählten Wortleitung entfernt, wobei die Steuerung dann den Erfassungsblock anregt, den ersten erfaßten Widerstand der Erfassungsleitung, die die ausgewählte magnetoresistive Bitstruktur umfaßt, zu erfassen, wobei die Steuerung dann den Erfassungsblock deaktiviert und den ausgewählten Wortleitungstreiber anregt, in der zweiten, entgegengesetzten Richtung einen Wortleitungsstrom bereitzustellen, um die weiche Schicht der ausgewählten magnetoresistiven Bitstruktur auf den zweiten, entgegengesetzten Zustand einzustellen, wobei die Steuerung dann den ausgewählten Wortleitungstreiber deaktiviert, was den Wortleitungsstrom im wesentlichen von der ausgewählten Wortleitung entfernt, wobei die Steuerung dann den Erfassungsblock aktiviert, zu erfassen, ob der Widerstand der Erfassungsleitung, die die ausgewählte magnetoresistive Bitstruktur umfaßt, relativ zu dem ersten erfaßten Widerstand zugenommen oder abgenommen hat.
  22. Eine Magnetspeichervorrichtung gemäß Anspruch 18, bei der sich ausgewählte Paare von Wortleitungen über und unter einer ausgewählten magnetoresistiven Bitstruktur erstrecken, und der Speicher ferner einen oder mehrere Wortleitungstreiber zum Bereitstellen eines Wortleitungsstroms an jede Wortleitung umfaßt, wobei jeder der Wortleitungstreiber in der Lage ist, abwechselnd einen Wortleitungsstrom an die Wortleitungen eines ausgewählten Paares von Wortleitungen zu liefern, wo bei der Speicher ferner einen oder mehrere Erfassungsblöcke zum Erfassen eines Widerstands der Erfassungsleitungen umfaßt, wobei die Steuereinrichtung (100) folgende Merkmale aufweist: eine Steuerung zum Steuern ausgewählter Wortleitungstreiber und ausgewählter Erfassungsblöcke, wobei die Steuerung einen ausgewählten Wortleitungstreiber aktiviert, in der ersten eines ausgewählten Paares von Wortleitungen einen Wortleitungsstrom bereitzustellen, um die weiche Schicht einer ausgewählten magnetoresistiven Bitstruktur in dem ersten Zustand einzustellen, wobei die Steuerung dann den ausgewählten Wortleitungstreiber deaktiviert, was den Wortleitungsstrom im wesentlichen von dem ausgewählten Wortleitungspaar entfernt, wobei die Steuerung dann den Erfassungsblock anregt, den ersten erfaßten Widerstand der Erfassungsleitung, die die ausgewählte magnetoresistive Bitstruktur umfaßt, zu erfassen, wobei die Steuerung dann den Erfassungsblock deaktiviert und den ausgewählten Wortleitungstreiber anregt, in der anderen des ausgewählten Paares von Wortleitungen einen Wortleitungsstrom bereitzustellen, um die weiche Schicht der ausgewählten magnetoresistiven Bitstruktur in dem zweiten, entgegengesetzten Zustand einzustellen, wobei die Steuerung dann den ausgewählten Wortleitungstreiber deaktiviert, was den Wortleitungsstrom im wesentlichen von dem ausgewählten Wortleitungspaar entfernt, wobei die Steuerung dann den Erfassungsblock aktiviert, zu erfassen, ob der Widerstand der Erfassungsleitung, die die ausgewählte magnetoresistive Bitstruktur umfaßt, relativ zu dem ersten erfaßten Widerstand zugenommen oder abgenommen hat.
DE2000608250 1999-07-30 2000-07-31 Verfahren und anordnung zum lesen eines magnetoresitiven speichers Expired - Lifetime DE60008250T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US365308 1999-07-30
US09/365,308 US6134138A (en) 1999-07-30 1999-07-30 Method and apparatus for reading a magnetoresistive memory
PCT/US2000/020835 WO2001009898A1 (en) 1999-07-30 2000-07-31 Method and apparatus for reading a magnetoresistive memory

Publications (2)

Publication Number Publication Date
DE60008250D1 DE60008250D1 (de) 2004-03-18
DE60008250T2 true DE60008250T2 (de) 2004-11-18

Family

ID=23438338

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000608250 Expired - Lifetime DE60008250T2 (de) 1999-07-30 2000-07-31 Verfahren und anordnung zum lesen eines magnetoresitiven speichers

Country Status (8)

Country Link
US (1) US6134138A (de)
EP (1) EP1204976B1 (de)
JP (1) JP3856296B2 (de)
KR (1) KR100523049B1 (de)
AT (1) ATE259535T1 (de)
AU (2) AU6116200A (de)
DE (1) DE60008250T2 (de)
WO (2) WO2001009900A2 (de)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19947118C1 (de) 1999-09-30 2001-03-15 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle
DE10032278C1 (de) * 2000-07-03 2001-11-29 Infineon Technologies Ag Verfahren zur Verhinderung von Elektromigration in einem MRAM
DE10032272C2 (de) * 2000-07-03 2002-08-29 Infineon Technologies Ag Strom-Treiberanordnung für MRAM
US6594175B2 (en) 2000-07-11 2003-07-15 Integrated Magnetoelectronics Corp High density giant magnetoresistive memory cell
US6483740B2 (en) * 2000-07-11 2002-11-19 Integrated Magnetoelectronics Corporation All metal giant magnetoresistive memory
US6724654B1 (en) * 2000-08-14 2004-04-20 Micron Technology, Inc. Pulsed write techniques for magneto-resistive memories
US6493259B1 (en) * 2000-08-14 2002-12-10 Micron Technology, Inc. Pulse write techniques for magneto-resistive memories
US6392924B1 (en) * 2001-04-06 2002-05-21 United Microelectronics Corp. Array for forming magnetoresistive random access memory with pseudo spin valve
DE10123593C2 (de) * 2001-05-15 2003-03-27 Infineon Technologies Ag Magnetische Speicheranordnung
US6515896B1 (en) 2001-07-24 2003-02-04 Hewlett-Packard Company Memory device with short read time
US6538917B1 (en) * 2001-09-25 2003-03-25 Hewlett-Packard Development Company, L.P. Read methods for magneto-resistive device having soft reference layer
JP2003151262A (ja) * 2001-11-15 2003-05-23 Toshiba Corp 磁気ランダムアクセスメモリ
US6795334B2 (en) * 2001-12-21 2004-09-21 Kabushiki Kaisha Toshiba Magnetic random access memory
US6707084B2 (en) * 2002-02-06 2004-03-16 Micron Technology, Inc. Antiferromagnetically stabilized pseudo spin valve for memory applications
AU2003225048A1 (en) * 2002-04-19 2003-11-03 Integrated Magnetoelectronics Corporation Interfaces between semiconductor circuitry and transpinnor-based circuitry
US6744663B2 (en) * 2002-06-28 2004-06-01 Motorola, Inc. Circuit and method for reading a toggle memory cell
JP3788964B2 (ja) * 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
US6992919B2 (en) * 2002-12-20 2006-01-31 Integrated Magnetoelectronics Corporation All-metal three-dimensional circuits and memories
JP3704128B2 (ja) 2003-02-17 2005-10-05 株式会社東芝 磁気ランダムアクセスメモリとその読み出し方法
US6775195B1 (en) 2003-02-28 2004-08-10 Union Semiconductor Technology Center Apparatus and method for accessing a magnetoresistive random access memory array
US7005852B2 (en) 2003-04-04 2006-02-28 Integrated Magnetoelectronics Corporation Displays with all-metal electronics
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7009278B2 (en) * 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
JP3809445B2 (ja) * 2004-03-05 2006-08-16 株式会社東芝 磁気抵抗ランダムアクセスメモリおよびその駆動方法
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
US20070279971A1 (en) * 2004-06-04 2007-12-06 Micron Technology, Inc. Modified pseudo-spin valve (psv) for memory applications
US7543211B2 (en) * 2005-01-31 2009-06-02 Everspin Technologies, Inc. Toggle memory burst
JP4839894B2 (ja) * 2006-03-07 2011-12-21 Tdk株式会社 磁気メモリの読み出し回路
JP2007242118A (ja) * 2006-03-07 2007-09-20 Tdk Corp 磁気メモリの読み出し回路
US7911830B2 (en) * 2007-05-17 2011-03-22 Integrated Magnetoelectronics Scalable nonvolatile memory
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US8509003B2 (en) * 2011-09-20 2013-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Read architecture for MRAM
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741923B2 (en) 2015-09-25 2017-08-22 Integrated Magnetoelectronics Corporation SpinRAM
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477482A (en) * 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
US5864498A (en) * 1997-10-01 1999-01-26 High Density Circuits Ferromagnetic memory using soft magnetic material and hard magnetic material
US5923583A (en) * 1997-10-23 1999-07-13 Womack; Richard Ferromagnetic memory based on torroidal elements
US5969978A (en) * 1998-09-30 1999-10-19 The United States Of America As Represented By The Secretary Of The Navy Read/write memory architecture employing closed ring elements

Also Published As

Publication number Publication date
JP3856296B2 (ja) 2006-12-13
KR20030009278A (ko) 2003-01-29
EP1204976B1 (de) 2004-02-11
EP1204976A1 (de) 2002-05-15
US6134138A (en) 2000-10-17
JP2003506812A (ja) 2003-02-18
AU6392600A (en) 2001-02-19
KR100523049B1 (ko) 2005-10-24
ATE259535T1 (de) 2004-02-15
WO2001009898A1 (en) 2001-02-08
WO2001009900A8 (en) 2001-11-08
AU6116200A (en) 2001-02-19
DE60008250D1 (de) 2004-03-18
WO2001009900A2 (en) 2001-02-08

Similar Documents

Publication Publication Date Title
DE60008250T2 (de) Verfahren und anordnung zum lesen eines magnetoresitiven speichers
EP1141960B1 (de) Schreib-/lesearchitektur für mram
DE60107853T2 (de) Mram architekturen mit erhöhter schreibeselektivität
DE69629264T2 (de) Ferromagnetisches GMR Material
DE60200888T2 (de) Referenzschaltung für mram zelle
DE102007028057A1 (de) MRAM-Zelle, welche eine Magnetisierung entlang mehrerer Achsen verwendet, und Verfahren zu deren Betrieb
DE10249869A1 (de) Magnetisches Dünnfilmspeichervorrichtung zum Durchführen eines Datenschreibvorgangs durch Anlegen eines Magnetfelds
DE10239596A1 (de) Magnetisches Dünnfilmspeicherbauelement
DE10228578A1 (de) Dünnfilm-Magnetspeichervorrichtung mit Speicherzellen, die ein Tunnel-Magnetwiderstandselement enthalten
EP1565988B1 (de) Magnetische logikeinrichtung
DE102008047592A1 (de) Verfahren zum Programmieren einer integrierten Schaltung, Verfahren zum Programmieren einer Mehrzahl von Zellen, integrierte Schaltung sowie Zellenanordnung
DE10248221A1 (de) Dünnfilm-Magnetspeichervorrichtung zur Programmierung erforderlicher Informationen mit einem speicherzellenähnlichen Element und Informationsprogrammierungsverfahren
DE102004030587A1 (de) Thermisch gestützte magnetische Speicherstrukturen
DE10244969A1 (de) Magnetische Dünnfilmspeichervorrichtung zum Durchführen eines Datenlesevorgangs ohne Verwendung einer Referenzzelle
DE60306782T2 (de) Vorrichtung und verfahren zum beschreiben eines kippspeichers
DE102004024377A1 (de) Wärmeunterstützte Schaltarraykonfiguration für MRAM
DE19823826A1 (de) MRAM-Speicher sowie Verfahren zum Lesen/Schreiben digitaler Information in einen derartigen Speicher
DE102019134288A1 (de) Senkrechte spin-transfer-torque-mram-speicherzelle
DE102005046777B4 (de) Halbleiterspeicher-Einrichtung
DE2620749A1 (de) Matrixspeicher aus halbleiterelementen
DE102008045542A1 (de) Integrierter Schaltkreis, Zellenanordnung, Verfahren zum Betreiben eines integrierten Schaltkreises, Speichermodul
DE2810610A1 (de) Josephson-speicherzelle
DE102007045077B4 (de) Aktive Schreib-Strom-Anpassung für einen magnetoresistiven Vielfachzugriffsspeicher
DE102004060645A1 (de) Weichreferenz-Vierleiter-Magnetspeichervorrichtung
WO2001018816A1 (de) Speicherzellenanordnung und verfahren zu deren betrieb

Legal Events

Date Code Title Description
8364 No opposition during term of opposition