DE10248221A1

DE10248221A1 - Dünnfilm-Magnetspeichervorrichtung zur Programmierung erforderlicher Informationen mit einem speicherzellenähnlichen Element und Informationsprogrammierungsverfahren

Info

Publication number: DE10248221A1
Application number: DE10248221A
Authority: DE
Inventors: Hideto Hidaka
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-11-14
Filing date: 2002-10-16
Publication date: 2003-05-28
Also published as: KR20030040137A; CN1419242A; US20050226042A1; US20040090856A1; US20030090935A1; US6987690B2; TW578147B; KR100498662B1; US6683807B2; JP4073690B2; JP2003217277A; US7061796B2; CN1255816C

Abstract

Eine Programmeinheit (PU) enthält zwei Programmzellen (PRC1, PRC2), deren elektrischer Widerstand sich gemäß ihrer Magnetisierungsrichtung ändert. Diese Programmzellen (PRC1, PRC2) sind im Anfangszustand, d. h. in einem Nichtprogrammzustand, in der gleichen Richtung magnetisiert. Im Programmzustand wird die Magnetisierungsrichtung einer gemäß den Programmdaten ausgewählten Programmzelle (PRC1, PRC2) gegenüber dem Anfangszustand geändert. Anhand von zwei Programmsignalen DOLLAR I1 die gemäß den elektrischen Widerständen der zwei Programmzellen (PRC1, PRC2) erzeugt werden, können Einbit-Programmdaten und -Informationen darüber, ob die Programmeinheit (PU) Programmdaten oder nicht speichert, gelesen werden.

Description

Die Erfindung betrifft das Gebiet der Dünnfilm-Magnetspeichervorrichtungen und insbesondere einen Schreib-Lese-Speicher (RAM), der Speicherzellen mit einem Magnettunnelübergang (MTJ) enthält, und ein Informationsprogrammierungsverfahren.
Eine MRAM-Vorrichtung (Magnet-Schreib-Lese-Speichervorrichtung) hat als Speichervorrichtung, die Daten nichtflüchtig mit niedrigem Leistungsverbrauch speichern kann, die Aufmerksamkeit auf sich gezogen. Die MRAM-Vorrichtung ist eine Speichervorrichtung, die unter Verwendung mehrerer Dünnfilm-Magnetelemente, die in einer integrierten Halbleiterschaltung ausgebildet sind, Daten nichtflüchtig speichern kann und in der außerdem auf jedes Dünnfilm-Magnetelement wahlfrei zugegriffen werden kann.
Insbesondere zeigt eine jüngste Ankündigung, daß die Verwendung von Dünnfilm-Magnetelementen mit einem Magnettunnelübergang (MTJ) als Speicherzellen die Leistung der MRAM-Vorrichtung wesentlich verbessert. Die MRAM-Vorrichtung, die Speicherzellen mit einem Magnettunnelübergang enthält, ist offenbart in Fachdokumenten wie etwa "A l0ns Read and Write Non- Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell", ISSCC Digest of Technical Papers, TA7.2, Februar 2000, "Nonvolatile RAM based on Magnetic Tunnel Junction Elements", ISSCC Digest of Technical Papers, TA7.3, Februar 2000, und "A 256kb 3.OV 1TIMTJ Nonvolatile Magnetoresistive RAM", ISSCC Digest of Technical Papers, TA7.6, Februar 2001.
Fig. 31 zeigt schematisch die Konstruktion einer Speicherzelle mit einem Magnettunnelübergang (im folgenden gelegentlich als "MTJ-Speicherzelle" bezeichnet).
Wie in Fig. 31 gezeigt ist, enthält die MTJ-Speicherzelle ein Tunnel-Magnetwiderstandselement TMR, dessen elektrischer Widerstand sich gemäß dem Ablagedatenpegel ändert, und ein Zugriffselement ATR zum Ausbilden eines Weges eines Abtaststroms Is, der in einer Datenleseoperation über das Tunnel- Magnetwiderstandselement TMR fließt. Da als Zugriffselement ATR typischerweise ein Feldeffekttransistor verwendet wird, wird das Zugriffselement ATR im folgenden gelegentlich als Zugriffstransistor ATR bezeichnet. Der Zugriffstransistor ATR ist zwischen das Tunnel-Magnetwiderstandselement TMR und eine feste Spannung (die Massespannung Vss) gekoppelt.
Für die MTJ-Speicherzelle sind eine Schreibwortleitung WWL für die Datenschreiboperation, eine Lesewortleitung RWL für die Datenleseoperation und eine Bitleitung BL vorgesehen. Die Bitleitung BL ist eine Datenleitung zum Senden eines elektrischen Signals, das dem Ablagedatenpegel entspricht, in einer Datenleseoperation und in einer Datenschreiboperation.
Fig. 32 ist ein konzeptionelles Diagramm zur Erläuterung der Datenleseoperation aus der MTJ-Speicherzelle.
Wie in Fig. 32 gezeigt ist, besitzt das Tunnel-Magnetwiderstandselement TMR eine (im folgenden gelegentlich einfach als "feste Magnetschicht" bezeichnete) ferromagnetische Materialschicht FL mit einer festen Magnetisierungsrichtung und eine (im folgenden gelegentlich einfach als "freie Magnetschicht" bezeichnete) ferromagnetische Materialschicht VL, die entsprechend der Richtung eines externen Magnetfelds magnetisiert ist. Zwischen der festen Magnetschicht FL und der freien Magnetschicht VL liegt eine Tunnelbarriere (ein Tunnelfilm) TB. Die Tunnelbarriere TB ist aus einem Isolierfilm ausgebildet. Die freie Magnetschicht VL ist gemäß dem Ablagedatenpegel entweder in der gleichen Richtung wie die feste Magnetschicht FL oder in der entgegengesetzten Richtung zu ihr magnetisiert. Die feste Magnetschicht FL, die Tunnelbarriere TB und die freie Magnetschicht VL bilden einen Magnettunnelübergang.
In der Datenleseoperation wird der Zugriffstransistor ATR als Reaktion auf die Aktivierung der Lesewortleitung RWL eingeschaltet. Dadurch kann über einen Stromweg, der von der Bitleitung BL, dem Tunnel-Magnetwiderstandselement TMR, dem Zugriffstransistor ATR und der Massespannung Vss gebildet wird, ein Abtaststrom Is fließen.
Der elektrische Widerstand des Tunnel-Magnetwiderstandselements TMR ändert sich gemäß der Beziehung zwischen der Magnetisierungsrichtung der festen Magnetschicht FL und der freien Magnetschicht VL. Genauer besitzt das Tunnel-Magnetwiderstandselement TMR, wenn die feste Magnetschicht FL und die freie Magnetschicht VL die gleiche (parallele) Magnetisierungsrichtung besitzen, einen kleineren elektrischen Widerstand, als wenn sie entgegengesetzte (antiparallele) Magnetisierungsrichtungen besitzen.
Dementsprechend ändert sich eine in dem Tunnel-Magnetwiderstandselement TMR durch den Abtaststrom Is erzeugte Spannungsänderung je nach Ablagedatenpegel, wenn die freie Magnetschicht VL gemäß dem Ablagedatenpegel in einer der beiden obigen Richtungen magnetisiert ist. Dementsprechend können die Ablagedaten der MTJ-Speicherzelle durch Abtasten der Spannung auf der Bitleitung BL gelesen werden, indem die Bitleitungen BL auf eine vorgeschriebene Spannung vorgeladen werden und daraufhin an das Tunnel-Magnetwiderstandselement TMR der Abtaststrom Is angelegt wird.
Fig. 33 ist ein konzeptionelles Diagramm zur Erläuterung der Datenschreiboperation in die MTJ-Speicherzelle.
Wie in Fig. 33 gezeigt ist, wird in der Datenschreiboperation die Lesewortleitung RWL deaktiviert und der Zugriffstransistor ATR ausgeschaltet. In diesem Zustand wird an die Schreibwortleitung WWL und an die Bitleitung BL ein Datenschreibstrom angelegt, um die freie Magnetschicht VL in der dem Schreibdatenpegel entsprechenden Richtung zu magnetisieren. Die Magnetisierungsrichtung der freien Magnetschicht VL wird durch die Richtungen der Datenschreibströme bestimmt, die über die Schreibwortleitung WWL und die Bitleitung BL fließen.
Fig. 34 ist ein konzeptionelles Diagramm zur Erläuterung der Beziehung zwischen dem Datenschreibstrom und der Magnetisierungsrichtung des Tunnel-Magnetwiderstandselements TMR in der Datenschreiboperation in die MTJ-Speicherzelle.
In Fig. 34 gibt die Abszisse H(EA) ein Magnetfeld an, das in Richtung der leichten Achse (EA) an die freie Magnetschicht VL des Tunnel-Magnetwiderstandselements TMR angelegt wird. Die Ordinate H(HA) gibt ein Magnetfeld an, das in Richtung der schweren Achse (HA-Richtung) an die freie Magnetschicht VL angelegt wird. Die Magnetfelder H(EA), H(HA) entsprechen jeweils den beiden Magnetfeldern, die durch die über die Bitleitung BL und über die Schreibwortleitung WWL fließenden Ströme erzeugt werden.
In der MTJ-Speicherzelle wird die feste Magnetschicht FL in der festen Richtung entlang der leichten Achse der freien Magnetschicht VL magnetisiert. Die freie Magnetschicht VL wird gemäß dem Ablagedatenpegel ("1" und "0") entlang der leichten Achse entweder in paralleler (gleicher) oder in antiparalleler (entgegengesetzter) Richtung zu der festen Magnetschicht FL magnetisiert. Im folgenden bezeichnen Rmax und Rmin (mit Rmax > Rmin) die elektrischen Widerstände des Tunnel-Magnetwiderstandselements TMR, die den beiden Magnetisierungsrichtungen der freien Magnetschicht VL entsprechen. Somit kann die MTJ-Speicherzelle gemäß den beiden Magnetisierungsrichtungen der freien Magnetschicht VL Einbit-Daten ("1" und "0") speichern.
Die Magnetisierungsrichtung der freien Magnetschicht VL kann nur dann neu geschrieben werden, wenn die Summe der angelegten Magnetfelder H (EA) und H (HA) das Gebiet außerhalb der in Fig. 34 gezeigten sternförmigen Kennlinie erreicht. Mit anderen Worten, die Magnetisierungsrichtung der freien Magnetschicht VL ändert sich nicht, wenn ein angelegtes Datenschreib-Magnetfeld dem Gebiet innerhalb der sternförmigen Kennlinie entspricht.
Wie die sternförmige Kennlinie zeigt, verringert das Anlegen eines Magnetfelds in Richtung der schweren Achse an die freie Magnetschicht VL einen Magnetisierungsschwellenwert, der erforderlich ist, um die Magnetisierungsrichtung entlang der leichten Achse zu ändern.
Wenn der Schreibarbeitspunkt wie in dem Beispiel aus Fig. 34 liegt, besitzt das Datenschreib-Magnetfeld in Richtung der leichten Achse in der MTJ-Speicherzelle, in die geschrieben werden soll, die Stärke H_WR. Mit anderen Worten, ein an die Bitleitung BL oder an die Schreibwortleitung WWL anzulegender Datenschreibstrom erzeugt ein Datenschreib-Magnetfeld H_WR. Das Datenschreib-Magnetfeld H_WR ist üblicherweise durch die Summe des zum Umschalten der Magnetisierungsrichtung erforderlichen Umschalt-Magnetfelds H_SW und eines Grenzwerts ΔH definiert. Somit ist das Datenschreib-Magnetfeld H_WR durch H_WR = H_SW + ΔH definiert.
Um die Ablagedaten der MTJ-Speicherzelle, d. h. die Magnetisierungsrichtung des Tunnel-Magnetwiderstandselements TMR, neu zu schreiben, muß sowohl an die Schreibwortleitung WWL als auch an die Bitleitung BL ein Datenschreibstrom wenigstens mit einer vorgeschriebenen Stärke angelegt werden. Somit wird die freie Magnetschicht VL in dem Tunnel-Magnetwiderstandselement TMR gemäß der Richtung des Datenschreib-Magnetfelds entlang der leichten Achse (EA) in der parallelen (gleichen) Richtung wie die feste Magnetschicht FL oder in antiparalleler (entgegengesetzter) Richtung zu ihr magnetisiert. Die in das Tunnel-Magnetwiderstandselement TMR geschriebene Magnetisierungsrichtung, d. h. die Ablagedaten der MTJ-Speicherzelle, werden nichtflüchtig gehalten, bis eine weitere Datenschreiboperation durchgeführt wird.
Eine Speichervorrichtung führt üblicherweise eine normale Operation wie etwa eine Datenleseoperation und eine Datenschreiboperation anhand von Programminformationen aus, die darin nichtflüchtig gespeichert sind. Typischerweise sind als Programminformationen Informationen zur Verwendung bei der Steuerung der Redundanzkonstruktion (der Konstruktion zum Ersetzen einer fehlerhaften Speicherzelle durch eine Ersatzspeicherzelle) gespeichert. In der Redundanzkonstruktion müssen wenigstens Fehleradressen zur Angabe fehlerhafter Speicherzellen als Programminformationen gespeichert sein.
In der herkömmlichen Speichervorrichtung werden Programminformationen durch das Durchschmelzen von Sicherungselementen mit Laser oder dergleichen programmiert. Allerdings erfordert dies Spezialausrüstungen wie etwa eine Trennvorrichtung zum Laserdurchschmelzen, was die für die Programmierungsoperation erforderliche Zeit und die dafür erforderlichen Kosten erhöht.
Diese Programmierungsoperation wird auf der Wafer-Ebene durchgeführt. Wenn fehlerhafte Speicherzellen auf der Wafer- Ebene erfaßt werden und Fehleradressen, die den erfaßten fehlerhaften Speicherzellen entsprechen, vor dem Verpackungsprozeß in der Speichervorrichtung programmiert werden, ist es somit schwierig, Fehler zu behandeln, die nach dem Verpackungsprozeß erzeugt wurden, was zu einer Verringerung der Ausbeute führt.
Die obigen MTJ-Speicherzellen können Daten nichtflüchtig speichern. Somit können die erforderlichen Informationen in der MRAM-Vorrichtung mit Magnetspeicherelementen programmiert werden, die die gleichen oder ähnliche wie die als normale Speicherzellen verwendeten MTJ-Speicherzellen sind.
Allerdings erfordert diese Konstruktion häufige Rücksetzoperationen, wenn nicht der Anfangszustand und der Programmzustand der für die Programmierungsoperation verwendeten Magnetspeicherelemente deutlich definiert sind. Außerdem muß den Magnetspeicherelementen ein Strom zugeführt werden, um aus ihnen die programmierten Informationen zu lesen. Somit müssen die Programmelemente in bezug auf die Operation des Lesens der Programminformationen eine ebenso hohe Betriebszuverlässigkeit wie die normalen Speicherzellen besitzen. Der Erfindung liegt daher die Aufgabe zugrunde, eine Dünnfilm-Magnetspeichervorrichtung zu schaffen, die unter Verwendung von Magnetspeicherelementen, die normalen Speicherzellen ähnlich sind, erforderliche Informationen effizient programmieren kann.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine Dünnfilm-Magnetspeichervorrichtung nach einem der Ansprüche 1, 8, 9, 10, 11 oder 14 bzw. durch ein Verfahren zum Programmieren von Informationen in einer Dünnfilm-Magnetspeichervorrichtung nach Anspruch 15. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Zusammengefaßt enthält eine Dünnfilm-Magnetspeichervorrichtung gemäß einem Aspekt der Erfindung eine Speicheranordnung und eine Programmschaltung. Die Speicheranordnung enthält mehrere Speicherzellen, die in einer Matrix angeordnet sind, zum magnetischen Speichern von Daten. Jede Speicherzelle enthält einen Magnetablageabschnitt, der Daten speichert, wenn er in einer von zwei Richtungen magnetisiert wird. Die Programmschaltung speichert Informationen zur Verwendung wenigstens in einer Datenleseoperation aus den mehreren Speicherzellen oder in einer Datenschreiboperation in die mehreren Speicherzellen. Die Programmschaltung enthält mehrere Programmeinheiten, die die Programmdaten der Informationen speichern, wenn die Programmeinheit in einem Programmzustand ist. Jede der Programmeinheiten enthält zwei Programmzellen, die in einer von zwei Richtungen magnetisiert sind. Wenn die Programmeinheit im Programmzustand ist, ist eine der beiden Programmzellen in der Programmeinheit in einer anderen Richtung als in einem Nichtprogrammzustand magnetisiert.
Dementsprechend besteht ein Hauptvorteil der Erfindung darin, daß jede Programmeinheit magnetisch Programmdaten und Informationen darüber, ob die Programmeinheit Programmdaten speichert oder nicht, speichern kann. Dadurch können der Anfangszustand und der Programmzustand jeder Programmeinheit deutlich erkannt werden. Im Ergebnis können die Programmdaten nichtflüchtig gespeichert und jederzeit gelesen werden, ohne eine Rücksetzoperation durchzuführen.
Gemäß einem weiteren Aspekt der Erfindung enthält eine Dünnfilm-Magnetspeichervorrichtung eine Speicheranordnung und eine Programmschaltung. Die Speicheranordnung enthält mehrere Speicherzellen zum magnetischen Speichern von Daten. Jede Speicherzelle enthält einen Magnetablageabschnitt, der Daten speichert, wenn er in einer von zwei Richtungen magnetisiert wird. Die Programmschaltung speichert Informationen zur Verwendung beim Betrieb der Dünnfilm-Magnetspeichervorrichtung. Die Programmschaltung enthält ein Programmelement zum magnetischen Speichern von Programmdaten der Informationen, eine Abtastschaltung zum Lesen der Programmdaten aus dem Programmelement als Antwort auf das Einschalten der Dünnfilm-Magnetspeichervorrichtung und eine Datenzwischenspeicherschaltung zum Halten der durch die Abtastschaltung gelesenen Programmdaten bis zum Ausschalten.
Selbst wenn in der obigen Dünnfilm-Magnetspeichervorrichtung Informationen, auf die beim Betrieb häufig Bezug genommen werden muß, in der Programmschaltung programmiert werden, brauchen die Programmdaten lediglich beim Einschalten gelesen zu werden. Dies unterdrückt eine an die Programmzellen angelegte Strombelastung und verbessert somit die Betriebszuverlässigkeit der Programmzellen, d. h. der Magnetzellen.
Gemäß einem nochmals weiteren Aspekt der Erfindung enthält eine Dünnfilm-Magnetspeichervorrichtung eine Speicheranordnung und mehrere Programmregister. Die Speicheranordnung enthält mehrere Speicherzellen zum magnetischen Speichern von Einbit-Daten. Jede der Speicherzellen enthält ein Magnetwiderstandselement, dessen elektrischer Widerstand sich ändert, wenn das Magnetwiderstandselement in einer den Daten entsprechenden Richtung magnetisiert wird. Jedes der mehreren Programmregister speichert jeweils ein Einbit-Programmsignal zur Verwendung bei der Programmierung von Informationen, die beim Betrieb der Dünnfilm-Magnetspeichervorrichtung verwendet werden. Jedes Programmregister enthält mehrere Programmelemente, deren elektrischer Widerstand sich gemäß ihrer Magnetisierungsrichtung ändert, und eine Abtastschaltung zum Lesen eines entsprechenden Einbit-Programmsignals, das einer Differenz des elektrischen Widerstands zwischen den mehreren Programmelementen entspricht. Die Anzahl der in jedem Programmregister enthaltenen Programmelemente ist größer als die der in jeder der Speicherzellen zum Speichern von Einbit-Daten verwendeten Magnetwiderstandselemente.
In der obigen Dünnfilm-Magnetspeichervorrichtung besitzt jedes Programmregister als Einheit zum Speichern eines Einbit- Programmsignals eine höhere Zuverlässigkeit als die Speicherzelle zur Speicherung normaler Daten. Im Ergebnis fallen die Programmeinheiten nicht aus, solange die Speicherzellen richtig arbeiten, wodurch ein stabiler Betrieb der MRAM-Vorrichtung sichergestellt ist.
Gemäß einem nochmals weiteren Aspekt der Erfindung enthält eine Dünnfilm-Magnetspeichervorrichtung eine Speicheranordnung und mehrere Programmregister. Die Speicheranordnung enthält mehrere Speicherzellen zum magnetischen Speichern von Daten. Jede Speicherzelle enthält ein Magnetwiderstandselement, das, wenn es in einer den Daten entsprechenden Richtung magnetisiert ist, entweder einen ersten elektrischen Widerstand oder einen zweiten elektrischen Widerstand, der höher als der erste elektrische Widerstand ist, besitzt. Jedes der mehreren Programmregister speichert ein Einbit-Programmsignal zur Verwendung bei der Programmierung von Informationen, die beim Betrieb der Dünnfilm-Magnetspeichervorrichtung verwendet werden. Jedes Programmregister enthält mehrere Programmelemente, deren elektrischer Widerstand sich jeweils gemäß ihrer Magnetisierungsrichtung ändert. Jedes Programmelement besitzt gemäß einem darin gespeicherten Einbit-Programmsignal entweder einen dritten elektrischen Widerstand, der niedriger als der erste elektrische Widerstand ist, oder einen vierten elektrischen Widerstand, der höher als der dritte elektrische Widerstand ist. Ein Verhältnis zwischen dem ersten und dem zweiten elektrischen Widerstand ist gleich dem zwischen dem dritten und dem vierten elektrischen Widerstand.
Selbst wenn in der obigen Dünnfilm-Magnetspeichervorrichtung über beide Anschlüsse der Programmzelle und der Speicherzelle die gleiche Vorspannung angelegt wird, ist die Differenz des Stroms zwischen den Ablagedatenpegeln in der Programmzelle größer als in der Speicherzelle. Dementsprechend besitzen die Programmzellen einen größeren Leseoperations-Grenzwert als die Speicherzellen, wodurch die Programmregister eine höhere Zuverlässigkeit als die Speicherzellen zur Speicherung normaler Daten besitzen. Im Ergebnis fallen die Programmeinheiten nicht aus, solange die Speicherzellen richtig arbeiten, wodurch ein stabiler Betrieb der MRAM-Vorrichtung sichergestellt ist.
Gemäß einem weiteren Aspekt der Erfindung enthält eine Dünnfilm-Magnetspeichervorrichtung eine Speicheranordnung und mehrere Programmregister. Die Speicheranordnung enthält mehrere Speicherzellen zum magnetischen Speichern von Daten. Jede Speicherzelle enthält einen Magnetablageabschnitt, der Daten speichert, wenn er in einer von zwei Richtungen magnetisiert wird. Jedes der mehreren Programmregister speichert ein Einbit-Programmsignal zur Verwendung bei der Programmierung von Informationen, die beim Betrieb der Dünnfilm-Magnetspeichervorrichtung verwendet werden. Jedes Programmregister enthält wenigstens ein Programmelement, dessen elektrischer Widerstand sich gemäß seiner Magnetisierungsrichtung ändert. Der elektrische Widerstand des Programmelements kann mit einer physikalischen Durchschlagoperation unumkehrbar festgesetzt werden.
In der obigen Dünnfilm-Magnetspeichervorrichtung speichert das Programmelement Informationen, wobei die Ablagedaten in jedem Programmelement magnetisch geschrieben werden können. Die Ablagedaten in jedem Programmelement können bei der physikalischen Durchschlagoperation unumkehrbar festgesetzt werden. Im Ergebnis kann verhindert werden, daß später versehentlich Programminformationen in die Programmelemente geschrieben werden.
Gemäß einem nochmals weiteren Aspekt der Erfindung enthält eine Dünnfilm-Magnetspeichervorrichtung eine Speicheranordnung und mehrere Programmregister. Die Speicheranordnung enthält mehrere Speicherzellen zum magnetischen Speichern von Daten. Jede Speicherzelle enthält einen Magnetablageabschnitt, der Daten speichert, wenn er in einer von zwei Richtungen magnetisiert wird. Jedes der mehreren Programmregister speichert ein Einbit-Programmsignal zur Verwendung bei der Programmierung von Informationen, die beim Betrieb der Dünnfilm-Magnetspeichervorrichtung verwendet werden. Jedes Programmregister enthält Programmelemente, die jeweils gemäß ihrer Magnetisierungsrichtung einen ersten oder einen zweiten elektrischen Widerstand besitzen, einen Vergleichswiderstandsabschnitt mit einem Zwischenwert des elektrischen Widerstands, der zwischen dem ersten und dem zweiten elektrischen Widerstand liegt, und eine Abtastschaltung zum Lesen eines entsprechenden Einbit-Programmsignals anhand eines-Vergleichs zwischen dem elektrischen Widerstand des Programmelements und dem des Vergleichswiderstandabschnitts. Wahlweise kann entweder eine erste oder eine zweite Verriegelungsoperation durchgeführt werden. Die erste Verriegelungsoperation ist eine Operation, in der der elektrische Widerstand des Programmelements durch eine physikalische Durchschlagoperation des Programmregisters unumkehrbar auf einen dritten elektrischen Widerstand festgesetzt wird, der innerhalb eines Bereichs liegt, der von dem zwischen dem ersten und dem zweiten elektrischen Widerstand verschieden ist. Die zweite Verriegelungsoperation ist eine Operation, in der der elektrische Widerstand des Vergleichswiderstandabschnitts durch eine physikalische Durchschlagoperation des Vergleichswiderstandabschnitts unumkehrbar auf einen vierten elektrischen Widerstandswert festgesetzt wird, der innerhalb eines Bereich liegt, der von dem zwischen dem ersten und dem zweiten elektrischen Widerstand verschieden ist.
In der obigen Dünnfilm-Magnetspeichervorrichtung in jedem Programmregister kann gemäß der Magnetisierungsrichtung des Programmelements ein Einbit-Programmsignal gehalten werden, wobei die Ablagedaten in dem Programmregister unumkehrbar festgesetzt werden können. Dies verhindert, daß die festen Ablagedaten in dem Programmregister später versehentlich neu geschrieben werden.
Gemäß einem nochmals weiteren Aspekt der Erfindung umfaßt ein Verfahren zum Programmieren von Informationen in einer Dünnfilm-Magnetspeichervorrichtung, die mehrere Speicherzellen zum magnetischen Speichern von Daten enthält, einen ersten Programmschritt zum Speichern von Informationen zur Verwendung beim Betrieb für eine Programmschaltung, und einen zweiten Programmschritt zum Neuschreiben der in der Programmschaltung gespeicherten Informationen. Der erste Programmschritt wird zwischen einem Wafer-Herstellungsschritt und einem Verpackungsschritt durchgeführt. Der zweite Programmschritt wird nach dem Verpackungsschritt durchgeführt. Die Programmschaltung enthält mehrere Programmregister, die jeweils ein Einbit-Programmsignal zur Verwendung bei der Programmierung der Informationen sowohl in dem ersten als auch in dem zweiten Programmschritt speichern. Jedes Programmregister enthält wenigstens ein Programmelement, dessen elektrischer Widerstand einer Magnetisierungsrichtung entspricht.
In dem obigen Informationsprogrammierungsverfahren kann in jedem Programmregister gemäß der Magnetisierungsrichtung des Programmelements ein Einbit-Programmsignal gehalten werden. Im Ergebnis können unter Verwendung der Programmschritte, die vor und nach dem Verpackungsschritt durchgeführt werden, in die Dünnfilm-Magnetspeichervorrichtung Informationen programmiert werden, die das Ergebnis des Betriebstests und dergleichen widerspiegeln.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
Fig. 1 einen schematischen Blockschaltplan der Gesamtkonstruktion einer MRAM-Vorrichtung 1 gemäß der Erfindung;
Fig. 2 einen Stromlaufplan der Konstruktion einer Speicheranordnung in Fig. 1;
Fig. 3 einen Blockschaltplan der Konstruktion einer Redundanzsteuerschaltung;
Fig. 4 einen Blockschaltplan der Konstruktion einer Redundanzbestimmungseinheit in Fig. 3;
Fig. 5 einen schematischen Blockschaltplan der Konstruktion eines Spaltendecodierers;
Fig. 6 ein Signalformdiagramm der Datenleseoperation und der Datenschreiboperation zur Erläuterung des Redundanzersatzes in der MRAM-Vorrichtung;
Fig. 7 einen Stromlaufplan der Konstruktion einer Programmeinheit gemäß einer ersten Ausführungsform der Erfindung;
Fig. 8 die Beziehung zwischen dem elektrischen Widerstand der Programmzellen und dem Zustand einer Programmeinheit;
Fig. 9A-9C Signalformdiagramme zur Erläuterung des Pegels der Programmsignale in der Programmdaten-Leseoperation und in der Programmdaten-Schreiboperation;
Fig. 10 ein konzeptionelles Diagramm zur Erläuterung der Anordnung einer Programmzelle;
Fig. 11A, 11B die Anordnung einer normalen Speicherzelle bzw. einer Programmzelle;
Fig. 12 einen Stromlaufplan der Konstruktion zum Zuführen eines Programmstroms in der Programmdaten-Schreiboperation;
Fig. 13 Eingabe/Ausgabe-Signale der Programmzellen;
Fig. 14 ein Signalformdiagramm der Programmdaten-Leseoperation gemäß einer ersten Abwandlung der ersten Ausführungsform;
Fig. 15 einen Blockschaltplan der Konstruktion einer Programmschaltung gemäß einer zweiten Abwandlung der ersten Ausführungsform;
Fig. 16 ein Signalformdiagramm zur Erläuterung der Programmdaten-Leseoperation gemäß der zweiten Abwandlung der ersten Ausführungsform;
Fig. 17 einen Blockschaltplan der Schaltungskonstruktion im Zusammenhang mit der Eingabe/Ausgabe von Programmdaten gemäß einer zweiten Ausführungsform der Erfindung;
Fig. 18 einen Stromlaufplan des ersten Beispiels der Konstruktion zum Zuführen eines Programmstroms gemäß einer dritten Ausführungsform der Erfindung;
Fig. 19 einen Stromlaufplan eines zweiten Beispiels der Konstruktion zum Zuführen eines Programmstroms gemäß der dritten Ausführungsform;
Fig. 20 einen Stromlaufplan der Anordnung der Programmzellen gemäß einer vierten Ausführungsform der Erfindung;
Fig. 21 einen Stromlaufplan der Konstruktion der Programmzellen gemäß einer fünften Ausführungsform der Erfindung;
Fig. 22 einen Stromlaufplan zur Erläuterung der Zufuhr eines Programmstroms zu den Programmzellen gemäß der fünften Ausführungsform;
Fig. 23 einen Stromlaufplan eines Beispiels einer Konstruktion einer Programmeinheit gemäß einer sechsten Ausführungsform der Erfindung;
Fig. 24 die Beziehung zwischen dem elektrischen Widerstand der Programmzellen in der Programmeinheit aus Fig. 23, dem Zustand der Programmeinheit und dergleichen;
Fig. 25A-25C Signalformdiagramme zur Erläuterung des Pegels der Programmsignale in der Programmdaten-Leseoperation aus der Programmeinheit aus Fig. 23 und der Programmdaten-Schreiboperation in die Programmeinheit aus Fig. 23;
Fig. 26 einen Stromlaufplan eines weiteren Beispiels der Konstruktion der Programmeinheit gemäß der sechsten Ausführungsform;
Fig. 27 einen Ablaufplan eines Verfahrens zur Programmierung von Programminformationen in einer MRAM-Vorrichtung gemäß einer siebenten Ausführungsform der Erfindung;
Fig. 28 einen Stromlaufplan der Konstruktion eines Programmregisters mit einer Funktion zum Verriegeln eines Programmzustands;
Fig. 29A, 29B den elektrischen Widerstand einer Programmzelle vor und nach der Verriegelung des Programmzustands;
Fig. 30 eine in der Operation des Verriegelns des Programmzustands angelegte Spannung;
Fig. 31 die bereits erwähnte schematische Darstellung der Konstruktion einer MTJ-Speicherzelle;
Fig. 32 das bereits erwähnte konzeptionelle Diagramm zur Erläuterung der Datenleseoperation aus der MTJ-Speicherzelle;
Fig. 33 das bereits erwähnte konzeptionelle Diagramm zur Erläuterung der Datenschreiboperation in die MTJ-Speicherzelle; und
Fig. 34 das bereits erwähnte konzeptionelle Diagramm zur Erläuterung der Beziehung zwischen dem Datenschreibstrom und der Magnetisierungsrichtung eines Tunnel-Magnetwiderstandselements in der Datenschreiboperation in die MTJ-Speicherzelle.
Anhand der beigefügten Zeichnung werden im folgenden Ausführungsformen der Erfindung ausführlich beschrieben.

Erste Ausführungsform

Wie in Fig. 1 gezeigt ist, führt eine MRAN-Vorrichtung gemäß einer Ausführungsform der Erfindung gemäß einem externen Steuersignal CMD und einem externen Adressensignal ADD einen wahlfreien Zugriff aus, um die Schreibdaten DIN zu empfangen und die Lesedaten DOUT auszugeben. Die Datenleseoperation und die Datenschreiboperation in der MEAN-Vorrichtung 1 werden beispielsweise synchron zu einem externen Taktsignal CLK durchgeführt. Alternativ kann die Operationszeitgebung intern ohne Empfang eines externen Taktsignals CLK bestimmt werden.
Die MRAM-Vorrichtung 1 enthält einen Adressenanschluß 2 zum Empfang eines Adressensignals ADD, einen Steuersignalanschluß 3 zum Empfang eines Steuersignals CMD und eines Taktsignals CLK, einen Signalanschluß 4a zum Empfang eines Programmsignals PRG, das in der Programmierungsoperation aktiviert wird, eine Steuerschaltung 5 zum Steuern des Gesamtbetriebs der MRAM-Vorrichtung 1 als Reaktion auf das Steuersignal CMD und auf das Taktsignal CLK und eine Speicheranordnung 10 mit mehreren in einer Matrix angeordneten MTJ-Speicherzellen.
Die Speicheranordnung 10 enthält mehrere (im folgenden gelegentlich als "normale Speicherzellen") bezeichnete normale MTJ-Speicherzellen, die in einer Matrix angeordnet sind, und mehrere (nicht gezeigte) Ersatzspeicherzellen zum Ersatz einer (im folgenden gelegentlich als "fehlerhafte Speicherzelle" bezeichneten) fehlerhaften normalen Speicherzelle, wobei dies später genauer beschrieben wird. Die normalen MTJ- Speicherzellen und die Ersatzspeicherzellen können durch das Adressensignal ADD bestimmt werden.
Der Redundanzersatz der normalen Speicherzellen wird blockweise durchgeführt. Die Ersatzspeicherzellen bilden mehrere (nicht gezeigte) Redundanzschaltungen, die einen Block ersetzen, der eine fehlerhafte Speicherzelle enthält. Als Block für den Redundanzersatz können jede Speicherzellenzeile, jede Speicherzellehspalte oder jede Daten-Eingabe/Ausgabe-Leitung (Daten-E/A-Leitung) verwendet werden. Mit anderen Worten, der Redundanzersatz kann zeilenweise, spaltenweise oder anhand der Daten-E/A-Leitungen durchgeführt werden. In diesem Fall entspricht jede Redundanzschaltung einem Ersatzblock, der einer Ersatzzeile, einer Ersatzspalte oder einer Ersatz-E/A- Leitung entspricht. Wie später genauer beschrieben wird, wird in der vorliegenden Ausführungsform angenommen, daß der Redundanzersatz der normalen Speicherzellen spaltenweise erfolgt.
Entsprechend den (im folgenden gelegentlich einfach als "Speicherzellenzeilen" bezeichneten) MTJ-Speicherzellenzeilen sind mehrere Schreibwortleitungen WWL und mehrere Lesewortleitungen RWL vorgesehen. Entsprechend den (im folgenden gelegentlich einfach als "Speicherzellenspalten" bezeichneten) MTJ-Speicherzellenspalten sind die Bitleitungen BL, /BL vorgesehen.
Ferner enthält die MRAM-Vorrichtung 1 einen Zeilendecodierer 20, einen Spaltendecodierer 25, einen Wortleitungstreiber 30 und die Lese/Schreib-Steuerschaltungen 50, 60.
Der Zeilendecodierer 20 wählt gemäß einer Zeilenadresse RA das Adressensignal ADD einer Zeile in der Speicheranordnung 10 aus. Der Spaltendecodierer 25 wählt gemäß einer Spaltenadresse CA des Adressensignals ADD eine Spalte in der Speicheranordnung 10 aus. Der Wortleitungstreiber 30 aktiviert anhand des Zeilenauswahlergebnisses des Zeilendecodierers 20 selektiv die Lesewortleitung RWL oder die Schreibwortleitung WWL aus. Die Zeilenadresse RA und die Spaltenadresse CA geben eine (im folgenden gelegentlich als "ausgewählte Speicherzelle" bezeichnete) für die Datenleseoperation oder für die Datenschreiboperation bestimmte Speicherzelle an.
Die Schreibwortleitungen WWL sind in einem Gebiet 40, das dem Wortleitungstreiber 30 gegenüberliegt, wobei die Speicheranordnung 10 dazwischenliegt, mit einer Massespannung Vss gekoppelt. Die Lese/Schreib-Steuerschaltungen 50, 60 beziehen sich gemeinsam auf eine Schaltungsgruppe, die in einem an die Speichermatrix 10 angrenzenden Gebiet vorgesehen ist, um den Bitleitungen BL, /BL einer (im folgenden gelegentlich einfach als "ausgewählte Spalte" bezeichneten) ausgewählten Speicherzellenspalte, die einer ausgewählten Speicherzelle entspricht, einen Datenschreibstrom und einen Abtaststrom (Datenlesestrom) zuzuführen.
Ferner enthält die MRAM-Vorrichtung 1 eine Programmschaltung 100 und eine Redundanzsteuerschaltung 105.
Die Programmschaltung 100 speichert nichtflüchtig Programminformationen, die wenigstens entweder in der Datenleseoperation oder in der Datenschreiboperation verwendet werden. In der Programmdaten-Schreiboperation wird ein Programmsignal PRG aktiviert, wobei die Programmschaltung 100 von außen, z. B. über den Adressenanschluß 2, die Programmdaten der Programminformationen enthält. Die Programmdaten-Leseoperation wird gemäß einer Steuerspannung Vcn von der Steuerschaltung 5 durchgeführt.
Im folgenden wird beispielhaft die Konstruktion zum Speichern von Fehleradressen (Adressen zur Angabe fehlerhafter Speicherzellen) in der Programmschaltung 100 als Programminformationen beschrieben. Eine Fehleradresse entspricht einer Spaltenadresse, die eine (im folgenden gelegentlich als "Fehlerspalte" bezeichnete) Speicherzellenspalte, in der eine fehlerhafte Speicherzelle vorhanden ist, bestimmt.
Im Normalbetrieb vergleicht die Redundanzsteuerschaltung 105 die Spaltenadresse CA mit den in der Programmschaltung 100 gehaltenen Fehleradressen, wobei sie anhand des Vergleichsergebnisses bestimmt, ob für die Datenleseoperation oder für die Datenschreiboperation eine Fehlerspalte ausgewählt wird.
Wenn durch die Spaltenadresse CA eine Fehlerspalte ausgewählt wird, liefert die Redundanzsteuerschaltung 105 eine Anweisung zum Zugreifen auf eine von den Ersatzspeicherzellen gebildete Redundanzschaltung, wobei sie außerdem den Spaltendecodierer 25 anweist, den Zugriff auf die durch die Spaltenadresse CA bestimmte Speicherzellenspalte anzuhalten. Somit werden Daten anstatt aus der bzw. in die durch die Spaltenadresse CA bestimmten Speicherzellenspalte aus der Redundanzschaltung gelesen oder in sie geschrieben.
Falls die Spaltenadresse CA keiner Fehleradresse entspricht, führt der Spaltendecodierer 25 eine Normalspalten-Auswahloperation durch. Genauer wählt der Spaltendecodierer 25 eine durch die Spaltenadresse CA bestimmte Speicherzellenspalte aus, wobei die Datenleseoperation oder die Datenschreiboperation durchgeführt wird.
Im folgenden wird die Redundanzkonstruktion in der MRAM-Vorrichtung 1 beschrieben.
Wie in Fig. 2 gezeigt ist, enthält die Speicheranordnung 10 normale Speicherzellen MC, die in n Zeilen mal m Spalten (wobei n, m natürliche Zahlen sind) angeordnet sind, und k Redundanzschaltungen RD1 bis RDk (wobei k eine natürliche Zahl ist). In der vorliegenden Ausführungsform wird der Redundanzersatz spaltenweise durchgeführt. Somit entsprechen die Redundanzschaltungen RD1 bis RDk den Ersatzspalten. Es wird angemerkt, daß die Redundanzschaltungen RD1 bis RDk im folgenden gelegentlich als Redundanzschaltungen RD bezeichnet werden.
In der gesamten Speicheranordnung 10 sind MTJ-Speicherzellen mit der gleichen Konstruktion in n Zeilen mal (m+k) Spalten angeordnet. Es wird angemerkt, daß im folgenden die Speicherzellenspalten der normalen Speicherzellen gelegentlich als "Normalspeicherzellenspalten" bezeichnet werden, während die Speicherzellenspalten der Ersatzspeicherzellen, die den Redundanzschaltungen RD1 bis RDk entsprechen, gelegentlich als "Ersatzspeicherzellenspalten" bezeichnet werden.
Entsprechend den Speicherzellenzeilen sind die Lesewortleitungen RWL1 bis RWLn und die Schreibwortleitungen WWL1 bis WWLn vorgesehen. Entsprechend den Normalspeicherzellenspalten sind die Bitleitungspaare BLP1 bis BLPm vorgesehen. Jedes Bitleitungspaar umfaßt zwei komplementäre Bitleitungen. Beispielsweise umfaßt ein Bitleitungspaar BLP1 die Bitleitungen BL1, /BL1.
Entsprechend den Ersatzspeicherzellenspalten sind die Ersatzbitleitungspaare SBLP1 bis SBLPk vorgesehen. Wie bei den Bitleitungspaaren umfaßt jedes Ersatzbitleitungspaar zwei komplementäre Bitleitungen. Beispielsweise umfaßt ein Ersatzbitleitungspaar SBLP1 die Ersatzbitleitungen SBL1, /SBL1.
Im folgenden werden die Schreibwortleitungen, die Lesewortleitungen, die Bitleitungspaare, die Bitleitungen, die Ersatzbitleitungspaare und die Ersatzbitleitungen allgemein mit WWL, RWL, BLP, BL (/BL), SBLP und SBL (/SBL) bezeichnet, während eine spezifische Schreibwortleitung, eine spezifische Lesewortleitung, ein spezifisches Bitleitungspaar, eine spezifische Bitleitung, ein spezifisches Ersatzbitleitungspaar und eine spezifische Ersatzbitleitung mit WWL1, RWL1, BLP1, BL1 (/BLl), SBLP1, SBL1 (/SBL1) und dergleichen bezeichnet werden. Der Zustand hoher Spannung (Stromversorgungsspannungen Vcc1, Vcc2) und der Zustand tiefer Spannung (Massespannung Vss) eines Signals und einer Signalleitung werden im folgenden gelegentlich als "H-Pegel" und "L-Pegel" bezeichnet.
Jede normale Speicherzelle MC und jede Ersatzspeicherzelle SMC enthält ein Tunnel-Magnetwiderstandselement TMR und einen Zugriffstransistor ATR, die in Serie geschaltet sind. Das Tunnel-Magnetwiderstandselement TMR wirkt als Magnetablageabschnitt, dessen elektrischer Widerstand sich gemäß dem Ablagedatenpegel ändert, während der Zugriffstransistor ATR als Zugriffsgatter arbeitet. Wie oben beschrieben wurde, wird als Zugriffstransistor ATR typischerweise ein MOS-Transistor (Metalloxid-Halbleiter-Transistor), ein auf einem Halbleitersubstrat ausgebildeter Feldeffekttransistor, verwendet. Das Tunnel-Magnetwiderstandselement TMR wird in einer der beiden Magnetisierungsrichtungen magnetisiert, wobei sein elektrischer Widerstand entweder auf Rmin oder auf Rmax eingestellt wird. Im folgenden wird die Differenz zwischen den elektrischen Widerständen (Rmax-Rmin) mit ΔH bezeichnet.
Die normalen Speicherzellen MC jeder Zeile sind entweder an die Bitleitung BL oder an die Bitleitung /BL angeschlossen. Beispielsweise ist in bezug auf die normalen Speicherzellen der ersten Speicherzellenspalte die normale Speicherzelle der ersten Zeile an die Bitleitung /BL1 angeschlossen, während die normale Speicherzelle der zweiten Spalte an die Bitleitung BL1 angeschlossen ist. Ähnlich sind die normalen Speicherzellen in den ungeraden Zeilen an die Bitleitungen /BL1 bis /BLm angeschlossen, während jene in den geraden Zeilen an die Bitleitungen BL1 bis /BLm angeschlossen sind. Die Ersatzspeicherzellen SMC in den ungeraden Zeilen sind an die Ersatzbitleitungen /SBL1 bis /SBLk angeschlossen, während jene in den geraden Zeilen an die Ersatzbitleitungen SBL1 bis SBLk angeschlossen sind.
Ferner enthält die Speicheranordnung 10 mehrere Dummy-Speicherzellen DMC, die mit den Bitleitungen BL1, /BL1 bis BLm, /BLm und mit den Ersatzbitleitungen SBL1, /SBL1 bis SBLk, /SBLk gekoppelt sind.
Jede Dummy-Speicherzelle DMC enthält ein Dummy-Widerstandselement TMRd und ein Dummy-Zugriffselement ATRd. Der elektrische Widerstand Rd des Dummy-Widerstandelements TMRd ist gleich einem Zwischenwert zwischen den elektrischen Widerständen Rmax, Rmin, die den Ablagedatenpegeln "1", "0" der MTJ-Speicherzelle MC entsprechen (d. h. Rmax > Rd > Rmin). Wie bei den Zugriffselementen der MTJ-Speicherzellen wird als Dummy-Zugriffstransistor ATRd typischerweise ein Feldeffekttransistor verwendet. Somit wird das Dummy-Zugriffselement im folgenden gelegentlich als Dummy-Zugriffstransistor ATRd bezeichnet.
Die Dummy-Speicherzellen DMC sind entsprechend den Dummy-Lesewortleitungen DRWL1, DRWL2 angeordnet. Genauer sind die Dummy-Speicherzellen DMC in zwei Zeilen mal (m+k) Spalten angeordnet. Die Dummy-Speicherzellen, die der Dummy-Lesewortleitung DRWL1 entsprechen, sind jeweils mit den Bitleitungen BL1 bis BLm und mit den Ersatzbitleitungen SBL1 bis SBLk gekoppelt. Die verbleibenden Dummy-Speicherzellen, die der Dummy-Lesewortleitung DRWL2 entsprechen, sind jeweils mit den Bitleitungen /BL1 bis /BLm und mit den Ersatzbitleitungen /SBL1 bis /SBLk gekoppelt. Im folgenden werden die Dummy-Lesewortleitungen DRWL1, DRWL2 gelegentlich allgemein als Dummy-Lesewortleitungen DRWL bezeichnet.
Entsprechend den Dummy-Speicherzellenzeilen sind die Dummy- Schreibwortleitungen DWWL1, DWWL2 vorgesehen. Es wird angemerkt, daß die Dummy-Schreibwortleitungen je nach Konstruktion des Dummy-Widerstandelements TMRd möglicherweise nicht erforderlich sind. Die Dummy-Schreibwortleitungen DWWL1, DWWL2 mit dem gleichen Entwurf wie die Schreibwortleitungen WWL sind vorgesehen, um die Stetigkeit der Form der Speicheranordnung sicherzustellen und eine Verkomplizierung eines Herstellungsverfahrens zu verhindern.
In der Datenleseoperation aktiviert der Wortleitungstreiber 30 gemäß einem Zeilenauswahlergebnis selektiv die Lesewortleitung RWL und die Dummy-Lesewortleitung DRWL1, DRWL2 auf den H-Pegel (Stromversorgungsspannung Vcc1). Genauer werden bei der Auswahl einer ungeraden Zeile die normalen Speicherzellen und die Ersatzspeicherzellen, die der ausgewählten Zeile entsprechen, mit den Bitleitungen /BL1 bis /BLm und mit den Ersatzbitleitungen /SBL1 bis /SBLk verbunden. Außerdem wird die Dummy-Lesewortleitung DRWL1 aktiviert, so daß die entsprechenden Dummy-Speicherzellen mit den Bitleitungen BL1 bis BLm und mit den Ersatzbitleitungen SBL1 bis SBLk verbunden werden. Wenn eine gerade Zeile ausgewählt wird, wird außer der Lesewortleitung RWL der ausgewählten Zeile die Dummy- Lesewortleitung DRWL2 aktiviert.
In der Datenschreiboperation koppelt der Wortleitungstreiber 30 ein Ende der ausgewählten Schreibwortleitung WWL mit der Stromversorgungsspannung Vcc2. Dadurch kann an die ausgewählte Schreibwortleitung WWL ein Datenschreibstrom Ip in Zeilenrichtung in Richtung von dem Wortleitungstreiber 30 zu dem Gebiet 40 angelegt werden. Der Wortleitungstreiber 30 koppelt die nicht ausgewählten Schreibwortleitungen mit der Massespannung Vss.
Entsprechend den Speicherzellenspalten sind Spaltenauswahlleitungen CSL1 bis CSLm zur Auswahl einer Spalte vorgesehen. In der Datenschreiboperation und in der Datenleseoperation aktiviert der Spaltendecodierer 25 gemäß dem Decodierungsergebnis der Spaltenadresse CA, d. h. dem Spaltenauswahlergebnis, eine der Spaltenauswahlleitungen CSL1 bis CSLm auf den ausgewählten Zustand (H-Pegel).
Außerdem sind entsprechend den Ersatzspeicherzellenspalten die Ersatzspaltenauswahlleitungen SCSL1 bis SCSLk vorgesehen. Jeder Ersatzspaltentreiber SCV1 bis SCVk aktiviert als Reaktion auf ein Ersatzfreigabesignal SE1 bis SEk von der Redundanzsteuerschaltung 105 eine entsprechende Ersatzspaltenauswahlleitung auf den ausgewählten Zustand (H-Pegel). Wie das Ersatzfreigabesignal SE1 bis SEk erzeugt wird, wird später beschrieben.
Ein Datenbuspaar DBP ist vorgesehen, um Lesedaten und Schreibdaten darüber zu übertragen. Das Datenbuspaar DBP umfaßt zwei komplementäre Datenbusse DB, /DB.
Die Lese/Schreib-Steuerschaltung 50 enthält eine Datenschreibschaltung 51 W, eine Datenleseschaltung 51% die Spaltenauswahlgatter CSG1 bis CSGm und die Ersatzspaltenauswahlgatter SCSG1 bis SCSGk. Die Spaltenauswahlgatter CSG1 bis CSGm sind entsprechend den Speicherzellenspalten vorgesehen, während die Ersatzspaltenauswahlgatter SCSG1 bis SCSGk entsprechend den Ersatzspeicherzellenspalten vorgesehen sind.
Im folgenden werden die Spaltenauswahlleitungen CSL1 bis CSLm, die Ersatzspaltenauswahlleitungen SCSL1 bis SCSLk, die Spaltenauswahlgatter CSG1 bis CSGm und die Ersatzspaltenauswahlgatter SCSG1 bis SCSGk gelegentlich allgemein in dieser Reihenfolge als Spaltenauswahlleitungen CSL, Ersatzspaltenauswahlleitungen SCSL, Spaltenauswahlgatter CSG und Ersatzspaltenauswahlgatter SCSG bezeichnet.
Jedes Spaltenauswahlgatter CSG enthält zwei Transistorschalter. Einer der Transistorschalter ist zwischen den Datenbus DB und die entsprechende Bitleitung BL geschaltet, während der andere Transistorschalter zwischen den Datenbus /DB und die entsprechende Bitleitung /BL geschaltet ist. Diese Transistorschalter werden entsprechend der Spannung an einer entsprechenden Spaltenauswahlleitung CSL ein- bzw. ausgeschaltet. Genauer koppelt das Spaltenauswahlgatter CSG elektrisch die Datenbusse DB, /DB jeweils mit den Bitleitungen BL, /BL, wenn eine entsprechende Spaltenauswahlleitung CSL auf den ausgewählten Zustand (H-Pegel) aktiviert wird.
Jedes Ersatzspaltenauswahlgatter SCSG besitzt die gleiche Konstruktion wie das Spaltenauswahlgatter CSG. Wenn eine entsprechende Ersatzspaltenauswahlleitung SCSL auf den ausgewählten Zustand (H-Pegel) aktiviert wird, koppelt das Ersatzspaltenauswahlgatter SCSG die Datenbusse DB, /DB elektrisch jeweils mit den entsprechenden Ersatzbitleitungen SBL, /SBL.
Im folgenden wird die Spaltenauswahloperation in der MRAM- Vorrichtung 1 beschrieben. Wie zuvor beschrieben wurde, umfaßt die Spaltenauswahloperation die Redundanzsteuerung zur Reparatur einer Fehlerspalte.
Die Programmschaltung 100 kann k Fehleradressen FAD1 bis FADk speichern. Die in der Programmschaltung 100 programmierten Fehleradressen FAD1 bis FADk werden an die Redundanzsteuerschaltung 105 gesendet. Die Redundanzsteuerschaltung 105 bestimmt, ob die Spaltenadresse CA, die die ausgewählte Spalte bestimmt, mit den Fehleradressen FAD1 bis FADk übereinstimmt.
Wie in Fig. 3 gezeigt ist, enthält die Redundanzsteuerschaltung 105 die Redundanzbestimmungseinheiten RJU1 bis RJUk und ein Normalzugriffs-Steuergatter 106. Die Redundanzbestimmungseinheiten RJU1 bis RJUk sind entsprechend den Fehleradressen FAD1 bis FADk vorgesehen. An jede Redundanzbestimmungseinheit RJU1 bis RJUk wird eine (h+1)-Bit-Spaltenadresse CA angelegt. Die (h+1)-Bit-Spaltenadresse CA enthält die Spaltenadressenbits CAB <0 : h> (d. h. CAB(0) bis CAB(h), wobei h eine natürliche Zahl ist). Die Programmschaltung 100 legt die Fehleradressen FAD1 bis FADk jeweils an die Redundanzbestimmungseinheiten RJU1 bis RJUk an. Wie die Spaltenadresse CA ist jede Fehleradresse FAD1 bis FADk eine (h+1)- Bit-Adresse.
Jede Redundanzbestimmungseinheit RJU1 bis RJUk erzeugt anhand des Vergleichsergebnisses zwischen der Spaltenadresse CA und der Fehleradresse FAD1 bis FADk ein Ersatzfreigabesignal SE1 bis SEk. Im folgenden werden die Redundanzbestimmungseinheiten RJU1 bis RJUk, die Fehleradressen FAD1 bis FADk und die Ersatzfreigabesignale SE1 bis SEk gelegentlich allgemein in dieser Reihenfolge als Redundanzbestimmungseinheiten RJU, Fehleradressen FAD und Ersatzfreigabesignale SE bezeichnet.
Jede Redundanzbestimmungseinheit RJU aktiviert ein entsprechendes Ersatzfreigabesignal SE auf den H-Pegel, wenn die Spaltenadresse CA mit einer entsprechenden Fehleradresse FAD übereinstimmt. Beispielsweise akaiviert die Redundanzbestimmungseinheit RJU1 das Ersatzfreigabesignal SE1 auf den H-Pegel, wenn die Spaltenadresse CA mit der Fehleradresse FAD1 übereinstimmt.
Da die Redundanzbestimmungseinheiten RJU1 bis RJUk in Fig. 3 die gleiche Konstruktion besitzen, wird anhand von Fig. 4 lediglich die Konstruktion der Redundanzbestimmungseinheit RJU1 beschrieben.
Wie in Fig. 4 gezeigt ist, besitzt die Programmschaltung 100 mehrere Programmeinheiten PU zum Speichern von Programmdaten von Programminformationen. Jede Programmeinheit PU geht als Reaktion auf ein Magnetprogramm-Eingangssignal aus einem Nichtprogrammzustand, einem Anfangszustand, in einen Programmzustand über, in dem sie nichtflüchtig Einbit-Programmdaten speichert. Fig. 4 zeigt beispielhaft lediglich die Programmeinheiten PU0 bis PUh, die der Redundanzbestimmungseinheit RJU1 entsprechen. Jede Programmeinheit PU0 bis PUh speichert ein entsprechendes Bit der (h+1)-Bit-Fehleradresse FAD1.
In der Programmdaten-Leseoperation geben die Programmeinheiten PU0 bis PUh gemäß ihrem Magnetisierungszustand jeweils die Programmsignale φa0, φb0 bis φah, φbh aus. Im folgenden werden die Programmsignale φa0 bis φah, φb0 bis φbh gelegentlich allgemein jeweils als die Programmsignale φa, φb bezeichnet. Jedes Programmsignal φa, φb ist ein Einbit-Signal zur Verwendung bei der nichtflüchtigen Speicherung von Programminformationen, d. h. bei der Programmierungsoperation.
Das Programmsignal φa ist ein Signal, das angibt, ob eine entsprechende Programmeinheit PU im Nichtprogrammzustand oder im Programmzustand ist. Das Programmsignal φb ist ein Signal, das den in einer entsprechenden Programmeinheit PU gespeicherten Programmdatenpegel angibt.
Die Redundanzbestimmungseinheit RJU1 enthält ein Logikgatter 107, die Übereinstimmungsbestimmungsgatter JG0 bis JGh und eine Logikschaltung 108. Das Logikgatter 107 gibt das Ergebnis der UND-Logikoperation der Programmsignale φa0 bis φah aus. Entsprechend den Programmeinheiten PU0 bis PUh sind die Übereinstimmungsbestimmungsgatter (Exklusiv-NOR-Gatter) JGO bis JGh vorgesehen. Die Logikschaltung 108 erzeugt gemäß den Ausgangssignalen des Logikgatters 107 und der Übereinstimmungsbestimmungsgatter JG0 bis JGh ein Ersatzfreigabesignal.
Jede Übereinstimmungsbestimmungseinheit JG0 bis JGh gibt ein H-Pegel-Signal aus, wenn ein entsprechendes Spaltenadressenbit CAB(0) bis CAB(h) mit einem in einer entsprechenden Programmeinheit PU0 bis PUh gespeicherten Fehleradressenbit übereinstimmt. Andernfalls gibt jede Übereinstimmungsbestimmungseinheit JG0 bis JGh ein L-Pegel-Signal aus. Dementsprechend wird das Ausgangssignal jeder Übereinstimmungsbestimmungseinheit JG0 bis JGh auf den H-Pegel eingestellt, wenn eine durch die Spaltenadressenbits CAB(0) bis CAB(h) angegebene Spaltenadresse mit einer Fehleradresse FAD1 übereinstimmt.
Das Programmsignal φa wird auf den L-Pegel eingestellt, wenn eine entsprechende Programmeinheit PU im Nichtprogrammzustand ist, während es auf den H-Pegel eingestellt wird, wenn sie im Programmzustand ist. Dementsprechend wird das Ausgangssignal des Logikgatters 107 auf den H-Pegel eingestellt, wenn jede Programmeinheit PU0 bis PUh im Programmzustand ist.
Somit aktiviert die Redundanzbestimmungseinheit RJU1 das Ersatzfreigabesignal SE1 auf den H-Pegel, um eine entsprechende Redundanzschaltung (Ersatzspalte) RD1 als Redundanzschaltung anzugeben, auf die zugegriffen werden soll, wenn mit den Programmeinheiten PU0 bis PUh die Fehleradresse FAD1 programmiert ist und die Spaltenadresse CA mit der Fehleradresse FAD1 übereinstimmt.
Wie wieder in Fig. 3 gezeigt ist, werden die Ersatzfreigabesignale SE1 bis SEk jeweils an die Ersatzspaltentreiber SCV1 bis SCVk gesendet. Jeder Ersatzspaltentreiber SCV1 bis SCVk aktiviert als Reaktion auf die Aktivierung eines entsprechenden Ersatzfreigabesignals SE auf den H-Pegel eine entsprechende Ersatzspaltenauswahlleitung SCSL auf den ausgewählten Zustand (H-Pegel).
Das Normalzugriffs-Steuergatter 106 gibt das Ergebnis der NOR-Operation der Ersatzfreigabesignale SE1 bis SEk als Normalfreigabesignal NE aus. Dementsprechend wird das Normalfreigabesignal NE auf den L-Pegel deaktiviert, um den Zugriff auf eine normale Speicherzelle durch den Spaltendecodierer 25 zu unterbrechen, wenn die Spaltenadresse CA mit irgendeiner Fehleradresse-FAD1 bis FADk übereinstimmt. Andererseits wird das Normalfreigabesignal NE auf den H-Pegel aktiviert, wenn die Spaltenadresse CA mit keiner Fehleradresse FAD1 bis FADk übereinstimmt.
Wie in Fig. 5 gezeigt ist, enthält der Spaltendecodierer 25 eine Adressenvordecodierungsschaltung 26, ein Steuergatter 27 und eine Decodierungsschaltung und einen Treiber 28.
Die Adressenvordecodierungsschaltung 26 vordecodiert eine (h+1)-Bit-Spaltenadresse CA und erzeugt ein g-Bit-Vordecodierungssignal CPDR (wobei g eine ganze Zahl mit g > (h+1) ist) Das Steuergatter 27 empfängt von der Redundanzsteuerschaltung 105 das g-Bit-Vordecodierungssignal CPDR und das Normalfreigabesignal NE und erzeugt ein g-Bit-Spaltenvordecodierungssignal CPD.
Das Steuergatter 27 bezeichnet gemeinsam die g-Bit-NAND-Gatter zum Ausführen der NAND-Operation eines entsprechenden Bits des Vordecodierungssignals CPDR und des Normalfreigabesignals NE. Dementsprechend entspricht das Spaltenvordecodierungssignal CPD dem Vordecodierungssignal CPDR, bei dem jedes Bit invertiert ist, wenn das Normalfreigabesignal NE auf den H-Pegel aktiviert ist. Wenn das Normalfreigabesignal NE auf den L-Pegel deaktiviert ist, ist jedes Bit des Spaltenvordecodierungssignals CPD auf den H-Pegel festgesetzt.
Die Decodierungsschaltung und der Treiber 28 aktivieren als Reaktion auf das Spaltenvordecodierungssignal CPD von dem Steuergatter 27 selektiv die Spaltenauswahlleitung CSL1 bis CSLm. Dementsprechend wird eine einzelne Spaltenauswahlleitung CSL, die der Spaltenadresse CA entspricht, aktiviert und auf die entsprechenden normalen Speicherzellen zugegriffen, wenn das Normalfreigabesignal NE auf den H-Pegel aktiviert ist, d. h., wenn die Spaltenadresse CA mit irgendeiner Fehleradresse FAD. übereinstimmt.
Andererseits wird jede Spaltenauswahlleitung CSL1 bis CSLm, die den normalen Speicherzellen entspricht, deaktiviert und auf keine normale Speicherzelle zugegriffen, wenn das Normalfreigabesignal NE auf den L-Pegel deaktiviert ist, d. h., wenn die Spaltenadresse CA mit keiner Fehleradresse FAD übereinstimmt.
Wie wieder in Fig. 2 gezeigt ist, enthält die Lese/Schreib- Steuerschaltung 60 die Kurzschluß-Schalttransistoren 62-1 bis 62-m, 62-s1 bis 62-sk und die Steuergatter 66-1 bis 66-m, 66-s1 bis 66-sk, die entsprechend den Speicherzellenspalten vorgesehen sind. Ferner enthält die Lese/Schreib-Steuerschaltung 60 die Vorladetransistoren 64-1a, 64-1b bis 64-ma, 64-mb und 64-s1a, 64-s1b bis 64-ska, 64-skb. Diese Vorladetransistoren sind jeweils zwischen der Massespannung Vss und den Bitleitungen BL1, /BL1 bis BLm, /BLm und den Ersatzbitleitungen SBLl, /SBL1 bis SBLk, /SBLk vorgesehen.
Im folgenden werden die Kurzschluß-Schalttransistoren 62-1 bis 62-m, 62-s1 bis 62-sk, die Vorladetransistoren 64-1a, 64-1b bis 64-ma, 64-mb und 64-s1a, 64-s1b bis 64-ska, 64-skb und die Steuergatter 66-1 bis 66-m, 66-s1 bis 66-sk gelegentlich allgemein in dieser Reihenfolge als die Kurzschluß- Schalttransistoren 62, die Vorladetransistoren 64 und die Steuergatter 66 bezeichnet.
Jedes Steuergatter 66 gibt das Ergebnis der UND-Logikoperation einer entsprechenden Spaltenauswahlleitung CSL oder Ersatzspaltenauswahlleitung SCSL und eines Steuersignals WE aus. Dementsprechend wird in der Datenschreiboperation entsprechend der Spaltenadresse CA das Ausgangssignal des Steuergatters 66 in der ausgewählten Spalte oder Ersatzspalte selektiv auf den H-Pegel aktiviert.
Jeder Kurzschluß-Schalttransistor 62 wird als Reaktion auf das Ausgangssignal eines entsprechenden Steuergatters 66 ein- bzw. ausgeschaltet. Dementsprechend werden in der Datenschreiboperation die Bitleitungen BL, /BL oder die Ersatzbitleitungen SBL, /SBL der ausgewählten Spalte oder Ersatzspalte, die der Spaltenadresse CA entspricht, an ihren einen Enden über einen entsprechenden Kurzschluß-Schalttransistor 62 elektrisch miteinander gekoppelt.
Jeder Vorladetransistor 64 wird als Reaktion auf die Aktivierung eines Bitleitungs-Vorladesignals BLPR eingeschaltet, wobei er die Bitleitungen BL1, /BL1 bis BLm, /BLm und die Ersatzbitleitungen SBLl, /SBL1 bis SBLk, /SBLk auf die Massespannung Vss vorlädt. Das von der Steuerschaltung 5 erzeugte Bitleitungs-Vorladesignal BLPR wird wenigstens in einer vorgeschriebenen Zeitdauer, bevor die Datenleseoperation in der aktiven Zeitdauer der MRAM-Vorrichtung 1 begonnen wird, auf den H-Pegel aktiviert. Andererseits wird in der Datenleseoperation und in der Datenschreiboperation in der aktiven Zeitdauer der MRAM-Vorrichtung 1 das Bitleitungs-Vorladesignal BLPR auf den L-Pegel deaktiviert, wobei die Vorladetransistoren 64 ausgeschaltet werden.
Im folgenden wird anhand von Fig. 6 der Redundanzersatz in der Datenleseoperation und in der Datenschreiboperation der MRAM-Vorrichtung beschrieben.
Zunächst wird die Datenschreiboperation beschrieben. Der Wortleitungstreiber 30 aktiviert gemäß dem Zeilenauswahlergebnis des Zeilendecodierers 20 die Schreibwortleitung WWL der ausgewählten Zeile und verbindet die aktivierte Schreibwortleitung WWL mit der Stromversorgungsspannung Vcc. Da ein Ende jeder Schreibwortleitung WWL im Gebiet 40 mit der Massespannung Vss gekoppelt ist, wird der Schreibwortleitung WWL der ausgewählten Zeile ein Datenschreibstrom Ip in Richtung von dem Wortleitungstreiber 30 zu dem Gebiet 40 zugeführt. Die Schreibwortleitungen WWL in den nicht ausgewählten Zeilen werden in dem inaktiven Zustand (L-Pegel: Massespannung Vss) gehalten. Somit fließt kein Datenschreibstrom über sie.
Wenn die Spaltenadresse CA mit keiner Fehleradresse FAD übereinstimmt, wird die Spaltenauswahlleitung CSL der ausgewählten Spalte auf den ausgewählten Zustand (H-Pegel) aktiviert, wobei die Bitleitungen BL, /BL der ausgewählten Spalte jeweils an den einen Enden mit den Datenbussen DB, /DB gekoppelt werden. Außerdem wird ein entsprechender Kurzschlußtransistor 62 eingeschaltet, um die Bitleitungen BL, /BL der ausgewählten Spalte an den anderen Enden (an den den Spaltenauswahlgattern CSG gegenüberliegenden Enden) kurzzuschließen.
Wenn die Spaltenadresse CA andererseits mit irgendeiner Fehleradresse FAD übereinstimmt, wird eine entsprechende Ersatzspaltenauswahlleitung SCSL auf den ausgewählten Zustand (H-Pegel) aktiviert, wobei die entsprechenden Ersatzbitleitungen SBL, /SBL an ihren einen Enden jeweils anstatt mit den Bitleitungen BL, /BL der ausgewählten Spalte mit den Datenbussen DB, /DB gekoppelt werden. Außerdem wird ein entsprechender Kurzschluß-Schalttransistor 62 eingeschaltet, um die entsprechenden Ersatzbitleitungen SBL, /SBL an den anderen Enden (an den dem Ersatzspaltenauswahlgatter SCSG gegenüberliegenden Enden) kurzzuschließen.
Die Datenschreibschaltung 51W stellt den Datenbus DB entweder auf die Stromversorgungsspannung Vcc2 oder auf die Massespannung Vss ein, während sie den Datenbus /DB auf die andere Spannung einstellt. Wenn beispielsweise die Schreibdaten DIN auf dem L-Pegel sind, wird dem Datenbus DB ein Datenschreibstrom -Iw zum Schreiben von L-Pegel-Daten zugeführt. Der Datenschreibstrom -Iw wird der Bitleitung BL der ausgewählten Spalte oder der entsprechenden Ersatzbitleitung SBL über das Spaltenauswahlgatter CSG oder über das Ersatzspaltenauswahlgatter SCSG zugeführt.
Der Datenschreibstrom -Iw, der der Bitleitung BL der ausgewählten Spalte oder der entsprechenden Ersatzbitleitung SBL zugeführt wird, wird durch den Kurzschluß-Schalttransistor 62 zurückgeleitet. Im Ergebnis wird der anderen Bitleitung /BL oder der anderen Ersatzbitleitung /SBL ein Datenschreibstrom +Iw in entgegengesetzter Richtung zugeführt. Der Datenschreibstrom +Iw, der der Bitleitung /BL oder der Ersatzbitleitung /SBL zugeführt wird, wird über das Spaltenauswahlgatter CSG oder über das Ersatzspaltenauswahlgatter SCSG an den Datenbus /DB gesendet.
Wenn die Schreibdaten DIN auf dem H-Pegel sind, stellt die Datenschreibschaltung 51W die Datenbusse DB, /DB in entgegengesetzter Weise auf die Stromversorgungsspannung Vcc2 und auf die Massespannung Vss ein. Dadurch kann den Bitleitungen BL, /BL der ausgewählten Spalte oder den entsprechenden Ersatzbitleitungen SBL, /SBL ein Datenschreibstrom in entgegengesetzter Richtung zugeführt werden.
Wenn die Spaltenadresse CA mit keiner Fehleradresse FAD übereinstimmt, werden die Daten in eine normale Speicherzelle (die ausgewählte Speicherzelle) geschrieben, die sowohl der Schreibwortleitung WWL als auch der Bitleitung BL (/BL), die einen Datenschreibstrom empfängt, entspricht. Wenn die Spaltenadresse CA andererseits mit irgendeiner Fehleradresse FAD übereinstimmt, werden die Daten in eine Ersatzspeicherzelle geschrieben, die sowohl der Schreibwortleitung WWL als auch der Ersatzbitleitung SBL (/SBL), die einen Datenschreibstrom empfängt, entspricht.
In der Datenschreiboperation werden die Lesewortleitungen RWL im nicht ausgewählten Zustand (auf dem L-Pegel) gehalten. In der Datenschreiboperation wird das Bitleitungs-Vorladesignal BLPR auf den H-Pegel aktiviert, um die Bitleitungen BL, /BL auf die Massespannung Vss, eine Spannung, die dem Vorladespannungspegel in der Datenleseoperation entspricht, einzustellen. Im Ergebnis führen die Bitleitungen BL, /BL und die Ersatzbitleitungen SBL, /SBL der nicht ausgewählten Spalten in Vorbereitung auf die Datenleseoperation die Vorladespannung. Dies beseitigt die Notwendigkeit, vor der Datenleseoperation eine zusätzliche Vorladeoperation durchzuführen, wodurch die Leseoperationsgeschwindigkeit verbessert werden kann.
Im folgenden wird die Datenleseoperation beschrieben.
In der Datenleseoperation aktiviert der Wortleitungstreiber 30 gemäß dem Zeilenauswahlergebnis des Zeilendecodierers 20 die Lesewortleitung RWL der ausgewählten Zeile auf den H-Pegel. In den nicht ausgewählten Zeilen werden die Lesewortleitungen RWL im inaktiven Zustand (auf dem L-Pegel) gehalten.
Wenn die Datenleseoperation begonnen wird, wird die Lesewortleitung RWL der ausgewählten Zeile auf den H-Pegel aktiviert, wobei die entsprechenden Zugriffstransistoren ATR eingeschaltet werden. Als Reaktion darauf werden die normalen Speicherzellen und die Ersatzspeicherzellen, die der ausgewählten Zeile entsprechen, über den Zugriffstransistor ATR zwischen die Massespannung Vss und die Bitleitungen BL, /BL und die Ersatzbitleitungen SBL, /SBL geschaltet.
Die Datenleseschaltung 51R zieht die Datengröße DB, /DB auf die Stromversorgungsspannung Vcc1 herauf und führt einen konstanten Abtaststrom Is zu.
Wie in der Datenschreiboperation wird gemäß der Spaltenadresse CA die Spaltenauswahlleitung CSL der ausgewählten Spalte oder die entsprechende Ersatzspaltenauswahlleitung SCSL auf den ausgewählten Zustand (auf den H-Pegel) aktiviert.
Wenn die Spaltenadresse CA mit keiner Fehleradresse FAD übereinstimmt, fließt der Abtaststrom Is über den Datenbus DB (/DB) und die Bitleitung BL (/BL) der ausgewählten Spalte über das Tunnel-Magnetwiderstandselement TMR der ausgewählten Speicherzelle (normalen Speicherzelle). Im Ergebnis werden eine der Bitleitungen BL, /BL der ausgewählten Spalte und einer der Datenbusse DB, /DB gemäß dem elektrischen Widerstand (Rmax, Rmin) des Tunnel-Magnetwiderstandselements TMR, d. h. dem Ablagedatenpegel der ausgewählten Speicherzelle, einer Spannungsänderung ausgesetzt. Ähnlich werden die andere Bitleitung der ausgewählten Spalte und der andere Datenbus gemäß dem elektrischen Widerstand Rd des Dummy-Widerstandselements TMRd in der Dummy-Speicherzelle DMC einer Spannungsänderung ausgesetzt.
Beispielsweise wird eine der Bitleitungen BL, /BL, die mit der ausgewählten Speicherzelle gekoppelt ist, einer Spannungsänderung ΔV1 ausgesetzt, die größer als eine Spannungsänderung ΔVm auf der anderen Bitleitung ist, die mit der Dummy-Speicherzelle DMC gekoppelt ist (ΔV1 > ΔVm), wenn die ausgewählte Speicherzelle die Daten "1" (elektrischer Widerstand Rmax) speichert. Ähnlich werden die Datenbusse DB, /DB jeweils einer Spannungsänderung ΔVbl, ΔVbm ausgesetzt (ΔVbm > ΔVb1). Die Datenleseschaltung 51R tastet die Spannungsdifferenz zwischen den Datenbussen DB, /DB ab, verstärkt sie und gibt die Ablagedaten der ausgewählten Speicherzelle als Lesedaten DOUT aus.
Andererseits fließt der Abtaststrom Is über das Tunnel-Magnetwiderstandselement TMR einer Ersatzspeicherzelle über den Datenbus DB (/DB) und die Bitleitung BL (/BL) der ausgewählten Spalte, wenn die Spaltenadresse CA mit irgendeiner Fehleradresse FAD übereinstimmt. Im Ergebnis werden eine der Ersatzbitleitungen SBL, /SBL und einer der Datenbusse DB, /DB gemäß dem elektrischen Widerstand (Rmax, Rmin) des Tunnel- Magnetwiderstandselements TMR, d. h. des Ablagedatenpegels der Ersatzspeicherzelle, einer Spannungsänderung ausgesetzt. Die andere Bitleitung der ausgewählten Spalte und der andere Datenbus werden wie im Fall des Zugriffs auf eine normale Speicherzelle einer Spannungsänderung gemäß dem elektrischen Widerstand Rd des Dummy-Widerstandelements TMRd ausgesetzt.
Somit können die Datenschreiboperation und die Datenleseoperation durch Zugreifen auf eine Ersatzspeicherzelle einer entsprechenden Redundanzschaltung (Ersatzspalte) richtig durchgeführt werden, selbst wenn durch die Spaltenadresse CA eine Fehlerspalte ausgewählt wird. Dementsprechend kann eine fehlerhafte Speicherzelle unter Verwendung einer Ersatzspalte, die einer Redundanzschaltung entspricht, spaltenweise ersetzt werden.
Die Bitleitungen BL, /BL und die Ersatzbitleitungen SBL, /SBL werden hier auf die Massespannung Vss vorgeladen. Somit wird von den Bitleitungen BL, /BL und von den Ersatzbitleitungen SBL, /SBL der nicht ausgewählten Spalten über die Zugriffstransistoren ATR, die als Reaktion auf die Aktivierung der Lesewortleitung RWL der ausgewählten Zeile eingeschaltet werden, kein Entladestrom erzeugt. Dadurch kann der Leistungsverbrauch, der sich aus dem Laden und Entladen der Bitleitungen und der Unterbitleitungen in der Vorladeoperation ergibt, verringert werden.
Es wird angemerkt, daß die Stromversorgungsspannung Vcc2, eine Betriebsstromversorgungsspannung des Datenschreibstroms 51W, höher als die Stromversorgungsspannung Vcc1, eine Betriebsstromversorgungsspannung der Datenleseschaltung 51R ist. Dies liegt daran, daß die zum Magnetisieren des Tunnel- Magnetwiderstandselements TMR der ausgewählten Speicherzelle in der Datenschreiboperation erforderlichen Datenschreibströme Ip, ±Iw größer als der für die Datenleseoperation erforderliche Abtaststrom Is ist. Beispielsweise kann als Stromversorgungsspannung Vcc2 eine externe Stromversorgungsspannung verwendet werden, die von außen an die MRAM-Vorrichtung 1 angelegt wird, während die Stromversorgungsspannung Vcc1 durch Abwärtsumsetzung der externen Stromversorgungsspannung durch einen nicht gezeigten Spannungsabwärtsumsetzer erzeugt werden kann. Dadurch können die Stromversorgungsspannungen Vcc1, Vcc2 effizient angelegt werden.
Im folgenden wird die Konstruktion der Programmschaltung zum effizienten Speichern von Fehleradressen, d. h. von Programminformationen, beschrieben.
Fig. 7 ist ein Stromlaufplan der Konstruktion der Programmeinheit PU in Fig. 4 gemäß der ersten Ausführungsform der Erfindung.
Wie in Fig. 7 gezeigt ist, enthält die Programmeinheit PU die Programmzellen PRC1, PRC2 zum nichtflüchtigen magnetischen Speichern von Programmdaten, d. h. Fehleradressenbits. Wie später genauer beschrieben wird, enthält jede Programmzelle PRC1, PRC2 ein Magnetwiderstandselement mit der gleichen Konstruktion wie das Tunnel-Magnetwiderstandselement TMR einer normalen Speicherzelle. Jede Programmzelle PRC1, PRC2 wird wie das Tunnel-Magnetwiderstandselement TMR einer normalen Speicherzelle in einer der beiden Magnetisierungsrichtungen magnetisiert. Somit wird wie bei dem Tunnel-Magnetwiderstandselement TMR einer normalen Speicherzelle entweder der elektrische Widerstand R1 jeder Programmzelle auf Rmin und deren elektrischer Widerstand R2 auf Rmax eingestellt oder umgekehrt.
Ferner enthält die Programmeinheit PU die Stromleseverstärker 110, 120, die Referenzwiderstände 115, 125 und ein Logikgatter 130, die entsprechend den Programmzellen PRC1 und PRC2 vorgesehen sind.
Die Referenzwiderstände 115, 125 besitzen einen elektrischen Widerstand Rref, der gleich einem Zwischenwert zwischen Rmin und Rmax und vorzugsweise gleich Rref = Rmin + ΔR/2 ist. Beispielsweise kann ein Teil der Referenzwiderstände von einem Magnetwiderstandselement gebildet werden, das die gleiche Konstruktion wie das Tunnel-Magnetwiderstandselement TMR besitzt und dem elektrischen Widerstand Rmin entsprechende Ablagedaten hält.
Der Stromleseverstärker 110 enthält die P-Kanal-MOS-Transistoren 111, 112 und die N-Kanal-MOS-Transistoren 113, 114. Der P-Kanal-MOS-Transistor 111 und der N-Kanal-MOS-Transistor 113 sind zwischen der Stromversorgungsspannung Vcc1 und der Programmzelle PRC1 in Serie geschaltet. Der P-Kanal-MOS-Transistor 112 und der N-Kanal-MOS-Transistor 114 sind zwischen der Stromversorgungsspannung Vcc1 und dem Referenzwiderstand 115 in Serie geschaltet. Die Programmzelle PRC1 ist zwischen den N-Kanal-MOS-Transistor 113 und die Massespannung Vss geschaltet. Der Referenzwiderstand 115 ist zwischen den N-Kanal-MOS-Transistor 114 und die Massespannung Vss geschaltet.
Die P-Kanal-MOS-Transistoren 111, 112 empfangen an ihren Gates eine Steuerspannung Vcn von der Steuerschaltung 5. Das Gate des N-Kanal-MOS-Transistors 113 ist an einen Knoten N1, d. h. an einen Verbindungsknoten zwischen dem P-Kanal-MOS- Transistor 112 und dem N-Kanal-MOS-Transistor 114, angeschlossen. Das Gate des N-Kanal-MOS-Transistors 114 ist an einen Knoten /N1, d. h. an einen Verbindungsknoten zwischen dem P-Kanal-MOS-Transistor 111 und dem N-Kanal-MOS-Transistor 113, angeschlossen.
Der Stromleseverstärker 120 besitzt die gleiche Konstruktion wie der Stromleseverstärker 110. Genauer enthält der Stromleseverstärker 120 die P-Kanal-MOS-Transistoren 121, 122 und die N-Kanal-MOS-Transistoren 123, 124. Die Programmzelle PRC2 ist zwischen den N-Kanal-MOS-Transistor 123 und die Massespannung Vss geschaltet. Der Referenzwiderstand 125 ist zwischen den N-Kanal-MOS-Transistor 124 und die Massespannung Vss geschaltet.
Das Gate des N-Kanal-MOS-Transistors 123 ist an einen Knoten N2, d. h. an einen Verbindungsknoten zwischen dem P-Kanal- MOS-Transistor 122 und dem N-Kanal-MOS-Transistor 124, angeschlossen. Das Gate des N-Kanal-MOS-Transistors 124 ist an einen Knoten /N2, d. h. an einen Verbindungsknoten zwischen dem P-Kanal-MOS-Transistor 121 und dem N-Kanal-MOS-Transistor 123, angeschlossen.
Das Logikgatter 130 gibt das Ergebnis der Exklusiv-ODER-Logikoperation (EX-ODER-Logikoperation) der Signalpegel an den Knoten N1, N2 als Programmsignal φa aus. Dementsprechend wird das Programmsignal φa auf den L-Pegel eingestellt, wenn die Programmzellen PRC1, PRC2 den gleichen elektrischen Widerstand besitzen. Andernfalls wird das Programmsignal φa auf den H-Pegel eingestellt. Der Signalpegel am Knoten N2 wird als Programmsignal φb ausgegeben.
Fig. 8 zeigt die Beziehung zwischen dem elektrischen Widerstand der Programmzellen und dem Zustand einer Programmeinheit.
Wie in Fig. 8 gezeigt ist, sind die Programmzellen PRC1, PRC2 im Anfangszustand in der gleichen Richtung magnetisiert, wobei sie den gleichen elektrischen Widerstand besitzen. Im folgenden wird angenommen, daß die Programmzellen PRC1, PRC2 im Anfangszustand den elektrischen Widerstand Rmin besitzen.
Im Programmzustand werden die Programmzellen PRC1, PRC2 in verschiedenen Richtungen magnetisiert, wobei komplementäre Daten in sie geschrieben werden. Mit anderen Worten, entweder die Programmzelle PRC1 oder die Programmzelle PRC2 wird in der vom Anfangszustand verschiedenen Richtung magnetisiert. Welche der Programmzellen in der vom Anfangszustand verschiedenen Richtung magnetisiert wird, wird gemäß den zu schreibenden Programmdaten bestimmt.
Genauer wird in der Programmdaten-Schreiboperation wahlweise gemäß den zu schreibenden Programmdaten eine der folgenden beiden Datenschreiboperationen durchgeführt: Entweder wird die Magnetisierungsrichtung der Programmzelle PRC2 geändert und die Magnetisierungsrichtung der Programmzelle PRC1 in der gleichen Richtung wie im Anfangszustand gehalten (R1 = Rmin, R2 = Rmax, wobei dieser Zustand im folgenden gelegentlich als "Programmzustand 1" bezeichnet wird); oder es wird die Magnetisierungsrichtung der Programmzelle PRC1 geändert und die Magnetisierungsrichtung der Programmzelle PRC2 in der gleichen Richtung wie im Anfangszustand gehalten (R1 = Rmax, R2 = Rmin, wobei dieser Zustand im folgenden gelegentlich als "Programmzustand 2" bezeichnet wird).
In einer Programmzelle, die keiner Programmdaten-Schreiboperation ausgesetzt ist, d. h. in einer Programmzelle im Nichtprogrammzustand, sind die elektrischen Widerstände R1, R2 der Programmzellen PRC1, PRC2 die gleichen wie im Anfangszustand (R1 = R2 = Rmin).
Anhand der Fig. 9A, 9B und 9C wird im folgenden der Pegel der Programmsignale in der Programmdaten-Leseoperationen und in der Programmdäten-Schreiboperation beschrieben.
Wie in Fig. 9A gezeigt ist, sind die elektrischen Widerstände R1, R2 der Programmzellen PRC1, PRC2 im Anfangszustand niedriger als der Widerstandswert Kref des Referenzwiderstands 115. Somit steigen die Spannungen an den Knoten N1, N2 auf den H-Pegel, selbst wenn die Steuerspannung Vcn für die Programmdaten-Leseoperation auf die Zwischenspannung Vm (Vss < Vm < Vcc) geändert wird. Dementsprechend gibt das Logikgatter 130 ein L-Pegel-Programmsignal φa (Massespannung Vss) aus, das den Nichtprogrammzustand angibt.
Wie später genauer beschrieben wird, besitzen die beiden Programmzellen PRC1, PRC2 in der vorliegenden Ausführungsform im Anfangszustand (Nichtprogrammzustand) den elektrischen Widerstand Rmin, um das Herstellungsverfahren der MRAN-Vorrichtung zu vereinfachen. Dadurch kann das Logikgatter 130 aus Fig. 7 anstatt durch ein Übereinstimmungsvergleichsgatter durch ein NAND-Gatter ersetzt werden, das einfacher konstruiert ist.
Wie in Fig. 9B gezeigt ist, wird die Steuerspannung Vcn in der Programmdaten-Schreiboperation auf die Stromversorgungsspannung Vcc eingestellt, um die Stromzufuhr von den Stromleseverstärkern 110, 120 zu den Programmzellen PRC1, PRC2 zu unterbrechen. Außerdem werden gemäß dem Programmzustand 1 oder dem Programmzustand 2 jeweils komplementäre Daten in die Programmzellen PRC1, PRC2 geschrieben. Die Konstruktion zum Schreiben der Programmdaten in die Programmzellen PRC1, PRC2 wird später genauer beschrieben.
Fig. 9C zeigt die Programmdaten-Leseoperation aus einer Programmeinheit im Programmzustand. Wenn die Spannung Vcn auf die Zwischenspannung Vm eingestellt wird, stellen die Stromleseverstärker 110, 120 die Knoten N1, N2 auf verschiedene Spannungspegel ein. Im Programmzustand 1 (R2 = Rmax, R1 = Rmin) steigt die Spannung am Knoten N1 auf den H-Pegel, während die Spannung am Knoten N2 auf dem L-Pegel gehalten wird. Im Programmzustand 2 (R1 = Rmax, R2 = Rmin) wird die Spannung am Knoten N1 auf dem L-Pegel gehalten, während die Spannung am Knoten N2 auf den H-Pegel steigt.
Dementsprechend wird das Programmsignal φa im Programmzustand unabhängig davon, ob die Programmeinheit im Programmzustand 1 oder im Programmzustand 2 ist, auf den H-Pegel eingestellt. Dagegen wird das Programmsignal φb je nachdem, ob die Programmeinheit im Programmzustand 1 oder im Programmzustand 2 ist, auf den H-Pegel oder auf den L-Pegel eingestellt.
Mit der obigen Konstruktion kann jede Programmeinheit unter Verwendung zweier Programmzellen PRC1, PRC2, die jeweils das gleiche Magnetwiderstandselement wie eine normale Speicherzelle enthalten, sowohl Einbit-Programmdaten als auch -Informationen darüber, ob die Programmeinheit Programmdaten speichert, speichern.
Im folgenden wird die Anordnung der Programmzellen beschrieben.
Es wird angemerkt, daß die Programmzellen PRC1, PRC2 im folgenden gelegentlich allgemein als Programmzellen PRC bezeichnet werden.
Wie in Fig. 10(a) gezeigt ist, ist das Tunnel-Magnetwiderstandselement TMR jeder normalen Speicherzelle MC am Schnittpunkt der Schreibwortleitung WWL, die einer Speicherzellenzeile entspricht, und der Bitleitung BL, die einer Speicherzellenspalte entspricht, vorgesehen. Ein Datenschreibstrom, der über die Schreibwortleitung WWL fließt, legt an das Tunnel-Magnetwiderstandselement TMR ein Magnetfeld in Richtung der schweren Achse (HA) an. Ein Datenschreibstrom, der über die Bitleitung BL fließt, legt an das Tunnel-Magnetwiderstandselement TMR ein Magnetfeld in Richtung der leichten Achse (EA) an.
Wie in Fig. 10(b) gezeigt ist, ist jede Programmzelle PRC am Schnittpunkt einer Programmwortleitung PWL und einer Programmbitleitung PBL vorgesehen. Die Programmzelle PRC besitzt den gleichen Entwurf und ist auf die gleiche Weise hergestellt wie das Tunnel-Magnetwiderstandselement TMR.
Die Programmwortleitung PWL und die Programmbitleitung PBL verlaufen in verschiedenen Richtungen. An die Programtwortleitung PWL wird ein Programmstrom zum Erzeugen eines Magnetfelds in Richtung der schweren Achse (HA) angelegt. An die Programmbitleitung PBL wird ein Programmstrom zum Erzeugen eines Magnetfelds in Richtung der leichten Achse (EA) angelegt.
Die Fig. 11A und 11B zeigen die Anordnung einer normalen Speicherzelle bzw. einer Programmzelle.
Wie in Fig. 11A gezeigt ist, ist der Zugriffstransistor ATR in einem p-Gebiet PAR eines Halbleiterhauptsubstrats SUB ausgebildet. Der Zugriffstransistor ATR besitzt die Source/Drain-Gebiete (n-Gebiete) 210, 220 und ein Gate 230. Obgleich dies in der Figur nicht gezeigt ist, ist das Source/Drain-Gebiet 210 mit der Massespannung Vss gekoppelt. Die Schreibwortleitung WWL ist in einer ersten Metallverdrahtungsschicht M1 ausgebildet.
Da die Lesewortleitung RWL zur Steuerung der Gate-Spannung des Zugriffstransistors ATR vorgesehen ist, braucht ihm aktiv kein Strom zugeführt werden. Zur besseren Integration ist die Lesewortleitung RWL unter Verwendung einer Polysiliciumschicht oder einer Polycidkonstruktion in der gleichen Verdrahtungsschicht wie das Gate 230 ausgebildet. Mit anderen Worten, für die Lesewortleitung RWL ist keine zusätzliche Metallverdrahtungsschicht erforderlich. Andererseits ist die Bitleitung BL in einer zweiten Metallverdrahtungsschicht M2 ausgebildet und elektrisch mit dem Tunnel-Magnetwiderstandselement TMR gekoppelt.
Das Source/Drain-Gebiet 220 des Zugriffstransistors ATR ist über einen Metallfilm 250, eine erste Metallverdrahtungsschicht M1 und ein Bärrierenmetall 240 elektrisch mit dem Tunnel-Magnetwiderstandselement TMR gekoppelt. In einem Kontaktloch ist der Metallfilm 250 ausgebildet. Das Barrierenmetall 240 ist ein Puffermaterial, das das Tunnel-Magnetwiderstandselement TMR elektrisch mit der Metallverdrahtung koppelt.
Fig. 11B zeigt beispielhaft die Konstruktion der Programmzelle PRC1 in Fig. 7.
Wie in Fig. 11B gezeigt ist, ist der mit der Programmzelle PRC1 verbundene N-Kanal-MOS-Transistor 113 in einem p-Gebiet eines Halbleiterhauptsubstrats SUB ausgebildet. Der N-Kanal- MOS-Transistor 113 besitzt die Source/Drain-Gebiete (n-Gebiete) 212, 222 und ein Gate 232. Die Programmwortleitung PWL ist in der gleichen Metallverdrahtungsschicht M1 wie die der normalen Speicherzelle MC entsprechende Schreibwortleitung WWL ausgebildet.
Das Source/Drain-Gebiet 212 ist über ein Barrierenmetall 242, einen in einem Kontaktloch ausgebildeten Metallfilm 252 und eine in der Metallverdrahtungsschicht M1 ausgebildete Metallverdrahtung mit der Programmzelle PRC1 gekoppelt. Das Source/Drain-Gebiet 222 ist mit einer Metallverdrahtung gekoppelt, die mit dem Knoten /N1 in dem Stromleseverstärker 110 aus Fig. 7 verbunden ist.
Die Programmbitleitung PBL ist in der gleichen Metallverdrahtungsschicht M2 wie die der normalen Speicherzelle MC entsprechende Bitleitung BL ausgebildet und elektrisch mit der Programmzelle PRC1 gekoppelt. Die Programmbitleitung PBL wird in einer von der Programmdaten-Schreiboperation verschiedenen Operation auf die Massespannung Vss festgesetzt. Das Gate 232 ist mit dem Knoten N1 in dem Stromleseverstärker 110 aus Fig. 7 verbunden.
Bei der obigen Konstruktion können die Programmzellen PRC gleichzeitig mit den normalen Speicherzellen MC in dem Herstellungsverfahren der normalen Speicherzellen MC hergestellt werden. Mit anderen Worten, die Programmzellen PRC erfordern kein Spezialherstellungsverfahren.
Im folgenden wird die Konstruktion zum Zuführen eines Programmstroms in der Programmdaten-Schreiboperation beschrieben.
Wie in Fig. 12 gezeigt ist, ist für die Programmzellen PRC1, PRC2 eine gemeinsame Programmwortleitung PWL vorgesehen. Für die Programmzellen PRC1, PRC2 sind jeweils die Programmbitleitungen PBL1, PBL2 vorgesehen.
Die Schreibwortleitungen WWL in der Speicheranordnung 10 und die Programmwortleitungen PWL in der Programmschaltung 100 verlaufen in der gleichen Richtung. Ähnlich verlaufen die Bitleitungen BL in der Speicheranordnung 10 und die Programmbitleitungen PBL1, PBL2 in der Programmschaltung 100 in der gleichen Richtung.
Die Tunnel-Magnetwiderstandselemente TMR der normalen Speicherzellen und die Magnetwiderstandselemente, die den Programmzellen PRC1, PRC2 entsprechen, sind in der gleichen Richtung angeordnet. Somit können die festen Magnetschichten der Programmzellen PRC in dem Schritt des Anlegens eines Magnetfelds zum Magnetisieren der festen Magnetschichten der Tunnel-Magnetwiderstandselemente TMR in einer vorgeschriebenen Richtung gleichzeitig mit jenen der Tunnel-Magnetwiderstandselemente TMR magnetisiert werden. Dieser Magnetisierungsschritt ist Teil des Herstellungsverfahrens der MRAM- Vorrichtung. In diesem Magnetisierungsschritt werden die freien Magnetschichten der Tunnel-Magnetwiderstandselemente TMR in den normalen Speicherzellen und die freien Magnetschichten der Programmzellen PRC ebenfalls in der gleichen Richtung wie die festen Magnetschichten magnetisiert. Mit anderen Worten, die Tunnel-Magnetwiderstandselemente TMR und die Programmzellen PRC besitzen einen elektrischen Widerstand Rmin.
Wenn die Tunnel-Magnetwiderstandselemente TMR der normalen Speicherzellen und die Magnetwiderstandselemente, die den Programmzellen PRC1, PRC2 entsprechen, in der gleichen Richtung angeordnet sind und die Programmzellen PRC im Anfangszustand (Nicht-Programmzustand) den elektrischen Widerstand Rmin besitzen, ist kein spezieller Schritt zum Magnetisieren der Programmzellen erforderlich. Dies vereinfacht das Herstellungsverfahren der MRAM-Vorrichtung.
Die Programmschaltung 100 enthält die Steuergatter 150, 152, 160, 162 und die Spannungseinstelltransistoren 154, 155 und 164, 165. Die Steuergatter 150, 152, 160, 162 steuern die Richtung eines den Programmbitleitungen PBL1, PBL2 zugeführten Programmstroms ±Iw(P). Die Spannungseinstelltransistoren 154, 155 und 164, 165 sind entsprechend der Programmbitleitung PBL vorgesehen.
Das Steuergatter 150 gibt das Ergebnis der NAND-Operation der in der j-ten Programmeinheit (wobei j eine ganze Zahl im Bereich von 0 bis k ist) programmierten Programmdaten PDj und eines in der Programmoperation auf den H-Pegel aktivierten Programmsignals PRG aus. Das Steuergatter 152 gibt das Ergebnis der NAND-Operation eines Ausgangssignals des Steuergatters 150 und eines Programmsignals PRG aus. Das Steuergatter 160 arbeitet auf die gleiche Weise wie das Steuergatter 150. Das Steuergatter 162 gibt wie das Steuergatter 152 das Ergebnis der NAND-Operation eines Ausgangssignals des Steuergatters 160 und eines Programmsignals PRG aus.
Der Spannungseinstelltransistor 154 ist ein P-Kanal-MOS-Transistor, der zwischen ein Ende der Programmbitleitung PBL1 und die Stromversorgungsspannung Vcc2 geschaltet ist. Der Spannungseinstelltransistor 155 ist ein N-Kanal-MOS-Transistor, der zwischen ein Ende der Programmbitleitung PBL1 und die Massespannung Vss geschaltet ist. Der Spannungseinstelltransistor 164 ist ein P-Kanal-MOS-Transistor, der zwischen das andere Ende der Programmbitleitung PBL1 und die Stromversorgungsspannung Vcc2 geschaltet ist. Der Spannungseinstelltransistor 165 ist ein N-Kanal-MOS-Transistor, der zwischen das andere Ende der Programmbitleitung PBL1 und die Massespannung Vss geschaltet ist.
Die jeweiligen Gates der Spannungseinstelltransistoren 154, 155 sind an den Ausgang des Steuergatters 152 angeschlossen. Die jeweiligen Gates der Spannungseinstelltransistoren 164, 165 sind an den Ausgang des Steuergatters 160 angeschlossen. Der Spannungseinstelltransistor 157 ist ein P-Kanal-MOS-Transistor, der zwischen ein Ende der Programmbitleitung PBL2 und die Stromversorgungsspannung Vcc2 geschaltet ist. Der Spannungseinstelltransistor 158 ist ein N-Kanal-MOS-Transistor, der zwischen ein Ende der Programmbitleitung PBL2 und die Massespannung Vss geschaltet ist. Der Spannungseinstelltransistor 167 ist ein P-Kanal-MOS-Transistor, der zwischen das andere Ende der Programmbitleitung PBL2 und die Stromversorgungsspannung Vcc2 geschaltet ist. Der Spannungseinstelltransistor 168 ist ein N-Kanal-MOS-Transistor, der zwischen das andere Ende der Programmbitleitung PBL2 und die Massespannung Vss geschaltet ist.
Die jeweiligen Gates der Spannungseinstelltransistoren 157, 158 sind an den Ausgang des Steuergatters 150 angeschlossen. Die jeweiligen Gates der Spannungseinstelltransistoren 167, 168 sind an den Ausgang des Steuergatters 162 angeschlossen.
In einer von der Programmdaten-Schreiboperation verschiedenen Operation (Programmsignal PRG ist auf L-Pegel) werden die jeweiligen Ausgangssignale der Steuergatter 150, 152, 160, 162 auf den H-Pegel eingestellt. Dementsprechend werden beide Enden sowohl der Programmbitleitung PBL1 als auch der Programmbitleitung PBL2 mit der Massespannung Vss gekoppelt. Wie in Fig. 11B gezeigt ist, ist jede Programmzelle zwischen einen MOS-Transistor und eine Programmbitleitung geschaltet. Somit realisiert das Verbinden jeder Programmbitleitung mit der Massespannung in einer von der Programmdaten-Schreiboperation verschiedenen Operation die Schaltungskonstruktion der Stromleseverstärker 110, 120 in Fig. 7.
Andererseits wird in der Programmdaten-Schreiboperation (Programmsignal PRG ist auf dem H-Pegel) gemäß dem Pegel der Programmdaten PDj entweder das Ausgangssignal des Steuergatters 150 auf den H-Pegel und das Ausgangssignal des Steuergatters 152 auf den L-Pegel eingestellt oder umgekehrt. Mit anderen Worten, die Ausgangssignale der Steuergatter 150, 152 werden gemäß dem Pegel der Programmdaten PDj komplementär eingestellt. Ähnlich werden die Ausgangssignale der Steuergatter 160, 162 komplementär eingestellt. In diesem Fall werden die Ausgangssignale der Steuergatter 150, 162 auf den gleichen Pegel eingestellt und ebenso die Ausgangssignale der Steuergatter 152, lg2 auf den gleichen Pegel eingestellt.
Wenn beispielsweise die Programmdaten PDj auf dem H-Pegel sind, werden für die Programmbitleitung PBL1 die Spannungseinstelltransistoren 155, 164 eingeschaltet, während die Spannungseinstelltransistoren 154, 165 ausgeschaltet werden. Für die Programmbitleitung PBL2 werden die Spannungseinstelltransistoren 157, 168 eingeschaltet, während die Spannungseinstelltransistoren 158, 167 ausgeschaltet werden. Im Ergebnis wird den Programmzellen PRC1, PRC2, wie in der Figur mit gestrichelten Pfeilen gezeigt ist, ein Programmstrom ±Iw(P) in entgegengesetzten Richtungen zugeführt.
Wenn die Programmdaten PDj auf dem L-Pegel sind, wird jeder Spannungseinstelltransistor entgegengesetzt wie oben beschrieben ein- bzw. ausgeschaltet. Im Ergebnis fließt über die Programmbitleitungen PBL1, PBL2 ein entgegengesetzter Programmstrom ±Iw(P) zu dem Fall, daß die Programmdaten PDj auf dem H-Pegel sind. Genauer fließt der Programmstrom ±Iw(P) in den in der Figur mit durchgezogen Pfeilen gezeigten Richtungen über die Programmbitleitungen PBL1, PBL2.
Der Programmstrom ±Iw(P) erzeugt ein Programmagnetfeld in Richtung der leichten Achse, das die Programmzellen PRC1, PRC2 in der den Programmdaten PDj entsprechenden Richtung magnetisiert. Es wird angemerkt, daß der Programmstrom unabhängig vom Pegel der Programmdaten PDj in entgegengesetzten Richtungen über die Programmbitleitungen PBL1, PBL2 fließt. Somit werden die Programmzellen PRC1, PRC2 in der Programmdaten-Schreiboperation entlang der leichten Achse in entgegengesetzten Richtungen magnetisiert.
Ferner enthält die Programmschaltung 100 die entsprechend den Programmwortleitungen PWL vorgesehenen Auswahltransistoren 170. Jeder Auswahltransistor 170 empfängt an seinem Gate ein invertiertes Signal /PRG des Programmsignals PRG und ist zwischen die Stromversorgungsspannung Vcc2 und ein Ende einer entsprechenden Programmwortleitung PWL geschaltet. Das andere Ende der Programmwortleitung PWL ist mit der Massespannung Vss gekoppelt. Dementsprechend wird der Programmwortleitung PWL in der Programmdaten-Schreiboperation ein Programmstrom Ip(P) mit einer festen Richtung zugeführt. Der Programmstrom Ip(P) legt an jede Programmzelle PRC ein Programmagnetfeld in Richtung der schweren Achse an.
Die Programmzellen PRC, die sowohl das Programmagnetfeld in Richtung der leichten Achse als auch das in Richtung der schweren Achse empfangen, werden magnetisiert, so daß die Programmdaten PDj in sie geschrieben werden.
Fig. 13 zeigt die Eingangs/Ausgangs-Signale der Programmzellen.
Wie in Fig. 13 gezeigt ist, wird jede Programmzelle in dem Schritt des Magnetisierens der festen Magnetschichten in den normalen Speicherzellen auf den Anfangszustand eingestellt. Mit anderen Worten, die elektrischen Widerstände R1, R2 der Programmzellen PRC1, PRC2 werden auf Rmin eingestellt. Wie zuvor beschrieben wurde, sind die von den Programmeinheiten ausgegebenen Programmsignale φa, φb auf den L-Pegel bzw. auf den H-Pegel einstellt, wenn die Programmdaten in diesem Zustand gelesen werden.
In der Programmdaten-Schreiboperation zum Speichern von Programmdaten (Fehleradressenbits) in den Programmeinheiten wird das Programmsignal PRG auf den H-Pegel eingestellt und gemäß dem Pegel der Programmdaten PDj entweder der Programmzustand 1 oder der Programmzustand 2 angelegt. Im Ergebnis ändert sich die Magnetisierungsrichtung entweder der Programmzelle PRC1 oder der Programmzelle PRC2 gegenüber dem Anfangszustand, wobei ihr elektrischer Widerstand auf Rmax übergeht.
Genauer wird im Programmzustand 1, in dem die Programmdaten PDj auf dem L-Pegel sind, ein solcher Programmstrom zugeführt, daß sich der elektrische Widerstand R2 der Programmzelle PRC2 auf Rmax ändert. Andererseits wird im Programmzustand 2, in dem die Programmdaten PDj auf dem H-Pegel sind, ein solcher Programmstrom zugeführt, daß sich das elektrische Signal R1 der Programmzelle PRC1 auf Rmax ändert.
Wenn die Programmdaten aus den Programmeinheiten gelesen werden, die durch die Programmdaten-Schreiboperation aus dem Anfangszustand in den Programmzustand übergegangen sind, wird das Programmsignal φa auf den H-Pegel eingestellt, während das Programmsignal φb gemäß dem Programmdatenpegel entweder auf den H-Pegel oder auf den L-Pegel eingestellt wird.
In den Programmeinheiten, die im Nichtprogrammzustand, d. h. im Anfangszustand, verblieben sind, besitzen beide Programmzellen PRC1, PRC2 den gleichen elektrischen Widerstand Rmin wie im Anfangszustand. Dementsprechend werden beide Programmsignale φa, φb auf den L-Pegel eingestellt, wenn die Programmdaten aus den Programmeinheiten im Nichtprogrammzustand gelesen werden.
Gemäß der ersten Ausführungsform werden sowohl die Einbit- Programmdaten als auch die Einbit-Informationen darüber, ob die Programmeinheit Programmdaten speichert, in der Programmeinheit unter Verwendung der Programmzellen gespeichert, die hergestellt und magnetisiert werden können, ohne daß ein Spezialherstellungsverfahren und ein Spezialmagnetisierungsschritt erforderlich sind. Außerdem können diese Einbit-Daten und -Informationen leicht durch Abtasten eines Stroms aus der Programmeinheit gelesen werden.
Außerdem kann die Redundanzersatzkonstruktion effizient realisiert werden, da die Programmeinheiten Informationen wie etwa Fehleradressenbits zum Ersatz einer fehlerhaften Speicherzelle speichern.

Erste Abwandlung der ersten Ausführungsform

Im folgenden wird die Programmdaten-Leseoperation gemäß einer Abwandlung der ersten Ausführungsform beschrieben. Diese Programmdaten-Leseoperation stellt die Betriebszuverlässigkeit der Programmzellen sicher.
Wie in Fig. 14 gezeigt ist, wird angenommen, daß, wenn zum Zeitpunkt t10, t20 das Taktsignal CLK aktiviert wird, eine Anweisung zum Durchführen der Datenleseoperation oder der Datenschreiboperation angelegt und ein Datenlesezyklus oder ein Datenschreibzyklus begonnen wird. Wenn der Datenschreibzyklus begonnen wird, werden gemäß einem angelegten Adressensignal die Zeilenauswahloperation und die Spaltenauswahloperation begonnen.
Wenn die MRAM-Vorrichtung eine Redundanzkonstruktion besitzt, muß in der Zeilenauswahloperation oder in der Spaltenoperation bestimmt werden, ob das angelegte Adressensignal mit irgendeiner Fehleradresse übereinstimmt. Dementsprechend wird an die Programmeinheiten in einer vorgeschriebenen Zeitdauer nach Beginn des Datenlesezyklus oder des Datenschreibzyklus (d. h. in Fig. 14 in einer Zeitdauer zwischen t11 und t12) eine Steuerspannung Vcn angelegt, die gleich der Zwischenspannung Vm ist, um die Programmdaten, d. h. die Fehleradressenbits, aus jeder Programmeinheit zu lesen. Im Ergebnis kann die Redundanzsteuerschaltung 105 unter Verwendung der aus der Programmschaltung 100 gelesenen Fehleradressen den vorgeschriebenen Redundanzersatz vornehmen.
Da die Fehleradressen in jedem Zyklus gelesen werden, werden die Programmdaten häufiger aus den Programmzellen gelesen, als die Ablagedaten aus den normalen Speicherzellen und aus den Ersatzzellen in der Speicheranordnung 10 gelesen werden.
In der normalen Datenleseoperation wird die Stromversorgungsspannung Vcc1 (der ausgewählte Zustand der Lesewortleiturig RWL) über beide Enden der Tunnel-Magnetwiderstandselemente TMR der normalen Speicherzellen und der Ersatzzellen in der Speicheranordnung 10 angelegt. In der Programmdaten-Leseoperation wird die Steuerspannung Vcn auf die Zwischenspannung Vm eingestellt, wodurch über beide Enden der Programmzellen eine Vorspannung etwa von der Zwischenspannung Vm angelegt wird (Vcc1 > Vm > Vss). Dies unterdrückt die Stärke des Stroms, der in der Programmdaten-Leseoperation über die Programmzellen geleitet wird, und ermöglicht eine Verbesserung der Betriebszuverlässigkeit der Programmzellen.
Die Steuerspannung Vcn wird in jedem Zyklus nach Abschluß der Redundanzbestimmung unter Verwendung der Fehleradressen (d. h. in einer Zeitdauer zwischen t12 und t20 in Fig. 14) auf die Stromversorgungsspannung Vcc1 eingestellt. In dieser Zeitdauer wird über die Programmzellen PRC kein Strom geleitet. Falls der Redundanzersatz spaltenweise durchgeführt wird, können die Lesewortleitung RWL und die Schreibwortleitung WWL unabhängig von dem Ergebnis der Redundanzbestimmung gemäß dem Zeilenauswahlergebnis aktiviert werden. Dementsprechend ist eine Zeitdauer Tn, während der die Lesewortleitung (ausgewählte Zeile) RWL in der normalen Datenleseoperation aktiv gehalten wird, länger, als eine Zeitdauer Tp, während der die Steuerspannung Vcn in der Programmdaten-Leseoperation auf die Zwischenspannung Vm eingestellt wird.
Dementsprechend ist die Spannungsanlegezeit an die Programmzellen in der Programmdaten-Leseoperation kürzer als die an die normalen Speicherzellen und an die Ersatzzellen in der normalen Datenleseoperation. Mit anderen Worten, die Zeitdauer, während der in der Programmdaten-Leseoperation ein Strom über die Programmzellen geleitet wird, ist kürzer als die, während der in der normalen Datenleseoperation über die normalen Speicherzellen und die Ersatzzellen ein Strom geleitet wird. Dadurch kann die Betriebszuverlässigkeit der Programmzellen verbessert werden.

Zweite Abwandlung der ersten Ausführungsform

Wie in Fig. 15 gezeigt ist, unterscheidet sich die Programmschaltung 100 gemäß der zweiten Abwandlung der ersten Ausführungsform von der aus Fig. 4 dadurch, daß die Programmschaltung 100 der zweiten Abwandlung der ersten Ausführungsform für jede Programmeinheit PU die Transfergatter TGa, TGb zum Speichern der Programmsignale φa, φb und die Zwischenspeicherschaltungen LTa, LTb enthält. Obgleich dies in der Figur nicht gezeigt ist, sind die Transfergatter TGa, TGb und die Zwischenspeicherschaltungen LTa, LTb ähnlich für jede Programmeinheit PU vorgesehen.
Das Transfergatter TGa und die Zwischenspeicherschaltung LTa sind entsprechend dem Programmsignal φa vorgesehen, während das Transfergatter TGb und die Zwischenspeicherschaltung LTb entsprechend dem Programmsignal φb vorgesehen sind. Die Transfergatter TGa, TGb senden die Programmsignale φa, φb in der aktiven Zeitdauer (H-Pegel) des Zwischenspeichersignals LS jeweils an die Zwischenspeicherschaltungen LTa, LTb.
Die Zwischenspeicherschaltungen LTa, LTb zwischenspeichern die jeweils über die Transfergatter TGa, TGb übertragenen Programmsignale φa, φb. Die Zwischenspeicherschaltungen LTa, LTb halten die zwischengespeicherten Daten, während der Strom eingeschaltet ist.
Da die Konstruktion der Programmschaltung 100 ansonsten die gleiche wie in der ersten Ausführungsform ist, wird ihre ausführliche Beschreibung nichtwiederholt.
Fig. 16 ist ein Signalformdiagramm zur Erläuterung der Programmdaten-Leseoperation gemäß der zweiten Abwandlung der ersten Ausführungsform.
Wie in Fig. 16 gezeigt ist, wird zum Zeitpunkt t0 der Strom der MRAM-Vorrichtung eingeschaltet, wobei die Stromversorgungsspannungen Vcc1, Vcc2 steigen. Nach einer vorgeschriebenen Zeitdauer seit dem Einschalten (d. h. zum Zeitpunkt t1) steigt ein Rücksetzsignal /RST auf den H-Pegel, wobei eine Startsequenz durchgeführt wird.
Die Programmdaten-Leseoperation aus jeder Speicherzelle, d. h. die Operation des Lesens von Fehleradressen, wird durch das Einschalten ausgelöst und als Teil der Startsequenz durchgeführt. Zum Zeitpunkt t2 wird die Steuerspannung Vcn als Reaktion auf den Anstieg des Rücksetzsignals /RST auf die Zwischenspannung Vm (oder auf die Massespannung Vss) eingestellt. Im Ergebnis werden aus jeder Programmeinheit Programmdaten gelesen, wodurch jede Programmeinheit gemäß den Programmdaten (dem Fehleradressenbit) die Programmsignale φa, φb ausgibt. Während einer vorgeschriebenen Zeitdauer (d. h. einer Zeitdauer zwischen t3 und t4) wird das Zwischenspeichersignal LS auf den H-Pegel aktiviert. Diese vorgeschriebene Zeitdauer wird gemäß dem Zeitpunkt bestimmt, zu dem die Einstellung der Programmsignale φa, φb abgeschlossen ist. Im Ergebnis werden die aus jeder Programmeinheit gelesenen Programmsignale φa, φb in den Zwischenspeicherschaltungen LTa, LTb gehalten, bis der Strom ausgeschaltet wird.
Nachdem die Programmsignale φa, φb gelesen und in den Zwischenspeicherschaltungen LTa, LTb zwischengespeichert worden sind, wird die Steuerspannung Vcn zum Zeitpunkt t5 oder später auf die Stromversorgungsspannung Vcc1 eingestellt. Anschließend wird anhand der Daten in den Zwischenspeicherschaltungen LTa, LTb in jedem Datenlesezyklus oder in jedem Datenschreibzyklus des Normalbetriebs unter Verwendung der Fehleradressen die Redundanzbestimmung durchgeführt.
In der obigen Konstruktion wird lediglich in einer kurzen Zeitdauer in der Startsequenz, die durch das Einschalten ausgelöst wird, ein Strom über die Programmzellen geleitet. Dementsprechend kann die Betriebszuverlässigkeit der Programmzellen auch dann verbessert werden, wenn die Informationen (wie etwa die Fehleradressen) programmiert sind, auf die in jedem Zyklus im Normalbetrieb Bezug genommen werden muß.

Zweite Ausführungsform

Fig. 17 zeigt die Schaltungskonstruktion im Zusammenhang mit der Eingabe/Ausgabe von Programmdaten gemäß der zweiten Ausführungsform der Erfindung.
Wie in Fig. 17 gezeigt ist, ist in der zweiten Ausführungsform außerdem ein Überwachungsanschluß 4b vorgesehen. Der Überwachungsanschluß 4b ist vorgesehen, um das Ergebnis der Redundanzbestimmung, das in der Redundanzsteuerschaltung 105 anhand der in der Programmschaltung 100 programmierten Fehleradressen erhalten wird, von außen zu überwachen.
Eine Auswahlschaltung 109 empfängt gemäß einem an den Signalanschluß 4c angelegten Testauswahlsignal TSL die Ersatzfreigabesignale SE1 bis SEk von der Redundanzsteuerschaltung 105 und gibt wahlweise eines der Ersatzfreigabesignale SE1 bis SEk an den Überwachungsanschluß 4b aus. Unter Verwendung dieser beiden zusätzlichen Anschlüsse kann das Ergebnis der Redundanzbestimmung der Redundanzsteuerschaltung 105 von außen überwacht werden.
Beispielsweise wird im Betriebstest ein Adressensignal ADD angelegt, das einer in der Programmschaltung 100 programmierten Fehleradresse entspricht, woraufhin die Ersatzfreigabesignale SE1 bis SEk überwacht werden. Im Ergebnis kann effizient bestätigt werden, ob die Fehleradresse richtig in der Programmschaltung 100 gespeichert wird.
Alternativ kann die Auswahlschaltung 109 durch k Überwachungsanschlüsse ersetzt werden, so daß die Ersatzfreigabesignale SE1 bis SEk parallel von außen überwacht werden können.

Dritte Ausführungsform

In der dritten Ausführungsform wird die Konstruktion zum effizienten Zuführen eines Programmstroms beschrieben.
Fig. 18 ist ein Stromlaufplan eines ersten Beispiels der Konstruktion zum Zuführen eines Programmstroms gemäß der dritten Ausführungsform.
Wie in Fig. 18 gezeigt ist, enthält eine Datenschreibschaltung 51W zum Zuführen eines Datenschreibstroms ±Iw einer normalen Speicherzelle eine Stromversorgungsschaltung 80 zum Zuführen eines vorgeschriebenen Stroms Iw(Ref) und die P-Kanal-MOS-Transistoren 81, 82. Die P-Kanal-MOS-Transistoren 81, 82 bilden einen Stromspiegel. Ein einem internen Knoten Nw0 zugeführter Strom wird gemäß dem vorgeschriebenen Strom Iw(Ref) eingestellt.
Ferner enthält die Datenschreibschaltung 51 W die Inverter 84, 85, 86, die mit einem über den internen Knoten Nw0 empfangenen Betriebsstrom arbeiten. Die Inverter 84, 85, 86 arbeiten mit der Stromversorgungsspannung Vcc2 und mit der Massespannung Vss.
Der Inverter 84 invertiert den Spannungspegel der Schreibdaten DIN zur Ausgabe an den Datenbus DB. Der Inverter 85 invertiert den Spannungspegel der Schreibdaten DIN zur Ausgabe an einen Eingangsknoten des Inverters 86. Der Inverter 86 invertiert das Ausgangssignal des Inverters 85 zur Ausgabe an den Datenbus /DB. Dementsprechend stellt die Datenschreibschaltung 51W gemäß dem Spannungspegel der Schreibdaten DIN entweder die Spannung auf dem Datenbus DB auf die Stromversorgungsspannung Vcc2 und die Spannung auf dem Datenbus /DB auf die Massespannung Vss ein oder umgekehrt.
In dem ersten Beispiel der dritten Ausführungsform unterscheidet sich die Konstruktion, die den Programmbitleitungen PBL1, PBL2 den Programmstroms ±Iw(P) zuführt, von der aus Fig. 12 dadurch, daß zwischen den internen Knoten Nw0 der Datenschreibschaltung 51 W und ein Ende der Programmbitleitungen PBL1, PBL2 jeweils die Spannungseinstelltransistoren 154, 157 geschaltet sind.
Wenn die Programmzellen PRC mit der gleichen Form und mit der gleichen Magnetisierungscharakteristik wie die Tunnel-Magnetwiderstandselemente der normalen Speicherzellen und der Ersatzspeicherzellen konstruiert sind, kann die Stärke des Programmstroms ±Iw(P) auf den gleichen Wert wie die des Datenschreibstroms ±Iw für die normalen Speicherzellen eingestellt werden. Dementsprechend kann unter Verwendung der Stromversorgungsschaltung 80 des Datenschreibstroms 51 W ein optimaler Programmstrom zugeführt werden, ohne die Schaltungsfläche zu erhöhen.
In der Konstruktion aus Fig. 18 sind die Steuergatter 160, 162 und die Spannungseinstelltransistoren 164, 165, 167, 168 in Fig. 12 durch einen Transistorschalter 175 ersetzt. An das Gate des Transistorschalter 175 wird ein Programmsignal PRG angelegt. Da die Konstruktion aus Fig. 18 ansonsten die gleiche wie in Fig. 12 ist, wird ihre ausführliche Beschreibung nicht wiederholt.
Wie zuvor beschrieben wurde, wird an die Programmbitleitungen PBL1, PBL2 in der Programmdaten-Schreiboperation unabhängig vom Pegel der Programmdaten PDj ein Strom in entgegengesetzten Richtungen angelegt.
Dementsprechend kann, wenn die einen Enden der Progratnmbitleitungen PBL1, PBL2 gemäß dem Pegel der Programmdaten PDj mit der Stromversorgungsspannung Vcc oder mit der Massespannung Vss gekoppelt sind, dadurch, daß lediglich die anderen Enden der Programmbitleitungen PBL1, PBL2 durch den Transistorschalter 175 elektrisch miteinander verbunden werden, der gleiche Programmstrom wie in Fig. 12 beschrieben angelegt werden. Dadurch kann die Fläche der Programmschaltung verringert werden.
Es wird angemerkt, daß auch in der Konstruktion aus Fig. 12 die Steuergatter 160, 162 und die Spannungseinstelltransistoren 164, 165, 167, 168 durch den Transistorschalter 175 ersetzt werden können.
Fig. 19 ist ein Stromlaufplan eines zweiten Beispiels der Konstruktion zum Zuführen eines Programmstroms gemäß der dritten Ausführungsform.
Wie in Fig. 19 gezeigt ist, enthält der Wortleitungstreiber 30 einen Schreibwortleitungs-Ansteuerabschnitt 30W zum Steuern der Aktivierung der Schreibwortleitung WWL. Der Schreibwortleitungs-Ansteuerabschnitt 30 W enthält eine Stromversorgungsschaltung 90 zum Zuführen eines vorgeschriebenen Stroms Ip(Ref), der einen Datenschreibstrom Ip der normalen Speicherzellen definiert, und die P-Kanal-MOS-Transistoren 91, 92. Die P-Kanal-MOS-Transistoren 91, 92 bilden einen Stromspiegel. Ein einem internen Knoten Nw1 zugeführter Strom wird gemäß dem vorgeschriebenen Strom Ip(Ref) eingestellt.
Ferner enthält der Schreibwortleitungs-Ansteuerabschnitt 30W die entsprechend den Schreibwortleitungen WWL1 bis WWLn vorgesehenen Ansteuereinheiten WD1 bis WDn. Jede Ansteuereinheit WDl bis WDn ist ein Inverter, der mit einem über den internen Knoten Nw1 empfangenen Betriebsstrom arbeitet. Jede Ansteuereinheit WD1 bis WDn arbeitet mit der Stromversorgungsspännung Vcc2 und mit der Massespannung Vss.
Der Zeilendecodierer 20 aktiviert gemäß der Zeilenadresse RA eines der Zeilendecodierungssignale RDC1 bis RDCn, das der ausgewählten Zeile entspricht, auf den L-Pegel. Als Reaktion darauf aktiviert eine der Ansteuerschaltungen WD1 bis WDn, die der ausgewählten Zeile entspricht, eine entsprechende Schreibwortleitung WWL auf den ausgewählten Zustand (H-Pegel: Stromversorgungsspannung Vcc2).
Die Konstruktion, die in dem zweiten Beispiel der dritten Ausführungsform den Programmbitleitungen PBL1, PBL2 einen Programmstrom Ip(P) zuführt, unterscheidet sich von der aus Fig. 12 dadurch, daß zwischen den internen Knoten Nw1 des Schreibwortleitungs-Ansteuerabschnitts 30W und die Programmwortleitung PWL der Auswahltransistor 170 geschaltet ist. Da die Konstruktion ansonsten die gleiche wie in Fig. 12 ist, wird ihre ausführliche Beschreibung nicht wiederholt.
Wie in der Konstruktion aus Fig. 18 sind die Programmbitleitungen PBL1, PBL2, die Steuergatter 160, 162 und die Spannungseinstelltransistoren 164, 165, 167, 168 in Fig. 12 durch einen Transistorschalter 175 ersetzt.
Wenn die Programmzellen PRC mit der gleichen Form und mit der gleichen Magnetisierungscharakteristik wie die Tunnel-Magnetwiderstandselemente TMR der normalen Speicherzellen und der Ersatzspeicherzellen entworfen sind, kann die Stärke des Programmstroms ±Ip(P) auf den gleichen Wert wie die des Datenschreibstroms Ip für die normalen Speicherzellen eingestellt werden. Dementsprechend kann unter Verwendung der Stromversorgungsschaltung 90 des Schreibwortleitungs-Ansteuerabschnitts 30 W ein optimaler Programmstrom zugeführt werden, ohne die Schaltungsfläche zu erhöhen.

Vierte Ausführungsform

In der vierten Ausführungsform wird die Konstruktion zum effizienten Anordnen mehrerer Programmzellen beschrieben.
Fig. 20 ist ein Stromlaufplan der Anordnung der Programmzellen gemäß der vierten Ausführungsform.
Fig. 20 zeigt lediglich einige von mehreren Programmzellen in der Programmschaltung 100. Genauer zeigt Fig. 20 die Anordnung der Programmzellen, die den Programmeinheiten PU0 bis PUh entsprechen, die jeweils ein entsprechendes Bit der gleichen Fehleradresse speichern.
Die Programmzellen PRC1, PRC2 sind in jeder Programmeinheit PU0 bis PUh jeweils an ein Paar von Programmbitleitungen PBL1, PBL2 angeschlossen.
Entsprechend den Programmeinheiten PU0 bis PUh sind die Programmwortleitungen PWL0 bis PWLh vorgesehen. Die Programmzellen der gleichen Programmeinheit entsprechen der gleichen Programmwortleitung PWL.
Zwischen der Stromversorgungsspannung Vcc2 und den Programmwortleitungen PWL0 bis PWLh sind jeweils die Auswahltransistoren 170-0 bis 170-h vorgesehen. An die Gates der Auswahltransistoren 170-0 bis 170-h werden jeweils die den Programmeinheiten PU1 bis PUh entsprechenden Programmsignale /PRGO bis PRGh angelegt. Wenn eine entsprechende Programmeinheit PU für die Programmdaten-Schreiboperation ausgewählt wird, wird das Programmsignal /PRG0 bis PRGh auf den L-Pegel aktiviert. Dementsprechend wird in der für die Programmdaten-Schreiboperation ausgewählten Programmeinheit jeder Programmzelle PRC1, PRC2 ein Programmstrom Ip(P) zugeführt.
Die Konstruktion, die dem Paar der Programmbitleitungen PBL1, PBL2 einen Programmstrom ±Iw(P) zuführt, unterscheidet sich von der aus den Fig. 18, 19 dadurch, daß der Transistorschalter 175 durch eine Verbindung 176 ersetzt ist, die z. B. aus einer Metallverdrahtung ausgebildet ist. Auch wenn der Transistorschalter 175 wie in dieser Konstruktion weggelassen ist und die Programmbitleitungen PBL1, PBL2 immer an den anderen Enden elektrisch miteinander verbunden sind, können die Zufuhr des Programmstroms ±Iw(P) in der Programmdaten-Schreiboperation und das Einstellen der Spannungen der Programmbitleitungen PBL1, PBL2 in einer von der Programmdaten-Schreiboperation verschiedenen Operation auf die gleiche Weise wie in den Fig. 12, 18, 19 durchgeführt werden. Auch in den Konstruktionen der Fig. 12, 18, 19 können die Programmbitleitungen PBL1, PBL2 an den anderen Enden unter Verwendung der Verbindung 176 anstelle des Transistors elektrisch miteinander verbunden werden.
Mit der obigen Konstruktion können die Programmzellen effizient in einer Matrix angeordnet werden und kann weiter für jede Programmeinheit die Programmdaten-Schreiboperation gemäß den Programmdaten PDj durchgeführt wird.

Fünfte Ausführungsform

Die Programmeinheiten der ersten bis vierten Ausführungsform zum Speichern von Programmdaten zur Verwendung bei der Redundanzprogrammierung müssen eine ausreichend höhere Betriebszuverlässigkeit als die Speicherzellen für die normale Datenspeicherung besitzen. In der fünften Ausführungsform wird die Konstruktion der Programmeinheit mit hoher Betriebszuverlässigkeit beschrieben.
Wie in Fig. 21 gezeigt ist, enthält eine Programmzelle PRC1 in einer Programmeinheit PU# der fünften Ausführungsform mehrere zwischen dem N-Kanal-MOS-Transistor 113 und der Massespannung Vss in Serie geschaltete Magnetwiderstandselemente. Diese Magnetwiderstandselemente sind die gleichen wie die Tunnel-Magnetwiderstandselemente TMR. Ähnlich enthält eine Programmzelle PRC2 in der Programmeinheit PU# mehrere zwischen dem N-Kanal-MOS-Transistor 123 und der Massespannung Vss in Serie geschaltete Magnetwiderstandselemente.
In dem Beispiel aus Fig. 21 enthält jede Programmzelle PRC zwei Magnetwiderstandselemente. Genauer enthält die Programmzelle PRC1 die in Serie geschalteten Magnetwiderstandselemente PRCla, PRClb, während die Programmzelle PRC2 die in Serie geschalteten Magnetwiderstandselemente PRC2a, PRC2b enthält. Die Magnetwiderstandselemente PRC1a, PRC1b, PRC2a, PRC2b besitzen die gleiche Konstruktion wie die Programmzellen PRC1, PRC2 in Fig. 7.
In der fünften Ausführungsform sind die jeweiligen elektrischen Widerstände der Programmzellen PRC1, PRC2 entweder auf (2 × Rmin) oder auf (2 × Rmax) eingestellt. Somit sind die Referenzwiderstände 115, 125 durch die Referenzwiderstände 116, 126 ersetzt. Jedes Referenzregister 116, 126 besitzen einen elektrischen Widerstand (2 × Rmin + ΔR). Ansonsten ist die Konstruktion der Programmeinheit PU# die gleiche wie die der Programmeinheit PU0 in Fig. 7, so daß ihre ausführliche Beschreibung nicht wiederholt wird.
Die obige Konstruktion unterdrückt die Stärke des Stroms, der in der Programmdaten-Leseoperation über jedes Magnetwiderstandselement in der Programmzelle geleitet wird und ermöglicht somit eine Verbesserung der Betriebszuverlässigkeit der Programmzellen.
Fig. 22 ist ein Stromlaufplan zur Erläuterung der Zufuhr eines Programmstroms zu den Programmzellen gemäß der fünften Ausführungsform.
Wie in Fig. 22 gezeigt ist, ist am Schnittpunkt der Programmwortleitung PWL1 und der Programmbitleitung PBL1 das Magnetwiderstandselement PRCla der Programmzelle PRC1 vorgesehen. Am Schnittpunkt der Programmwortleitung PWL2 und der Programmbitleitung PBL1 ist das Magnetwiderstandselement PRClb vorgesehen.
Ähnlich ist am Schnittpunkt der Programmwortleitung PWL1 und der Programmbitleitung PBL2 das Magnetwiderstandselement PRC2a der Programmzelle PRC2 vorgesehen. Am Schnittpunkt der Programmwortleitung PWL2 und der Programmbitleitung PBL2 ist das Magnetwiderstandselement PRC2b vorgesehen.
Um gemäß den Programmdaten PDj einem Paar von Programmbitleitungen PBL1, PBL2 einen Programmstrom ±Iw(P) zuzuführen, wird die gleiche Konstruktion verwendet, wie sie in den Fig. 18 und 19 beschrieben wurde. Es wird angemerkt, daß der in Fig. 20 gezeigte Transistorschalter 175 durch eine aus einer Metallverdrahtung oder dergleichen ausgebildete Verbindung 176 ersetzt werden kann.
Die Programmwörtleitungen PWL1, PWL2, die der gleichen Programmeinheit entsprechen, sind paarweise vorgesehen. Jedes Paar von Programmwortleitungen PWL1, PWL2 ist an den einen Enden durch eine Verbindung 177 elektrisch miteinander gekoppelt. Die Verbindung 177 ist aus einer Metallverdrahtung oder dergleichen ausgebildet. Das andere Ende der Programmwortleitung PWL1 ist über den Auswahltransistor 170 an die Stromversorgungsspannung Vcc2 angeschlossen. Das andere Ende der anderen Programmwortleitung PWL2 ist an die Massespannung Vss angeschlossen. Als Reaktion auf die Aktivierung eines an den Auswahltransistor 170 angelegten Programmsignals /PRG wird den Programmwortleitungen PWL1, PWL2 ein Programmstrom Ip(P) mit einer festen Richtung als hin- und herlaufender Strom zugeführt. Im Ergebnis kann an jedes Magnetwiderstandselement ein Programmagnetfeld in Richtung der schweren Achse angelegt werden.
Außerdem wird an die Programmbitleitungen PBL1, PBL2 gemäß den Programmdaten PDj ein Programmstrom ±Iw(P) angelegt, der ein Programmagnetfeld in Richtung der leichten Achse erzeugt. Mit diesem Programmagnetfeld können die Magnetwiderstandselemente der gleichen Programmzelle in der gleichen Richtung magnetisiert werden, während die Magnetwiderstandselemente verschiedener Programmzellen in verschiedenen Richtungen magnetisiert werden können. Im Ergebnis kann die Programmdaten- Schreiboperation auch für die Programmzellen mit hoher Betriebszuverlässigkeit gemäß der fünften Ausführungsform auf die gleiche Weise durchgeführt werden.

Sechste Ausführungsform

In der sechsten Ausführungsform wird ein weiteres Beispiel der Konstruktion einer Programmeinheit mit einem hohen Betriebsgrenzwert und mit einer hohen Betriebszuverlässigkeit beschrieben.
Wie in Fig. 23 gezeigt ist, unterscheidet sich die Programmeinheit der sechsten Ausführungsform von der der ersten Ausführungsform in Fig. 7 dadurch, daß die Referenzwiderstände 115, 125 durch die Programmzellen PRC1# PRC2# ersetzt sind. Wie die Programmzellen PRC1, PRC2 besitzt jede Programmzelle PRC1#, PRC2# die gleiche Form und Konstruktion wie jene des Tunnel-Magnetwiderstandselements TMR der Speicherzelle MC. Die Programmzelle PRC1# ist zwischen den Transistor 114 in dem Stromleseverstärker 110 und die Massespannung Vss geschaltet. Ähnlich ist die Programmzelle PRC2# zwischen den Transistor 124 im Stromleseverstärker 120 und die Massespannung Vss geschaltet.
Das Logikgatter 130 (das EX-ODER-Gatter) in Fig. 7 ist weggelassen. Die Spannungspegel an den Knoten N1, N2 entsprechen jeweils den Programmsignalen φa, φb. Mit anderen Worten, die Programmeinheit PU enthält ein Programmregister 300a zum Speichern eines Einbit-Signals, das dem Programmsignal φa entspricht, und ein Programmregister 300b zum Speichern eines Einbit-Signals, das dem Programmsignal φb entspricht.
In der Programmdaten-Leseoperation wird die Steuerspannung Vcn auf eine Zwischenspannung Vm (Vss < Vm < Vcc) eingestellt. Als Reaktion darauf legt der Stromleseverstärker 110 in dem Programmregister 300a gemäß der Steuerspannung Vcn über die beiden Enden jeder Programmzelle PRC1, PRC1# eine Vorspannung an. Daraufhin erhält der Stromleseverstärker 110 die Differenz zwischen den über die Programmzellen PRC1, PRC1# geleiteten Strömen, d. h., vergleicht er die elektrischen Widerstände R1, R1# miteinander. Daraufhin erzeugt der Stromleseverstärker 110 gemäß dem Vergleichsergebnis ein Programmsignal φa. Das Programmsignal φa gibt an, ob eine entsprechende Programmeinheit im Nichtprogrammzustand oder im Programmzustand ist. Ähnlich legt der Stromleseverstärker 120 im Programmregister 300b gemäß der Steuerspannung Vcn über beide Enden jeder Programmzelle PRC2, PRC2# eine Vorspannung an. Daraufhin erhält der Stromleseverstärker 120 die Differenz zwischen den über die Programmzellen PRC2, PRC2# geleiteten Strömen, d. h. vergleicht er die elektrischen Widerstände R2, R2# miteinander. Daraufhin erzeugt der Stromleseverstärker 120 gemäß dem Vergleichsergebnis ein Programmsignal φb. Das Programmsignal φb gibt den Pegel der in einer entsprechenden Programmeinheit im Programmzustand gespeicherten Programmdaten an.
Fig. 24 zeigt die Beziehung zwischen dem elektrischen Widerstand der Programmzellen in der Programmeinheit, dem Zustand der Programmeinheit und dergleichen gemäß der sechsten Ausführungsform.
Wie in Fig. 24 gezeigt ist, sind die Programmzellen PRC1, PRC1# des Programmregisters 300a im Anfangszustand in entgegengesetzten Richtungen magnetisiert. Der elektrische Widerstand R1 der Programmzelle PRC1 ist auf Rmax eingestellt, während der elektrische Widerstand R1# der Programmzelle PRC1# auf Rmin eingestellt ist. Andererseits sind die Programmzellen PRC2, PRC2# des Programmregisters 300b in der gleichen Richtung magnetisiert. Beispielsweise sind ihre elektrischen Widerstände R2, R2# auf Rmin eingestellt.
Im Programmzustand ist jede Programmzelle PRC1, PRC1# des Programmregisters 300a in der entgegengesetzten Richtung zum Anfangszustand magnetisiert. Somit ist der elektrische Widerstand R1 auf Rmin eingestellt, während der elektrische Widerstand R1# auf Rmax eingestellt ist. Andererseits sind die Programmzellen PRC2, PRC2# des Programmregisters 300b in verschiedenen Richtungen magnetisiert, wobei komplementäre Daten in sie geschrieben sind. Mit anderen Worten, entweder die Programmzelle PRC2 oder die Programmzelle PRC2# ist in der anderen Richtung als im Anfangszustand magnetisiert. Welche der Programmzellen PRC2 oder PRC2# in einer anderen Richtung als im Anfangszustand magnetisiert wird, wird gemäß den zu schreibenden Programmdaten bestimmt.
Genauer wird in der Programmdaten-Schreiboperation gemäß den zu schreibenden Programmdaten wahlweise eine der folgenden zwei Datenschreiboperationen durchgeführt: Entweder wird die Magnetisierungsrichtung der Programmzelle PRC2 geändert und die Magnetisierungsrichtung der Programmzelle PRC2# in der gleichen Richtung wie im Anfangszustand gehalten (R2 = Rmax, R2# = Rmin: "Programmzustand 1"); oder es wird die Magnetisierungsrichtung der Programmzelle PRC2# geändert und die Magnetisierungsrichtung der Programmzelle PRC2 in der gleichen Richtung wie im Anfangszustand gehalten (R2 = Rmin, R2# = Rmax: "Programmzustand 2").
In einer Programmzelle, die nicht der Programmdaten-Schreiboperation ausgesetzt ist, d. h. in einer Programmzelle im Nichtprogrammzustand, sind die Magnetisierungsrichtungen der Programmzellen PRC1, PRC1#, PRC2, PRC2#, d. h. ihre elektrischen Widerstände, die gleichen wie im Anfangszustand.
Im folgenden wird anhand der Fig. 25A, 25B und 25C der Pegel der Programmsignale in der Programmdaten-Leseoperation und in der Programmdaten-Schreiboperation aus der und in die Programmeinheit der sechsten Ausführungsform beschrieben.
Wie in Fig. 25A gezeigt ist, ist der elektrische Widerstand R1 der Programmzelle PRC1 im Programmregister 300a im Anfangszustand höher als der elektrische Widerstand R1# der Programmzelle PRC1#. Somit wird die Spannung am Knoten N1, d. h. das Programmsignal φa, in der Programmdaten-Leseoperation auf den L-Pegel eingestellt, der den Nichtprogrammzustand angibt. Allerdings besitzen die elektrischen Widerstände R2, R2# der Programmzellen PRC2, PRC2# im Programmregister 300b den gleichen Pegel. Somit ist die Spannung am Knoten N2, d. h. das Programmsignal φb, in der Programmdaten- Leseoperation unbestimmt. Wenn ein Programmsignal φa, das diesem Programmsignal φb entspricht, auf dem L-Pegel ist und den Nichtprogrammzustand angibt, ist dieses Programmsignal φb ohne Bedeutung. Somit besitzt ein solches unbestimmtes Programmsignal φb keine nachteiligen Wirkungen.
Wie in Fig. 25B gezeigt ist, ist die Beziehung zwischen den elektrischen Widerständen R1, R1# der Programmzellen PRC1, PRC1# im Programmregister 300a in der Programmdaten-Schreib- Operation gegenüber der obenbeschriebenen umgekehrt. Somit steigt das Programmsignal φa vom L-Pegel, der den Nichtprogrammzustand angibt, auf den H-Pegel, der den Programmzustand angibt. Im Programmregister 300b wird gemäß dem zu schreibenden Programmdatenpegel die Programmdaten-Schreiboperation entweder des Programmzustands 1 oder des Programmzustands 2 durchgeführt, wobei komplementäre Daten in die Programmzellen PRC2, PRC2# geschrieben werden. Im Ergebnis wird das Programmsignal φb vom Programmregister 300b auf den L-Pegel eingestellt, wenn die Programmdaten-Schreiboperation des Programmzustands 1 (R2 = Rmax, R2# = Rmin) durchgeführt wird. Wenn die Programmdaten-Schreiboperation des Programmzustands 2 (R2 = Rmin, R2# = Rmax) durchgeführt wird, wird das Programmsignal φb vom Programmregister 300b auf den H-Pegel eingestellt.
Fig. 25C zeigt die Programmdaten-Leseoperation aus der Programmeinheit im Programmzustand. In der Programmdaten-Leseoperation wird gemäß der Steuerspannung Vcn an jede Programmzelle eine vorgeschriebene Vorspannung angelegt, wobei durch die Stromleseverstärker 110, 120 die Programmsignale φa, φb erzeugt werden. In der Programmeinheit gibt das Programmsignal φb im Programmzustand an, ob die Programmeinheit im Programmzustand 1 oder im Programmzustand 2 ist, d. h. gibt es den Pegel der darin gespeicherten Einbit-Programmdaten an. Das Programmsignal φa ist unabhängig davon, ob die Programmeinheit im Programmzustand 1 oder im Programmzustand 2 ist, d. h. unabhängig vom Pegel der darin gespeicherten Einbit- Programmdaten, auf den H-Pegel eingestellt.
Gemäß der sechsten Ausführungsform speichert jedes Programmregister 300a, 300b unter Verwendung zweier Programmzellen, d. h. einer Doppelzellenkonstruktion, ein Einbit-Programmsignal. Wie in Fig. 2 gezeigt ist, speichert jede Speicherzelle MC unter Verwendung eines einzigen Tunnel-Magnetwiderstandselements TMR, d. h. einer Einzellenkonstruktion, Einbit-Daten.
Dementsprechend besitzt jedes Programmregister in der Programmschaltung, das als Einheit zum Speichern eines Einbit- Programmsignals dient, eine höhere Zuverlässigkeit als das der Speicherzelle für die Speicherung normaler Daten. Im Ergebnis fallen die Programmeinheiten nicht aus, solange die Speicherzellen richtig arbeiten, wodurch ein stabiler Betrieb der MRAM-Vorrichtung sichergestellt ist.
In der Schaltungskonstruktion aus Fig. 23 kann die an die Stromleseverstärker 110, 120 anzulegende Steuerspannung Vcn in der Weise eingestellt werden, daß die über die beiden Enden jeder Programmzelle in der Programmdaten-Leseoperation angelegte Spannung, d. h. das an den Tunnelfilm in jeder Programmzelle angelegte elektrische Feld, kleiner wird als die über die beiden Enden des Tunnel-Magnetwiderstandselements TMR jeder Speicherzelle in der normalen Datenleseoperation angelegte (d. h. das an den Tunnelfilm angelegte Magnetfeld). Dadurch können die Programmregister eine höhere Zuverlässigkeit als die der Speicherzellen zur Speicherung normaler Daten besitzen. Es wird angemerkt, daß die Steuerspannung auch dann, wenn die sechste Ausführungsform mit einer der ersten vier Ausführungsformen kombiniert wird, auf die gleiche Weise eingestellt werden kann.
Insbesondere die Verwendung der Konstruktion der zweiten Abwandlung der ersten Ausführungsform (bei der die Programmleseoperation beim Einschalten ausgeführt und das Ergebnis der Programmleseoperation in den Zwischenspeicherschaltungen gehalten wird) verringert die Notwendigkeit einer schnellen Datenleseoperation aus den Programmeinheiten. Somit wird in einer solchen Konstruktion bevorzugt der Betriebszuverlässigkeit der Programmschaltungen höchste Priorität gegeben. Mit anderen Worten, bevorzugt wird eine über beide Enden jeder Speicherzelle angelegte Spannung (d. h. Vorspannung) verringert, um ein an den Tunnelfilm angelegtes elektrisches Feld zu verringern.
Wie in der fünften Ausführungsform aus Fig. 21 kann jede Programmzelle in Fig. 23 mehrere in Serie geschaltete Tunnel- Magnetwiderstandselemente TMR enthalten. Dadurch kann die Betriebszuverlässigkeit der Programmzellen weiter verbessert werden.
Wie in Fig. 26 gezeigt ist, kann alternativ jedes als Programmzelle in einem Programmregister vorgesehenen Tunnel-Magnetwiderstandselement eine größere Fläche als ein Tunnel- Magnetwiderstandselement TMR in der Speicherzelle MC besitzen. In diesem Fall wird ein Strom in der Programmdaten-Leseoperation in der Programmzelle durch eine größere Fläche als in dem Tunnel-Magnetwiderstandselement TMR in der Speicherzelle MC geleitet. Im Ergebnis besitzt jede Programmzelle einen niedrigeren elektrischen Widerstand als die Programmzelle MC.
Selbst wenn in der obigen Konstruktion die über die beiden Enden jeder Programmzelle angelegte Vorspannung die gleiche wie die über die beiden Enden jeder Speicherzelle angelegte Vorspannung ist, ist die Differenz des Durchgangsstroms wegen der Differenz der Magnetisierungsrichtungen (d. h. wegen der Differenz der Ablagedatenpegel) in den Programmzellen größer als in den Speicherzellen. Im Ergebnis ist ein Leseoperations-Grenzwert der Programmzellen höher als der der Speicherzellen MC, so daß die Programmregister eine höhere Zuverlässigkeit als die Speicherzellen zur Speicherung normaler Daten. besitzen können.

Siebente Ausführungsform

In der ersten bis sechsten Ausführungsform werden die Programmdaten zur Verwendung beim Redundanzersatz oder dergleichen in den Programmzellen gespeichert, die die gleiche Konstruktion wie die MTJ-Speicherzellen besitzen. In diesem Fall können die Programmdaten nichtflüchtig gespeichert und mehrmals neu geschrieben werden. In der siebenten Ausführungsform wird ein Programmierungsverfahren in der MRAM-Vorrichtung beschrieben. Es wird hier angenommen, daß die Programminformationen in solchen Programmzellen gespeichert werden.
Fig. 27 ist ein Ablaufplan eines Verfahrens zum Programmieren von Programminformationen in der MRAM-Vorrichtung gemäß der siebenten Ausführungsform.
Wie in Fig. 27 gezeigt ist, wird die MRAM-Vorrichtung nach Abschluß eines Wafer-Prozesses zur Herstellung eines Wafers (Prozeß P100) einem Wafer-Test ausgesetzt, wobei die in dem Wafer-Test erfaßten Programminformationen zur Verwendung beim Ersatz der fehlerhaften Speicherzellen in die Programmschaltung geschrieben werden (Prozeß P110). Anschließend wird die MRAM-Vorrichtung in dem Wafer-Zustand zur Beschleunigung offensichtlicher Anfangsfehler dem Burn-in-Test ausgesetzt (Prozeß 120). Nach Abschluß des Burn-in-Tests wird die MRAM- Vorrichtung verpackt (Prozeß P130).
Nach Abschluß des Verpackungsprozesses wird die verpackte MRAM-Vorrichtung nochmals dem Burn-in-Test ausgesetzt (Prozeß P140). Nach Abschluß des Burn-in-Tests wird die MRAM-Vorrichtung dem Abschlußbetriebstest ausgesetzt. In diesem Betriebstest werden die in jeder Programmeinheit gespeicherten Programmdaten, d. h. die im Prozeß P110 geschriebenen Programminformationen, von außen überwacht und überprüft (Prozeß P150).
Eine solche Programmüberwachungsfunktion kann durch die Programmschaltung 100 mit der Konstruktion der zweiten Ausführungsform in Fig. 17 realisiert werden. Genauer wird in dem Betriebstest ein Adressensignal ADD angelegt, das jeder in der Programmschaltung 100 programmierten Fehleradresse entspricht, wobei die Ersatzfreigabesignale SE1 bis SEk überwacht werden. Auf diese Weise kann effizient bestätigt werden, ob die Fehleradressen richtig in der Programmschaltung 100 gespeichert werden.
Die im Prozeß P150 erhaltenen abschließenden fehlerhaften Speicherzellen werden erneut ersetzt (Prozeß P160). Mit anderen Worten, die in der Programmschaltung 100 gespeicherten Programminformationen können in diesem Prozeß neu geschrieben werden. Die nichtflüchtigen Ablagedaten in den MTJ-Speicherzellen können durch Anlegen eines Magnetfelds beliebig neu geschrieben werden. Unter Verwendung dieser Charakteristiken der MTJ-Speicherzellen können die vor dem Verpackungsprozeß geschriebenen Programminformationen nach dem Verpackungsprozeß neu geschrieben werden. Im Ergebnis können die Programminformationen, die dem Ergebnis des nach dem Verpackungsprozeß durchgeführten Abschlußtests entsprechen, nichtflüchtig gespeichert werden.
Nach Abschluß des Prozesses P160 werden die schließlich in der Programmschaltung zu speichernden Programminformationen, d. h. die Programmsignale jedes Programmregisters, bestimmt. Um zu verhindern, daß die Ablagedaten in den Programmregistern später versehentlich neu geschrieben werden, wird der Programmzustand in wenigstens einem der Programmregister verriegelt, so daß die Ablagedaten darin unumkehrbar festgesetzt werden (Prozeß P170). Nachdem der Programmzustand verriegelt ist, wird die MRAM-Vorrichtung versandt und eingebaut (Prozeß P180).
Im folgenden wird die Konstruktion zur Realisierung der Funktion zur Verriegelung des Programmzustands im Prozeß P170 beschrieben.
Fig. 28 ist ein Stromlaufplan zur Erläuterung der Konstruktion eines Programmregisters mit einer Funktion zum Verriegeln des Programmzustands.
Wie in Fig. 28 gezeigt ist, ist das Programmregister 300 eine Einheit zum Speichern eines wie in Fig. 23 beschriebenen Einbit-Programmdatensignals. Das Programmregister 300 enthält einen Stromleseverstärker 110, eine Programmzelle PRC und einen Vergleichswiderstandsabschnitt 205. Der Vergleichswiderstandsabschnitt 205 enthält die festen Widerstände 206, 207. Der Wert des elektrischen Widerstands 206 ist gleich dem Wert Rmin des Tunnel-Magnetwiderstandselements TMR, während der Wert des Widerstands 207 gleich ΔR/2 ist. Somit ist der elektrische Widerstand Rcp des Vergleichswiderstandsabschnitts 205 durch Rcp = Rmin + ΔR/2 definiert. Die Programmzelle PRC ist aus dem gleichen Tunnel-Magnetwiderstandselement TMR wie die Speicherzelle MC ausgebildet. Die Programmzelle PRC ist zwischen einen Knoten N0 und einen Stromversorgungsknoten 200 geschaltet. Der Stromversorgungsknoten 200 legt normalerweise die Massespannung Vss an.
Solange der Programmzustand nicht verriegelt ist, wurde der Tunnelfilm des Tunnel-Magnetwiderstandselements TMR in dem Programmregister keinem Durchschlag ausgesetzt. Somit besitzt die Programmzelle PRC wie das Tunnel-Magnetwiderstandselement TMR in jeder Speicherzelle MC entweder den elektrischen Widerstand Rmax oder den elektrischen Widerstand Rmin.
Fig. 29A zeigt die Kennlinien des elektrischen Widerstands der Programmzelle PRC vor Verriegeln des Programmzustands.
Wie in Fig. 29A gezeigt ist, wird der elektrische Widerstand der Programmzelle PRC umgekehrt, wenn in Richtung der leichten Achse (EA) ein Magnetfeld angelegt wird, das größer als ein Schwellenwert zum Invertieren der Magnetisierungsrichtung der freien Magnetschicht ist. Im Ergebnis wird der elektrische Widerstand der Programmzelle PRC entweder auf Rmax oder auf Rmin eingestellt. Wie zuvor in Fig. 12 u. a. beschrieben worden ist, kann die Datenschreiboperation in die Programmzelle PRC (die Inversion von deren Magnetisierungsrichtung) durch Anlegen von Datenschreib-Magnetfeldern sowohl von der Programmwortleitung PWL als auch von der Programmbitleitung PBL an die Programmzelle PRC durchgeführt werden.
Wie wieder anhand von Fig. 28 gezeigt ist, wird hier angenommen, daß der Zustand, in dem die feste Magnetschicht und die freie Magnetschicht in der Programmzelle PRC die gleiche Magnetisierungsrichtung besitzen, als Anfangszustand definiert ist. In diesem Fall besitzt die Programmzelle PRC im Anfangszustand einen elektrischen Widerstand Rmin. Durch diese Definition des Anfangszustands erübrigt sich ein speziellen Magnetisierungsschritt zur Initialisierung der Programmzelle PRC.
Im Ergebnis ist der elektrische Widerstand der Programmzelle PRC im Anfangszustand kleiner als der elektrische Widerstand Rcp des Vergleichswiderstandabschnitts 205. Dementsprechend wird der Knoten N1 auf den H-Pegel (Stromversorgungsspannung Vcc1) eingestellt. Falls vom Knoten N1 ein L-Pegel-Signal ausgegeben werden muß, um in den Prozessen P110, P160 aus Fig. 27 die Programmdaten zu speichern, werden die Daten in die Programmzelle PRC geschrieben. Im Ergebnis ändert sich deren elektrischer Widerstand von Rmin auf Rmax. Da der elektrische Widerstand der Programmzelle PRC höher als der elektrische Widerstand Rcp des Vergleichswiderstandsabschnitts 205 wird, wird vom Knoten N1 ein L-Pegel-Signal ausgegeben.
In dem Prozeß P160 aus Fig. 27 wird wenigstens eine der mehreren Programmzellen PRC im Anfangszustand gehalten. Für eine solche Programmzelle, d. h. für eine Programmzelle, die vom Knoten N1 ein H-Pegel-Signal ausgeben sollte, wird der Programmzustand verriegelt, um zu verhindern, daß später versehentlich Daten in sie geschrieben werden. Um den Programmzustand zu verriegeln, können der Knoten N0 auf die Massespannung Vss und der Stromversorgungsknoten 200 auf eine negative Spannung -Vnn eingestellt werden. Die negative Spannung -Vnn wird so bestimmt, daß an den Tunnelfilm ein elektrisches Feld angelegt werden kann, das zum Durchschlag des Tunnelfilms führen kann. Der elektrische Widerstand der Programmzelle PRC, die dem Durchschlag des Tunnelfilms ausgesetzt wurde, ist unumkehrbar festgesetzt.
Fig. 29B zeigt die Kennlinien des elektrischen Widerstands der Programmzelle PRC nach Verriegeln des Programmzustands.
Wie in Fig. 29B gezeigt ist, ist der elektrische Widerstand der verriegelten Programmzelle PRC auf Rbl, d. h. tiefer als Rmax und Rmin, festgesetzt. Wenn die Programmzelle verriegelt und dem Durchschlag des Tunnelfilms ausgesetzt wurde, ändert sich ihr elektrischer Widerstand durch die magnetische Datenschreiboperation nicht, wobei ein am Knoten N1 erzeugtes Programmsignal auf den H-Pegel festgesetzt ist.
Fig. 30 zeigt eine in der Operation des Verriegeln des Programmzustands angelegte Spannung.
Fig. 30 ist auf die gleiche Weise wie Fig. 11B eine Querschnittsansicht der Programmzelle PRC. Der Knoten N0, ein Verbindungsknoten zwischen dem Transistor 113 und der Programmzelle PRC, entspricht einer Metallverdrahtung 260, die in einer zwischen das Source/Drain-Gebiet 212 und die Programmzelle PRC geschalteten Metallverdrahtungsschicht M1 ausgebildet ist. Der Stromversorgungsknoten 200 entspricht der Programmbitleitung PBL. Somit wird die Metallverdrahtung 260 in der Verriegelungsoperation an die Massespannung Vss angeschlossen, während die negative Spannung -Vnn der Programmbitleitung PBL von einem nicht gezeigten Generator für die negative Spannung zugeführt wird.
Auf diese Weise wird die Polarität der angelegten Spannung in der Verriegelungsoperation, d. h. in der Operation, die zum Durchschlag des Tunnelfilms der Programmzelle führt, auf die gleiche Weise wie in der normalen Programmdaten-Leseoperation eingestellt. Dies stellt sicher, daß nach der Verriegelungsoperation ein gewünschter elektrischer Widerstand erhalten wird.
Es wird angemerkt, daß der elektrische Widerstand der Programmzelle PRC in der Konstruktion aus Fig. 28 durch Durchschmelzen des Tunnelfilms auf einen kleineren Wert als Rmin und Rmax eingestellt wird. Allerdings kann der elektrische Widerstand des Vergleichswiderstandsabschnitts 205 auf einen höheren oder tieferen Wert als Rmin und Rmax festgesetzt werden. Beispielsweise kann eine solche Konstruktion wie folgt realisiert werden: Die Widerstände 206, 207 des Vergleichswiderstandsabschnitts 205 werden aus MIS-Transistoren (Metall- Isolator-Halbleiter-Transistoren) oder dergleichen ausgebildet, während der elektrische Widerstand Rcp des Vergleichswiderstandsabschnitts 205 mittels Durchschlag der Isolierfilme der MIS-Transistoren mit einer hohen Spannung unumkehrbar auf einen tieferen Wert als Rmin (d. h. Rcp < Rmin) festgesetzt wird. Alternativ können die Widerstände 206, 207 aus Metallverdrahtungen ausgebildet sein, wobei der elektrische Widerstand Rcp des Vergleichswiderstandsabschnitts 205 durch Durchschmelzen der Metallverdrahtung mit einem hohen Strom unumkehrbar auf einen höheren Wert als Rmax (d. h. Rcp > Rmax) festgesetzt werden kann. Alternativ kann mit der Programmzelle PRC eine Metallverdrahtung in Serie geschaltet sein, die mit einem hohen Strom durchgeschmolzen werden kann, so daß der elektrische Widerstand der verriegelten Programmzelle unumkehrbar auf einen höheren Wert als Rmax festgesetzt ist.
Es wird angemerkt, daß die in den Konstruktionen der ersten sieben Ausführungsformen als Programminformationen in der Programmschaltung 100 Fehleradressen zur Angabe fehlerhafter Speicherzellen gespeichert sind. Allerdings ist die Erfindung darauf nicht beschränkt.
Beispielsweise können die vorgeschriebenen Ströme Iw(Ref) und Ip(Ref) in den Fig. 18, 19, die die Höhe des Datenschreibstroms und der internen Stromversorgungsspannungen definieren, gemäß den in der Programmschaltung 100 gespeicherten Programminformationen abgestimmt werden. Auf diese Weise können die Betriebsbedingungen der internen Schaltungsanordnung der MRAM-Vorrichtung, die Betriebsart der MRAM-Vorrichtung und dergleichen als Programminformationen in der Programmschaltung der Erfindung gespeichert werden.
Obgleich die Erfindung ausführlich beschrieben und gezeigt wurde, dient dies selbstverständlich lediglich zur Erläuterung und als Beispiel und soll nicht als Beschränkung verstanden werden, wobei der Erfindungsgedanke und der Umfang der Erfindung lediglich durch die beigefügten Ansprüche beschränkt sind.

Claims

1. Dünnfilm-Magnetspeichervorrichtung, mit:
einer Speicheranordnung (10) mit mehreren Speicherzellen (MC), die in einer Matrix angeordnet sind, zum magnetischen Speichern von Daten, wobei
jede der Speicherzellen (MC) einen Magnetablageabschnitt (TMR) enthält, der Daten speichert, wenn er in einer von zwei Richtungen magnetisiert wird; und
einer Programmschaltung (100) zum Speichern von Informationen zur Verwendung wenigstens in einer Datenleseoperation aus den mehreren Speicherzellen (MC) oder in einer Datenschreiboperation in die mehreren Speicherzellen (MC), wobei
die Programmschaltung (100) mehrere Programmeinheiten (PU) enthält, die die Programmdaten der Informationen speichern, wenn die Programmeinheit (PU) in einem Programmzustand ist,
jede der Programmeinheiten (PU) zwei Programmzellen (PRC1, PRC2) enthält, die in einer von zwei Richtungen magnetisiert sind, und
eine der beiden Programmzellen (PRC1, PRC2) in der Programmeinheit (PU) in einer anderen Richtung als in einem Nichtprogrammzustand magnetisiert ist, wenn die Programmeinheit (PU) im Programmzustand ist.

2. Dünnfilm-Magnetspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
jeder der Magnetablageabschnitte (TMR) und jede der Programmzellen (PRC1, PRC2) die gleiche Konstruktion besitzen,
die beiden Programmzellen (PRC1, PRC2) in der Programmeinheit (PU) in der gleichen Richtung magnetisiert sind, wenn die Programmeinheit (PU) im Nichtprogrammzustand ist, und
eine Magnetisierungsrichtung der Magnetablageabschnitte (TMR) in einem Anfangszustand die gleiche wie die der Programmzellen (PRC1, PRC2) im Nichtprogrammzustand ist.

3. Dünnfilm-Magnetspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
jeder der Magnetablageabschnitte (TMR) und jede der Programmzellen (PRC1, PRC2) enthalten:
eine erste Magnetschicht (FL), die in einer festen Richtung magnetisiert ist,
eine zweite Magnetschicht (VL), die je nach den Ablagedaten entweder in der gleichen Richtung wie die erste Magnetschicht (FL) oder in der entgegengesetzten Richtung zu ihr magnetisiert ist, und
zwischen der ersten und der zweiten Magnetschicht (FL, VL) ein Isolierfilm (TB) ausgebildet ist, und
die erste und die zweite Magnetschicht (FL, VL) in jeder der Programmzellen (PRC1, PRC2) im Nichtprogrammzustand und in jedem der Magnetablageabschnitte (TMR) in dem Anfangszustand in der gleichen Richtung magnetisiert ist.

4. Dünnfilm-Magnetspeichervorrichtung nach einem vorangehenden Anspruch, dadurch gekennzeichnet, daß
die Speicheranordnung (10) ferner Redundanzschaltungen (RD1 bis RDk) enthält, die jeweils entsprechend vorgeschriebenen Blöcken der mehreren Speicherzellen (MC) vorgesehen sind, um jeweils den vorgeschriebenen Block, der eine fehlerhafte Speicherzelle (MC) enthält, zu ersetzen, und
die in der Programmschaltung (100) gespeicherten Informationen eine Fehleradresse (FAD) enthalten, die den vorgeschriebenen Block angibt, der die fehlerhafte Speicherzelle (MC) enthält, und
die Dünnfilm-Magnetspeichervorrichtung ferner eine Redundanzsteuerschaltung (105) zum Steuern des Zugriffs auf die Redundanzschaltungen (RD1 bis RDk) anhand eines Vergleichsergebnisses zwischen einem Adressensignal (CA) zur Auswahl der vorgeschriebenen Blöcke und der in der Programmschaltung (100) gespeicherten Fehleradresse (FAD) umfaßt.

5. Dünnfilm-Magnetspeichervorrichtung nach einem vorangehenden Anspruch, dadurch gekennzeichnet, daß
jede der Programmzellen (PRC1, PRC2) jeweils entsprechend den beiden Magnetisierungsrichtungen einen ersten und einen zweiten elektrischen Widerstand (Rmax, Rmin) besitzt,
jede der Programmeinheiten (PU) ferner Stromabtastschaltungen (110, 120) enthält, die jeweils entsprechend den Programmzellen (PRC1, PRC2) vorgesehen sind,
jede der Stromabtastschaltungen (110, 120) in der Programmdaten-Leseoperation aus den Programmzellen (PRC1, PRC2) gemäß einem durch die Vorspannung über die entsprechende Programmzelle (PRC1, PRC2) fließenden Strom eine Vorspannung an die entsprechende Programmzelle (PRC1, PRC2) anlegt und ein binäres Spannungssignal ausgibt,
jede der Programmeinheiten (PU) ferner ein Logikgatter (130) zur Ausgabe eines ersten Programmsignals (φa) enthält, wobei das erste Programmsignal gemäß einem Pegel des von den Stromabtastschaltungen (110, 120) ausgegebenen binären Spannungssignals angibt, ob die Programmeinheit (PU) im Programmzustand oder im Nichtprogrammzustand ist, und
jede der Programmeinheiten (PU) eines der binären Spannungssignale, die jeweils von den Stromabtastschaltungen (110, 120) ausgegeben werden, als zweites Programmsignal (φb) ausgibt, das einen Pegel der Programmdaten angibt.

6. Dünnfilm-Magnetspeichervorrichtung nach einem vorangehenden Anspruch, dadurch gekennzeichnet, daß eine in einer Programmdaten-Leseoperation von den Programmzellen (PRC1, PRC2) an jede der Programmzellen (PRC1, PRC2) angelegte Vorspannung tiefer als eine in der normalen Datenleseoperation an jede der Magnetablageabschnitte (TMR) angelegte Spannung ist.

7. Dünnfilm-Magnetspeichervorrichtung nach einem vorangehenden Anspruch, dadurch gekennzeichnet, daß
die Programmzellen (PRC1, PRC2) in der Programmeinheit (PU) in der gleichen Richtung magnetisiert sind, wenn die Programmeinheit (PU) im Nichtprogrammzustand ist,
jede Programmzelle (PRC1, PRC2) durch ein erstes Programmagnetfeld in Richtung einer schweren Achse (HA) und durch ein zweites Programmagnetfeld in Richtung einer leichten Achse (EA) magnetisiert ist,
die Programmschaltung (100) ferner enthält:
eine Programmauswahlleitung (PWL), die von den beiden Programmzellen (PRC1, PRC2) einer gleichen Programmeinheit (PU) gemeinsam genutzt wird, um einen ersten Programmstrom zum Erzeugen des ersten Programmagnetfelds zu empfangen, und
eine erste und eine zweite Programmdatenleitung (PBL1, PBL2), die jeweils entsprechend den beiden Programmzellen (PRC1, PRC2) vorgesehen sind, um einen zweiten Programmstrom zum Erzeugen des zweiten Programmagnetfelds zu empfangen, und
der zweite Programmstrom an die erste und an die zweite Programmdatenleitung (PBL1, PBL2) in entgegengesetzter Richtung angelegt wird.

8. Dünnfilm-Magnetspeichervorrichtung, mit:
einer Speicheranordnung (10) mit mehreren Speicherzellen (MC) zum magnetischen Speichern von Daten, wobei
jede der Speicherzellen (MC) einen Magnetablageabschnitt (TMR) enthält, der Daten speichert, wenn er in einer von zwei Richtungen magnetisiert wird, und
einer Programmschaltung (100) zum Speichern von Informationen zur Verwendung beim Betrieb der Dünnfilm-Magnetspeichervorrichtung, wobei die Programmschaltung (100) enthält:
ein Programmelement (PRC1, PRC2) zum magnetischen Speichern von Programmdaten der Informationen,
eine Abtastschaltung (110, 120) zum Lesen der Programmdaten aus dem Programmelement (PRC1, PRC2) als Reaktion auf das Einschalten der Dünnfilm-Magnetspeichervorrichtung, und
eine Datenzwischenspeicherschaltung (LTa, LTb) zum Halten der durch die Abtastschaltung (110, 120) gelesenen Programmdaten bis zum Ausschalten der Dünnfilm-Magnetspeichervorrichtung.

9. Dünnfilm-Magnetspeichervorrichtung, mit:
einer Speicheranordnung (10) mit mehreren Speicherzellen (MC) jeweils zum magnetischen Speichern von Einbit-Daten, wobei
jede der Speicherzellen (MC) ein Magnetwiderstandselement (TMR) enthält, dessen elektrischer Widerstand sich ändert, wenn das Magnetwiderstandselement (TMR) in einer den Daten entsprechenden Richtung magnetisiert wird, und
mehreren Programmregistern (300a, 300b), die jeweils ein Einbit-Programmsignal zur Verwendung bei der Programmierung von Informationen speichern, die beim Betrieb der Dünnfilm- Magnetspeichervorrichtung verwendet werden, wobei jedes Programmregister (300a, 300b) enthält:
mehrere Programmelemente (PRC1, PRC1#, PRC2, PRC2#), deren elektrischer Widerstand sich gemäß ihrer Magnetisierungsrichtung ändert, und
eine Abtastschaltung (110, 120) zum Lesen eines entsprechenden Einbit-Programmsignals, das einer Differenz des elektrischen Widerstands zwischen den mehreren Programmelementen (PRC1, PRC1#, PRC2, PRC2#) entspricht, und
die Anzahl der in jedem Programmregister (300a, 300b) enthaltenen Programmelemente (PRC1, PRC1#, PRC2, PRC2#) größer als die der in jeder der Speicherzellen (MC) zum Speichern von Einbit-Daten verwendeten Magnetwiderstandselemente (TMR) ist.

10. Dünnfilm-Magnetspeichervorrichtung, mit:
einer Speicheranordnung (10) mit mehreren Speicherzellen (MC) zum magnetischen Speichern von Daten, wobei
jede der Speicherzellen (MC) ein Magnetwiderstandselement (TMR) enthält, das, wenn es in einer den Daten entsprechenden Richtung magnetisiert ist, entweder einen ersten elektrischen Widerstand (Rmin) oder einen zweiten elektrischen Widerstand (Rmax), der höher als der erste elektrische Widerstand (Rmin) ist, besitzt, und
mehreren Programmregistern (300a, 300b), die jeweils ein Einbit-Programmsignal zur Verwendung bei der Programmierung von Informationen speichern, die beim Betrieb der Dünnfilm- Magnetspeichervorrichtung verwendet werden, wobei
jedes der Programmregister (300a, 300b) mehrere Programmelemente (PRC1, PRC1#, PRC2, PRC2#) enthält, deren elektrischer Widerstand sich jeweils gemäß ihrer Magnetisierungsrichtung ändert,
jedes der Programmelemente (PRC1, PRC1#, PRC2, PRC2#) gemäß dem darin gespeicherten Einbit-Programmsignal entweder einen dritten elektrischen Widerstand, der niedriger als der erste elektrische Widerstand (Rmin) ist, oder einen vierten elektrischen Widerstand, der höher als der dritte elektrische Widerstand ist, besitzt, und
ein Verhältnis zwischen dem ersten und dem zweiten elektrischen Widerstand (Rmin, Rmax) gleich dem zwischen dem dritten und dem vierten elektrischen Widerstand ist.

11. Dünnfilm-Magnetspeichervorrichtung, mit:
einer Speicheranordnung (10) mit mehreren Speicherzellen (MC) zum magnetischen Speichern von Daten, wobei
jede der Speicherzellen (MC) einen Magnetablageabschnitt (TMR) enthält, der Daten speichert, wenn er in einer von zwei Richtungen magnetisiert wird, und
mehreren Programmregistern (300), die jeweils ein Einbit- Programmsignal zur Verwendung bei der Programmierung von Informationen speichern, die beim Betrieb der Dünnfilm-Magnetspeichervorrichtung verwendet werden, wobei
jedes der Programmregister wenigstens ein Programmelement (PRC) enthält, dessen elektrischer Widerstand sich gemäß seiner Magnetisierungsrichtung ändert, und
der elektrische Widerstand des Programmelements (PRC) durch eine physikalische Durchschlagoperation festgesetzt werden kann.

12. Dünnfilm-Magnetspeichervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß
jedes der Programmregister (300) entweder einen ersten oder einen zweiten elektrischen Widerstand (Rmin, Rmax) besitzt, wenn es in einer Richtung, die einem entsprechenden in dem Programmregister (300) gespeicherten Einbit-Programmsignal entspricht, magnetisiert wird, und
der elektrische Widerstand jedes der Programmregister (300) nach der Durchschlagoperation auf einen dritten elektrischen Widerstand (Rbl) festgesetzt ist, der in einem Bereich liegt, der von dem zwischen dem ersten und dem zweiten elektrischen Widerstand (Rmin, Rmax) verschieden ist.

13. Dünnfilm-Magnetspeichervorrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß
jedes Programmelement (PRC) enthält
eine erste Magnetschicht (FL), die in einer festen Richtung magnetisiert ist,
eine zweite Magnetschicht (VL), die gemäß den zu speichernden Daten bzw. dem zu speichernden Programmsignal entweder in der gleichen Richtung wie die erste Magnetschicht (FL) oder in der entgegengesetzten Richtung zu ihr magnetisiert wird, und
zwischen der ersten und der zweiten Magnetschicht (FL, VL) ein Isolierfilm (TB) ausgebildet ist, der einem Durchschlag durch die Durchschlagoperation ausgesetzt wird.

14. Dünnfilm-Magnetspeichervorrichtung, mit:
einer Speicheranordnung (10) mit mehreren Speicherzellen (MC), die in einer Matrix angeordnet sind, zum magnetischen Speichern von Daten, wobei
jede der Speicherzellen (MC) einen Magnetablageabschnitt (TMR) enthält, der Daten speichert, wenn er in einer von zwei Richtungen magnetisiert wird, und
mehreren Programmregistern (300), die jeweils ein Einbit- Programmsignal zur Verwendung bei der Programmierung von Informationen speichern, die beim Betrieb der Dünnfilm-Magnetspeichervorrichtung verwendet werden, wobei jedes der Programmregister (300) enthält:
Programmelemente (PRC), die gemäß ihrer Magnetisierungsrichtung jeweils entweder einen ersten oder einen zweiten elektrischen Widerstand (Rmin, Rmax) besitzen,
einen Vergleichswiderstandsabschnitt (205) mit einem Zwischenwert des elektrischen Widerstands (Rcp), der zwischen dem ersten und dem zweiten elektrischen Widerstand (Rmin, Rmax) liegt, und
eine Abtastschaltung (110) zum Lesen eines entsprechenden Einbit-Programmsignals anhand eines Vergleichs zwischen dem elektrischen Widerstand des Programmelements (PRC) und dem des Vergleichswiderstandsabschnitts (205), und
wahlweise entweder eine erste oder eine zweite Verriegelungsoperation durchgeführt werden kann, wobei die erste Verriegelungsoperation eine Operation ist, in der der elektrische Widerstand des Programmelements (PRC) durch eine physikalische Durchschlagoperation des Programmregisters (300) unumkehrbar auf einen dritten elektrischen Widerstand (Rbl) festgesetzt wird, der innerhalb eines Bereichs liegt, der von dem zwischen dem ersten und dem zweiten elektrischen Widerstand (Rmin, Rmax) verschieden ist, während die zweite Verriegelungsoperation eine Operation ist, in der der elektrische Widerstand des Vergleichswiderstandsabschnitts (205) durch eine physikalische Durchschlagoperation des Vergleichswiderstandsabschnitts (205) unumkehrbar auf einen vierten elektrischen Widerstand festgesetzt wird, der innerhalb eines Bereichs liegt, der von dem zwischen dem ersten und dem zweiten elektrischen Widerstand (Rmin, Rmax) verschieden ist.

15. Verfahren zum Programmieren von Informationen in einer Dünnfilm-Magnetspeichervorrichtung, die mehrere Speicherzellen (MC) zum magnetischen Speichern von Daten enthält, umfassend:
einen ersten Programmschritt (P110) zum Speichern von Informationen zur Verwendung beim Betrieb für eine Programmschaltung (100), wobei der erste Programmschritt zwischen einem Wafer-Herstellungsschritt (P100) und einem Verpackungsschritt (P130) durchgeführt wird; und
einen zweiten Programmschritt (P160) zum Neuschreiben der in der Programmschaltung (100) gespeicherten Informationen, wobei der zweite Programmschritt (P160) nach dem Verpackungsschritt (P130) durchgeführt wird, wobei
die Programmschaltung (100) mehrere Programmregister (300) enthält, die jeweils ein Einbit-Programmsignal zur Verwendung bei der Programmierung der Informationen sowohl in dem ersten als auch in dem zweiten Programmschritt (P110, P160) speichern können, und
jedes Programmregister wenigstens ein Programmelement (PRC) enthält, dessen elektrischer Widerstand einer Magnetisierungsrichtung entspricht.