TW578147B - Thin film magnetic memory device and information programming method - Google Patents

Description

578147 五、發明說明（1) [技術領域] 本發明係關於薄膜磁性體記憶裝置，更為特定而言，是 關於備有具磁性隨道接面（MTJ ·· Magnetic Tunnel Junction)的記憶單元的隨機存取記憶體及其資訊程式化 方法。 背景說明 作為可以低消耗電力進行非揮發性資料的記憶的記憶裝 置 ’MRAM(Magnetic Random Access Memory ··磁性隨機存 取記憶體）正受到廣泛的注目。M R A Μ裝置係為採用形成於 半導體積體電路的多個薄膜磁性體來進行非揮發性資料記 憶’且，可分別對各薄膜磁性體作隨機存取的記憶裝置。 尤其是’近年來，發表了藉由將利用磁性隨道接面的薄 膜磁性體用作為記憶單元，而使MRAM裝置的性能得到了飛 躍性進步的相關技術事項。關於備有具備磁性隧道接面的 記憶單元的MRAM裝置，已在” A 10ns Read and Write Non -Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell :用於10ns讀出 及寫入非揮發性記憶體陣列之各記憶單元中的磁性隧道接 面及FET 開關’’，ISSCC Digest of Technical Papers, TA7.2, Feb. 2000 '"Nonvolatile RAM based on Magnetic Tunnel Junction Elements :基於磁性隧道接 面元件的非揮發性隨機存取記憶體”，ISSCC Digest of Technical Papers，ΤΑ7· 3，Feb· 2 00 0、及1 256kb 3· 0V 1T1MTJ Nonvolatile Magnetoresistive RAM ： 256kb

\\A312\2d-code\92-01 \91123101.ptd 第5頁 578147 五、發明說明（2) ----— 3· OV 1T1MTJ非揮發性磁性電阻效應型隨機存取記憶體，， ISSCC Digest of Technical Papers, TA7. 6, Feb ?oo\ 等技術文獻中已有揭示。 b·2。。1 圖3 1為顯示具有磁性隧道接面部的記憶單元（以下，也 可簡稱為「MT J記憶單元」）的構成的概略圖。 參照圖3 1，MT J記憶單元備有，按照記憶資料位準其電 阻發生變化的隧道磁性電阻元件TMR ;及於資料讀出^夺形 成通過隨道磁性電阻元件TMR的讀出電流15的通路用 取元件ATR。存取元件ATR由於主要由場效型電晶體所形 成，因而，在以下之敘述中，也可稱存取元件A tr為存取 電晶體ATR。存取電晶體ATR係耦合於隧道磁性阻 TM與固定電壓（接地電壓Vss)間。 電阻7°件 對於MT J記憶單元，配置有指示資料寫入用的寫入字線 WWL ;執行資料讀出用的讀出字線RWL ;及於資料讀出及資 料寫入中傳輸對應記憶資料的資料位準的電信號用的作^ 資料線的位元線BL。

圖3 2為說明MT J記憶單元的資料讀出動作的概念圖。 參照圖32，隧道磁性電阻元件TMr具備，被固定之具有 一定磁化方向的強磁性體層（以下，也簡稱為「固定磁化 層」）F L，及沿按照外部的施加磁場的方向磁化的強磁性 體層（以下’也簡稱為「自由磁化層」）VL。固定磁化層fl 與自由磁化層V L間設有由絕緣體膜形成的隨道障壁（隱道 膜）TB。自由磁化層VL按照寫入的記憶資料的位準，沿與 固定磁化層FL相同方向或與固定磁化層FL相反的方向磁'

\\A312\2d-code\92-01\91123101.ptd 第 6 頁 578147

五、發明說明（3)

化。藉由此等固定磁化層F L、隧道障壁T B及自由磁化層V L 形成磁性隧道接面。 於資料讀出時，按照讀出字線RWL的活性化接通存取電 晶體ATR。藉此，沿位元線bl〜隧道磁性電阻元件TMR〜存 取電晶體ATR〜接地電壓Vss的電流通路，可流動讀出電流 Is 〇 隨道磁性電阻元件TMR的電阻，係按照固定磁化層及 j 自由磁化層V L的各自磁化方向的相對關係而變化。具體而 言，固定磁化層FL的磁化方向與自由磁化層VL的磁化方向 為相同（平行）的情況，與兩者的磁化方向為相反（反平行） 的情況比較，隧道磁性電阻元件TMR減小。 （ 因此’只要使自由磁化層V L按照記憶資料，沿上述2種 類的任一方向進行磁化，藉由讀出電流丨s而在隧道磁性電 阻元件TMR產生的電壓變化，係按照記憶資料位準而變 化。因此，例如，將位元線BL預充電至指定電壓後，只要 使讀出電流I s流過隧道磁性電阻元件TMR，藉由檢測位元 線BL的電壓，即可讀出MTJ記憶單元的記憶資料。 圖3 3為說明對於MT J記憶單元的資料寫入動作的概念 圖。 參照圖33 一於資料寫入時，讀出字線RWL被非活性化， 此時，存取電晶體ATR被截止。該狀態下，沿按照寫入資 料的方向磁化自由磁化層VL用的資料寫入電流，分別流入 寫入字線WWL及位元線BL。自由磁化層VL的磁化方向係;由 分別流入寫入字線WWL及位元線BL的資料寫入電流所决

578147 五、發明說明（4) 定0 圖34為說明對於MT J記憶單元之資料寫入時之資料寫入 電流與隨道磁性電阻元件的磁化方向的關係的概念圖。 參照圖34，其橫軸H(EA)顯示在隧道磁性電阻元件以内 的自由磁化層VL，施加於磁化容易軸（EA : Easy Axis)方 向的磁場。另一方面，其縱軸H(HA)顯示在自由磁化層几 作用於磁化困難軸（HA : Hard Axis)方向的磁場。磁場 H(EA)及H(HA)係分別對應於藉由分別流過位元線虬及寫入 字線WWL的電流所產生的2個磁場中各1個磁場。 ”

MTJ記憶單元中，固定磁化層FL的固定磁化方向，係沿 著自由磁化層V L的磁化容易軸，自由磁化層v l係按照記憶 資料位準（1 及” 〇，，），沿磁化容易軸方向，在與固定磁化 層FL平行（相同）或反平行（相反）方向被磁化。以下，本說 明書中，將分別對應自由磁化層VL的2種類的磁化方向的 隨道磁性電阻元件TMR的電阻，分別顯示為Rmax ARmin(但 是，需滿足Rmax >Rmin)。MTJ記憶單元與如此之自由磁化 層VL的2種磁化方向對應，可記憶1位元資料（”丨"及"〇，，）。

自由磁化層VL的磁化方向，僅在其所施加之磁場h(ea) 及H (HA )的和，到達圖中所示的星形特性線的外侧區域的 情況’才可重新改寫。也就是說，在所施加之資料寫入磁 場為相當於星形特性線的内側區域的強度的情況，自由磁 化層V L的磁化方向不變化。 如星形特性線所示，藉由將磁化困難軸方向的磁場施加 於自由磁化層VL，可使沿著磁化容易軸的磁化方向變化所

\\A312\2d-code\92-01\91123101.ptd 第8頁 578147 五、發明說明（5) 必要的磁化臨限值下降。 如圖34所示例子，於設計資料寫入時的動作點的情況， 二料寫入對象之MTJ記憶單元中，磁化容易轴方向的資料 寫^場’係設置其強度成為Η”。也就是說’ A 了獲得該 ^ j寫入磁場Hwr，設計流入位元線BL或寫入字線WWL·的資 方：二：流的A。一般而言’資料寫入磁場Hwr，係由磁化 ^向的轉換所必要的開關磁場&與邊限ΔΗ的和所表示。 也就是說，HWR = HSW+ ΔΗ。 林二改沾寫MTJ記憶單元之記憶資料，亦即隧道磁性電阻元 二Λ磁化方肖，有必要於寫入字線wwL與位元線bl的兩 方肌過扣定位準以上的資料寫入電流。藉此， 中的自由磁化層VL’按照沿著磁化容易軸(EA)電 勺貝枓寫入磁場的面向，沿與固定磁化層FL平行或相反 t反^丁）方向磁化。—旦寫人隨道磁性電阻元件tmr的磁 ：即MTJ記憶單元之記憶資料’在直至執行新的 負料寫入為止期間被非揮發性保持。 “ΪΓΓ在記憶體裝置中，是基於被非揮發性記憶於 内。P的程式化資訊’來執行資料讀出、資料寫入等的正常 動作。代表性而言’使用餘量配置的備用記憶單元來替換 補救缺陷記億單元用的冗餘構成的控制所使用的資訊，係 作為程式化資訊而被記憶。在冗餘構成中，至少有將特定 缺陷記憶單元用的不良位址作為程式化資訊予以記憶的必 要。 習知之記憶體裝置中，程式化資訊係藉由雷射輸入等的

\\A3l2\2d-code\92-01\91123101.ptd 第9頁 ^/8147 五、發明說明（6) :斷(熔斷)而取得被程式化的構成。然而，在 的特別媸5¾ lil由於必須要有雷射熔斷專用的切割裝置等 別機…而，其用於程式化處理的時間及成本大大 在將：廊二：5 %式化處理係在晶圓狀態下執#，例如， 下檢出的缺陷記憶單元的不良位址 式化後纟封裝入封裝體達成製 要應付隨後出現之不良狀況極Α 勺己t組4置中 下降。 d几位馮困難，因而會招致良率的 上述MT J記憶單元中，由於為 而，在MRM裝置中，使用^發性的記憶資料，因 MTJ記憶單元相同或同樣的磁單元用，此等 的資訊程式化的構成。 马將义要

然而，在如此之構成中，必須 記憶元件的初期狀態與程式化狀態於J 必要…1於程式化ί 2 =磁性體記憶元件的 化元件的動作可Α声 、°貝出動作，有考慮使程式 化凡件的動作了 *度不致較正常記 發明之概要 兀低的必要 本發明之目的在於，提供使用盥正 性體記憶元件，可有效地將必要資訊：憶早：相同的磁 記憶裝置的構成。 β王式化的薄膜磁性體 本發明概要而言，传為續贈讲k Μ 係為厚膜磁性體記憶裝置，包括記憶

據此，本發明之主要優 與程式化資料同時，磁性 式化資料的資訊。據此， 識初期狀態及裎式化狀態 憶無需重設動作而可隨時 根據本發明之其他局面 括記憶體陣列、及程式化 ，性方式執行資料記憶的 藉由沿2種類的方向中任一 磁性記憶部。程式化電路 的動作時的資訊。程式化 性記憶構成資訊的程式化 時，用以從程式化元件讀 路，在直到電源被截止為 578147 五、發明說明（7) -------- 體陣列、及程式化電路。記憶體陣 的分別以磁性方式執行資料記憶的多具備’配置為行列狀 單元具有藉由沿2種類的方向中住_夕個记憶單元。各記憶 料記憶的磁性記憶部。程式化電路方向磁化’以執行資 單元的資料讀出及資料寫入的至少二D己憶用以對多個記憶 化電路包括分別於程式化狀態時記=所用的貧訊。程式 料的多個程式化元件。各程式化資訊的程式化資 的方向中任一方向磁化的2個程式單元、，’。分及】沿2種類 中，於程式化狀，態日寺，2個程式單元中^ 件 沿與非程式化狀態時互異的方向磁化。万的私式早凡， 狂八化7L件中， 記憶該程式化元件是否有記憶 各程式化元件中，由於可明確 ，因而，可於内部非揮發性地 讀出的程式化資料。 ’係為薄膜磁性體記憶裝置， 電路。記憶體陣列具備，分別 多個記憶單元，各記憶單元具 -方向磁化，以執行資料記憶白 係記憶用於薄膜磁性體記憶裝 電路包括：程式化元件，用以 資料；感測電路，於電源投入 出程式化資料；及資料閂鎖電 止的期間’用以保持藉由感測

C:\2D-CODE\92-01\91123101, 第11頁

578147 五、發明說明（8) 路所讀出的程式化資料。 、^此之薄膜磁性體記憶裝置中，即使在有必要於動作時 以咼頻率參照的資訊被程式化電路所程式化的情況，由於 、程式化資料讀出只要於電源啟動時執行即足夠，因而可抑 制供給私式單元的電流應力。可提升磁性體 元的動作可靠度。 枉式早 根二，發明之又一其他局面，係為薄膜磁性體記憶裝 ί偌ϋ記憶體陣列、及多個程式化暫存器。記憶體陣列 單元：：：記憶1位元的資料的多個記憶單元。各記 化的磁性電阻元件。多個程式化暫存器 =生文 以記憶薄膜磁性體記憶裝置的動 二、刀別用 1位元程式化信號。各程式化暫動存作二用程式化用的 件，分別具有按照其磁化方向變化n:·夕個程式化元 按照多個程式化元件的各自電阻差：J υ η路， 兀的程式化信號。含於夂妒4儿私用以5貝出對應的1位 為記憶1位元的資料而較各^ 存器的程式化元件數， 件數多。 心早凡所使用的磁性電阻元 如此之薄膜磁性體記憶裝置中， 憶的記憶單元，更為提高！位元的J幸父執/正韦之資料記 的程式化暫存器的可靠度。據此，ζ式合化^號的記憶單位 正常動作時，程式化元件仍 :產生即使記憶單元 動作不穩定化的現象。 王决動作，造成MRAM裝置的 根據本發明之再一其他 — 1示為溥膜磁性體記憶裝 C:\2D-CODE\92-Ol\9ll23lOl.ptd

第12頁 578147

578147 五、發明說明（ίο) 憶薄膜磁性體記憶裝置的動作時 、 元的程式化信號9各程式化暫存哭勺二·、程式化用的1位 磁化方向的電阻的至少1個程式化'已·分別具有按照其 電阻，係藉由物理性破壞動作而二。~各程式化元件的 如此之薄膜磁性體記憶裝置中，疋。 化資δίΐ用的記憶内容的程式化元^ σ兹，改寫記憶程式 動作非可逆地固定其記憶内容。 ’可藉由物理性破壞 程式化資訊被寫入此等程式化元件。可防止其後的錯誤 根據本發明之再一其他局面，係 置’包括記憶體陣列、及多個程式化=性體記憶裝 具備，分別磁性記憶資料的多個 _ 。自己憶體陣列 有藉由沿2種類的方向中任一 。早元。各έ己憶單元具 的磁性記憶部。多個程式化暫存°哭之化’以執行資料記憶 憶薄膜磁性體記憶裝置的動作時；資二:：分別用以記 兀的程式化信號。各程式化暫存器包括 ^化用的1位 別具有按照其磁化方向的第1及第2電阻中：；：70件’分 較電阻部，具有第1及第2電阻之中間電值Γ電阻；比 路’按照程式化元件與比較電阻部的且二=測電 對應的1位元的程式化作缺 車乂，用以讀出 程式化暫存器的物理性°破壞動可生地執行伴隨著對於 用的第〗鎖定動作，二電：㈣ 壞動作，將比較電阻部：電者阻對非^^^ j卷阻非可逆地固定於® 及第電阻間以外範圍的第4電阻用的第2鎖定動作;:第」 C:\2D-C0DE\92-01\91123101.ptd 第14頁 578147 五 發明說明（11) 動作。 如此之薄膜磁性體記憶裝 化方向將1位元的程式化作卢，可按照程式化元件的磁 時，可非可逆地固定該寺/Λ程式化暫存器，同 内容固定後’可防止程式化；= 块改寫。 ㈢讦的5己憶内容破錯 根據本發明之再一其他局面，，、-料的多個記憶單元的薄膜磁體:分別磁性記憶資 法，包括：於晶圓製作步驟； = 資訊程式化方 :乍時的資訊記憶於程式化電“？執二，將用於動 封裝步驟後執行，用於改寫記=式化步驟；及於 2程式化步，驟。程式化電 ’V、式化電路的資訊的第 步驟之各步驟I記憶用：資括訊的^ ^ 化信號用的多個程式化暫& „々王式化的1位兀的程式 有按照其磁化方向的電7且：二各個=暫 如此之資訊程式化方法中，Α机個私式化兀件。 化方向將1位元的程式化f ;可按照程式化元件的磁 从八化#號保持於久 而’使用分別設於封農步驟前後的程式化牛：存器’因 磁性體記憶裝置内部將封裝後反映動於” 化。 初介/則斌4的資訊程式 &佳實施例之說明 以下，參照圖式詳6田％ B日士次。口 [實施例U …兄明本發明之實施例。 參照圖1

本發明之實施例之MR AM裝置1 係按照來自外 C

578147 發明說明（12) —^ ί =制化#bCMD及位址信號ADD執行隨機存取，執行窝 二二叙\的輸入及讀出資料D0UT的輸出。MRAM裳置1之資租 Γτ. π ^枓寫入動作，例如，可於與外部時脈作铐 同步的時序來執行。或是，也可不接收：。二 CLK，而於内部決定動作時序。 _5歲 mr^m夺、置1具備’接收位址信號ADD的輸入的位 子3 !號CMD及時脈信號clk的輸入的控制信二 Λ ^式㈣料被活性化的程式化信咖G的輸1 咖裝全體控用制^號⑽及時脈信號CLK，控制 狀的多刪”己ΪΪ作：的控制電路5 ;及具有配置為行列 °己U早7C的記憶體陣列1 〇。 關於記憶體陳列]η Μ α、 體陣列10包括成’將於其後詳細說明，該記捷 ,, •精由位址信號ADD可分別指定的配罟& 憶單元」）；以月雄料立丄 也稱為「正常記 稱為「缺陷記心元的正常記憶單元(以下，也 正當卞，产。。隱早70」）用的備用記憶單元（未圖示）。 你氣ί f〖思早兀的缺陷補救係藉由將指定的冗餘補救F x 拖二Γ立的轉換來進行。藉由備用記憶單元’分別;盖:刀

(未圖示）。-救區分用的多個冗餘電路 4Μ 奴而έ ，几餘補救區分係設定於記情罝-、a己憶早兀行或資料丨/〇線單位。此、心7L ，路：別相當於備用列、備用行或對應於 己憶塊。詳細將於後續說明，本實施例中正J備 兀的缺陷補救係由記憶單元行單位所執行者。吊3己憶單 五、發明說明（13) 列對)應於:置 於MTJ —己,卜單、^子線及讀出字線RWL。此外，對應 於MTJ 5己隐早疋的订（以下，也簡稱為「記 配置有多條位元線BL及/bl。 〜 」 MR AM裝置1又具備列解碼器2 〇 ^0(] n ^ L, / 仃解石馬态2 5、字線驅動 杰30及讀出/寫入控制電路5〇、6〇。 卞 行= 照藉由位址信號ADD所示列位址RA，執

i J 1 ^ ^ ° ^ 25 „ # # ^ ^ M jadd所不的仃位址CA ’執行記 線驅動器30係根據列解碼器2 的订1擇子 CA，鞀ηΛ / 精由列位址RA以及行位址 下，= 寫入對象所指定的記憶單元(以 下，也％為「選擇記憶單元」）。 寫入字線WWL，係在盥配罟古A ^ 體陣列1 ο的相反側區域4 ο中ϋ區動器3 〇的挾持記憶 寫入控制雷拉sn Rn 中與接地電壓Vss耦合。讀出/ ”’、工 5 0 6 0 ’係為總稱於資料讀出及資料寫入 時，為將資料寫入雷、、古月“山_貝τ叶項出及貝料冩入 #選擇β ^ i，= μ、@瓜及項出電流（資料讀出電流）流過對 行」）的位元線BL及/Β!，:：：饤(以下，也稱為「選擇 域的電路群者。 而配置於鄰接記憶體陣列10的區 MRAM裝置1又具備程式化 U5。 冤路10〇、及冗餘控制電路 非揮發性地記憶資料讀出及資料寫入中 y 的私式化資訊。構成程式化資訊的程式化 第17頁 C:\2D-OODE\92-Ol\91123l0l.ptd 578147 五、發明說明（14) 資料，係於驅動 a八丄 勒秘式化信號PRG的程式化資料寫入栌 自控制電路式化資料讀出係按照來 L人卜·· ， 文/» 元用的不良，代表性地說明作為特定缺陷記憶單 位址相當於題=被記憶於程式化電路100的構成。不良 也稱為「不良：)在:/“己憶單元的記憶單元行(以下’ 良仃」）的行位址。 藉由比較行位址C A 作為資料讀出或資 冗餘控制電路1 〇 5 几餘控制電路1 0 5係於正常動作時， 及保持於程式化電路100的不良位址， 料寫入對象，判定是否選擇不良行。 匕在藉由行位址CA選擇不良行的情況_ ·|μ包吩上υ 才曰示對於由備用記憶單元構成的冗餘電路的存取，同時， 對於打解碼器25，指示對於由行位址CA所示記憶單元行的 ，取的停止。藉此，取代由行位址CA所示記憶單元行，將 冗餘電路作為對象，執行資料讀出或資料寫入。 另一方面，在行位址CA未與不良位址對應的情況，藉由 行解碼器25執行正常的行選擇動作，選擇由行位址以^示 έ己憶單元行，執行資料讀出或資料寫入。 其次，說明MR AM裝置1的冗餘構成。 參照圖2，記憶體陣列10具有，配排列為^列x Mf(n、m 為自然數）的正常記憶單元M C ;及k個（k為自然數）的冗餘 電路RD1〜RDk。本實施例中，由於由記憶單元行單位執行 替換補救，因而，各冗餘電路RD1〜RDk分別相當於備用 行。又，以下之說明中，總稱為冗餘電路R]M〜RDk，也稱

C:\2D-CODH\92.01\9ll23101.ptd

578147 五、發明說明（15) 為冗餘電路RD。 縱觀記憶體陣列1 〇全體，具有相同構成的MTJ記憶單 元，係分散配置於n個記憶單元列及（m + k)個記憶單元行。 又，以下之說明中，可稱正常記憶單元之記憶單元行為 「正常記憶單元行」，也稱分別對應冗餘電路RD1〜RDh的 備用s己憶早元的記憶單元行為「備用行」。 分別對應於記憶單元行，配置有讀出字線RWL1〜RWLn及 寫入字線WWL1〜WWLn。分別對應於正常記憶單元行配置有 位元線對BLP1〜BLPn。各位元線對係由2條互補的位元線 所構成。例如，位元線對BLP1係由位元線BL1及/BL1所構 成。 分別對應於備用記憶單元行配置有備用位元線對SBLP1 〜SBLPk。各備用位元線對與位元線對相同，係由2條互補 的位元線所構成。例如，備用位元線對SBLP1係由備用位 元線SBL1及/ SBL1所構成。 以下之說明中，在分別總括性表示寫入字線、讀出字 線、位元線對、位元線、備用位元線對及備用位元線的情 況，可分別由元件編號WWL、RWL、BLP、BL(/BL)、SBLP及 SBL (/SBL)來顯示，在顯示特定的寫入字線、讀出字線、 位元線對、位元線、備用位元線對及備用位元線的情況，m 可分別於此等元件編號添加數字，如WWL1、RWL1、BLP1、 BL1(/BL1)、SBLP1 及SBL1 (/SBL1)來顯示。此外，分別稱 信號及信號線的高電壓狀態（電源電壓Vccl、Vcc2)及低電 壓狀態（接地電壓V s s)為「Η位準」及「L位準」。

\\A312\2d-code\92-01\91123101 .ptd 第 19 頁 578147 五、發明說明（16) -- 正常記憶單元MC及備用記憶單元SMC，分別具有串聯連 接的按照記憶資料位準而電阻發生變化的作為磁性記憶部 進行作用的隧道磁性電阻元件TMR，及作為存取閘進行^乍 用的存取電晶體ATR。如已說明之，形成於半導體基板上 的作為場效電晶體的M0S電晶體，代表性地適用^ $取電 晶體ATR。隧道磁性電阻元件TMR沿2種類的磁化方向中任 方向磁化’其電阻係設定為R m i η及R m a X中任一者。此 外’以下之說明中，以AR顯示兩者的電阻差Rmax-Rmin。 正吊6己憶單元M C於每一列分別與位元線b L及/ b L中任一 者連接。若舉例說明有關屬於第1記憶單元行的正常記憶 $元，第1列MTJ記憶單元與位元線/BL1耦合，而第2列正 常記憶單元則與位元線BL1耦合，以下情況相同，正常記 憶單元各自，於奇數列與一側位元線/BL1 〜/BLm連接，於 偶數列與另一側位元線BL1〜BLm連接。相同地，備用記憶 單元SMC，於奇數列與備用位元線/SBU 〜/SBLk連接，於 偶數列與備用位元線SBL1〜SBLk連接。 吕己憶體陣列1 〇又具有分別與位元線、/BL1 〜BLm、 /Blm及備用位元線SBL1、/SBL1〜/SBL1、/SBLk耦合的多 個虛設記憶單元DMC。 各虛設記憶單元DMC具有虛設電阻元件TMRd，及虛設存 取元件ATRd。虛設電阻元件TMRd的電阻Rd，係設定為分別 對應MTJ記憶單元MC的記憶資料位準”;i ”及” 〇”的電阻Rmax 及Rmin的中間值、亦即為pfflax >Rd >Rmin。虛設存取元件 ATRd與MTJ記憶單元的存取元件相同，代表性地由場效型

C:\2D-00DE\92-Ql\91123101.ptd 第20頁 578147 五、發明說明（Π) 電晶體所構成。因而，以下之說明中也稱虛設存取元件為 虛設存取電晶體ATRd。 ·、、 虛設記憶單元DMC係配置為2列X (m + k)行，用以與虛設 讀出字線DRWL1及DRWL2中任一者對應。對應於虛設讀I出X字 線DRWL1的虛設記憶單元，分別耦合於位元線Bu〜BLm及 備用位元線SBL1〜SBLk。另一方面，對應於虛設讀出字線 DRWL2的剩餘虛設記憶單元，分別耦合於位元線/BU〜 /BLm及備用位元線/sbli〜/SBLk。以下之說明中，總稱虛 設讀出字線DRWL1、DRWL2，也可簡稱為虛設讀出字& 业 DRWL。 、、’ 又’为別對應虛設記憶單元的列’配置有虛設寫入字線❿ DWWL1、DWWL2。又，藉由虛設電阻元件TMRd的構造，雖不 需要虛設寫入字線的配置，但是，為確保記憶體陣列上的 形狀的連續性以避免製造製程的複雜化，設置與寫入字線 WWL具有相同設計的虛設寫入字線!)·!^、DWWL2。 於資料讀出時，字線驅動器3 0按照列選擇結果，選擇性 地將各讀出字線RWL及虛設讀出字線DRWL1、DRWL2驅動為Η 位準（電源電壓V c c 1)。具體而言，選擇奇數列，在選擇列 之正常記憶單元及備用記憶單元與位元線/BL1〜/BLm及備 用位元線/SBL1〜/SBLk連接的情況，—再度將虛設讀出字線4 D R W L1活性化，使虛設記憶單元群與位元線β l 1〜b l m及備 用位元線S B L1〜S B L k連接。相反地，在選擇偶數列的情 況，加上選擇列的的讀出字線，將虛設讀出字線活 性化。

578147

子線驅動|§ 3 Ο，於v :欠、丨，、丨士 + WWL的一端，輕合於電貝;、’ ‘，厂二Β、’、選擇列的寫入字線 -、兄相同，於、n埋 電源電壓VCC2。藉此，與實施例1的情 '同；&擇列的寫入字線WWL·上，沿從字線驅動哭 向’可流過列方向的資料寫入電‘ :;厂:二非^ 分別對應於記憶單开γ 外茧Α… Be t CSU〜CSLm。行解；：執：行丨擇用的行選擇線

果中t別於資料寫入及資料讀出時，將U 線 CSLm中的1條行選擇線驅動為選擇狀態（H位準）。 sc二應於備用記憶單元行，設置備用行選擇線 SCSL1〜SCSLk。備用行驅動器scn，分別按照 冗餘電路1G5的備用致能信號SE1〜咖，將對應之備 選擇線驅動為選擇狀態（H位準）。關於備用致能信號SE1〜 SEk的生成，待後續詳述。 又’配置傳輸讀出資料及寫入資料用的資料匯流排對 DBP。資料匯流排對DBP係由互補的資料匯流排DB及/1)6所 構成。 碩出/寫入控制電路50包括：資料寫入電路51W ;資料感 測電路5 1 R ;分別對應於記憶單元行而設的行選擇閘CSG j 〜CSGm ;及分別對應於備用記憶單元行而設的備用行選擇 閘SCSG1 〜SCSGk 〇 又’以下之說明中，分別總稱行選擇線CSL1〜CSLm、備 用4亍選擇線SCSL1〜SCSLk、行選擇閘CSG1〜CSGm及備用行

\\A312\2d-code\92-〇l\91123101.ptd "第 22 頁 '" " " '~^ 578147 發明說明（19) 選擇閘SCSG1〜SCSGk，也可簡稱為行選擇線CSL、備用行 選擇線S C S L、行選擇閘C S G及備用行選擇閘g c 。 各行選擇閘CSG具有，電性耦合於資料匯流排汕與對應 之位元線BL間的電晶體開關；及電性耦合於資料匯流排〜 /DB與對應之位元線/BL間的電晶體開關。此等電晶^開關 係按照對應之行選擇線CSL的電壓導通、截止。也就是 說，在將對應之行選擇線CSL驅動為選擇狀g(H位準的情 況，各行選擇閘CSG係將資料匯流排DB及/DB分別與對應之 位元線B L及/ B L電性_合。 . 各備用行選擇閘SCSG，具有與行選擇閘CSG相同的構 成，在將對應之備用選擇線SCSL驅動為選 ^ ^ ^ ^ ,iSBL Λ/SBL Λ ^ 1 排DB及/DB電性耦合。 再者，說明有關MR AM裝置1的行選擇動作。如已說明 之，行選擇動作包括替換補救不良行用的冗餘控制。 程式化電路1〇〇，可於内部記憶k個不良位址FAD1〜以肫 。由私式化電路1 00所程式化的不良位址FAD1 〜FADk，係 傳輸至几餘控制電路丨0 5。冗餘控制電路丨〇 5用以判定顯示 選擇打用的行位址CA是否與不良位址FAD1 〜FADk 一致。

參照圖3，冗餘控制電路1 05具有，分別對應於不良位址 FAD1〜FADk而設的冗餘判定單元RJU1 〜RJUk，及標準存取 控制閘。對於各冗餘判定單元RJU1〜RJUk，輸入由行 位址位toCAB <〇 : h >(CAB(〇)〜CAB(h)、h為自然數）構成 的（h + Ι )位兀的行位址CA。對於各冗餘判定單元^^旧〜

578147 五、發明說明（20) RJUk，分別輸入程式化電路！ 00的不良位址FAD1 〜FA])k。 各不良位址FAD1〜FADk ’與行位址CA相同，具有（h+l)位 元0 冗餘判定單元RJU1〜RJUk係基於行位址CA與不良位址 FAD1〜FADk的比較結果，生成備用致能信號SEi〜SEk。 又’以下之說明中，分別總稱冗餘判定單元RJln〜RJUk、 不良位址FAD1〜FADk、及備用致能信號SE1〜SEk，也可簡 稱為冗餘判定單元RJU、不良位址FAD及備用致能信號SE。

在行位址CA與對應之不良位址FAD 一致的情況，各冗餘 判定單元RJU將對應之備用致能信號別驅動為η位準。例 如’在行位址C Α與對應之不良位址f? a D1 —致的情況，冗餘 判疋單元R J U1將備用致能信號s E1驅動為η位準。 、 由於圖3所示冗餘判定單元RJU1 〜RJUk的各構成均相 同，因而，圖4中僅說明冗餘判定單元!^^的構成。

>參照圖4，程式化電路1 〇〇，分別具有記憶構成程式化資 訊的程式化資料的多個程式化元件Pu。各程式化元件按 照磁性程式輸入，從初期狀態之非程式化狀態變化為程式 化狀態，非揮發性地記憶1位元的程式化資料。在圖4中， 僅代表性地顯示多個程式化元件中之對應於冗餘判定 RJU1的程式化元件PU0〜PUh.。程式化元件ρυ〇〜puh係記憶 (h+Ι)位元的不良位址FAD1的各位元。 程式化元件PU0〜PUh，於程式化資料讀出時，按照各自 内部的磁化狀態，分別輸出程式化信號0 a0、分b0〜0 ah、0bh。以下之說明中，可分別總稱程式化信號#a0〜

578147 五、發明說明（21) 4 ah及0 b〇〜0 bh為程式化信號0 a及必b。此等程式化信 號0 a及0 b係為非揮發性地記憶程式化資訊、亦即用於程 式化的1位元的信號。 程式化信號0 a係為顯示對應之程式化元件ρϋ是否為非 程式化狀態及程式化狀態中一狀態的信號，程式化信號0 b係為顯示對應之程式化元件Ρυ記憶之程式化資料的位準 的信號。 、 冗餘判定單元Rjin包括··輪出程式化信號0a〇〜0ah的 2邏輯演算結果的邏輯閘107 ;分別對應於程式化元件 puo—〜PUh，設的一致判定閉JG〇〜JGh ;及按照邏輯閘1〇7 r、堂H疋閘JG〇〜似的輸出’生成備用致能信號用的邏 輯電路1 0 8。 pA=二致判定閘JG〇〜JGh，係於行位址位元CAB(0)〜 的1個，及程式化元㈣0〜PUh之對應的1個 址位元’一致時輪出Η位準的信號，不- 〜CAB(h)所示行位址，盥不户 卜说的輸出，全被設定^位位址準_—致的一致判定問 式二號“係於對應… M ilb Μ 位準，於程式化狀態時設定為Η位準。 據此，邏輯閘1 〇 7的輪ψ仏和j h 卞 式士狀態時被設定二 =式化元件·〜PUh“^ 藉由如此構成，侫用 — _程式化，且、Hi 件剛〜PUh，將不良位址 所輸入的行位址CA與不良位址fad 1 — 578147 五、發明說明（22) 二時’冗餘判定單元RJU1指定對應之冗餘電路（備用 為存取對象，因而將備用致能信號阳驅動為Η位準。 再度芩照圖3，備用致能信號SE1〜SEk係分 用行驅動器S C V1〜S C V k。各備用 > ’、 專輸至備 料虛—μ 各備用行驅動器SCV1〜SCVk再將 對應之備用致能信號SE驅動為Η位準的情況，將 ， 選擇線SCSL驅動為選擇狀態（Η位準）。 、’心η 管= 係將備用致能信號如〜SEk的議演 二,準能信細輸出。據此’在行位址CA與 不艮位址FAD1〜FADk中任一, . 據行解碼器25之對正常々己情單元的：的情況，為中斷根 Γ Λ η 1 η 另 方面 在仃位址C Α與不良位址 A 1〜FADk中任一個位址均不一致 號驅動為Η位準。 &的清况，將標準致能信 ? 7 > Γ = 5 ’仃解碼器2 5具有位址預解碼電路2 6、控制閘 27、及解碼電路及驅動器28。 <工利厂甲] 解:ΓΓΓ馬電路26 ’接收(h + 1)位元的行位址CA進行預 cpDR _ =二7兀（2 : g > (h + 1 )的整數）的預解碼信號 電路105工的Λ f收^位元的予員解碼信號CPM及冗餘控制 =。1〇5的^準致能信號NE ’生成g位元的行預解碼信號 ，2。7總括性地表示預解碼信號Gm的各位元中與標 > ί此仏唬NE進行NAND演算用的g位元量的·^閘。據、 ΐκ在pf/Λ致能信細驅動為H位準的情況，行預解碼 仏7虎C P D相當於反糙苑& p % p n 轉預解碼#唬CPDR的各位元的信號。另

578147 五、發明說明（23) =面，若標準致能信號NE被非 行預解碼信號CPD的各位元固定位準。早^月況 CPD解碼^器28按照控制開27的行預解碼信號 行選擇線以11〜以1-。據此，在將標 ί 一 ^ ί ·驅動為Η位準的情況，亦即、在行位址CA與 擇崎CSI \位地址i"AD —致的情$兄’將按照行位址CA的1條行選 擇線C_SL活性化，對正常記憶單元執行存取。 另=面’若標準致能信號NE被非活性化為l位準的情 況’亦即、在行位址CA與任—不良位址_均不一 L’匕將於ΐ常記憶單元的各行選擇線CSL1〜心非活 性化，不對正常記憶單元執行存取。 =參：’讀出/寫入控制電路6。具有分別對應於記 隐早π订而设的短路開關電晶體62_丨〜62i、62_si〜 又制Λ6㈠〜66~m、66-sl〜66-sk。讀出/寫入控 = 於位元線BLl、/Bu〜BLm、/動及 備用位兀線SBL1、/SBL1 〜SBLk、/SBLk與接地電壓vss間 6的4 預=電6電/\體64-13、6[lb〜64ia、64ib 及64_sla、 64-sib 〜64-ska 、64-skb 。 關電晶體6 2 -1〜 a 、 64-lb 〜 、6 4 - s k b及控制 短路開關電晶 又，以下之說明中，分別總稱為短路開 62-m、62-sl〜62-sk、預充電電晶體My 64ia、64-mb 及64-sla、64 — slb〜64 —ska 閘66-1〜66-m、66 - si〜66 - sk，也可稱為 體6 2、預充電電晶體6 4及控制閘6 6。 ' 各控制閘66係輸出對應之行選擇線咖或備用行選擇線

578147 五、發明說明（24) SCSL與控制信號μ的^ ^ 入動作時，；^ f+ ；* 、铒肩开結果。據此，於資料寫 切介才於對應於行位址CA的選擇行或備用广由、登埋 性地將控制義的輪出驅動為準擇^備用仃中’捕 短：：關】曰體62分別按照對應之控制閘

=選=行Γ㈣ί入動作時，於對應於行位址CA 元線BL及武供精由短路開關電晶體62電性耦合位 7 BL或備用位兀線SBL及/SBL的一端彼此。 各預充電電晶體64藉由按昭付；緣猫亡+ 性化it轩道、s ^精甶按”、、位兀線預充電信號BLPR的活 :S: /: t元線BL1、/BL1〜BLm、/心及備用位 ^ ^odLI 、/SBLl 〜SBTk — ，上 —丄1 SBLk預充電至接地電壓vss〇 ί 1白Λ制用電=生成的位元線預充電信號blpr，於mram裝 Γ為V至少於資料讀出執行前的指定期間被驅 動為间位準。另一方面，於MRAM裝置i的作用期 3=資料寫入動作時，位元線預充電信號· 被非活性化為L位準，截止預充電電晶體64。 再者，參照圖6，說明MRAM裝置的資料讀出動作及 寫入動作時的替換補救。 、 首先，說明資料寫入時的動作。字線驅動器3〇按昭列解 碼器20的列選擇結果，將對應於選擇列的寫入字線w社活 性化，與電源電壓VCC連接。各寫入字線WWL的一端，於 區域40與接地電壓Vss耦合，因而，於選擇列的寫入字線 WWL ’沿從字線驅動器30向著區域4〇的方向，流過資料寫 入電流Ip 。另一方面，於非選擇列’由於寫入字線WWL”維 持在非活性化狀態（L位準：接地電壓Vss)，因而，不流過 578147 五、發明說明（25) 資料寫入電流I p 。 在行位址CA與不良位址FAD中任一位址均不一致的情 況’選擇行的行選擇線CSL被驅動為選擇狀態（位準），選 擇行的位元線BL及/BL的各一端分別與資料匯流排⑽及/db 麵合。又’導通對應之短路開關電晶體62，將選擇行的位 元線BL及/BL的另一端（行選擇閘CSG的相反側）彼此短路。

另一方面，在行位址CA與不良位址FAD中任一位址一致 的情況，對應之備用行選擇線SCSL被驅動為選擇狀態（H位 準）’取代選擇行的位元線BL及/BL，將對應之備用位元線 SBL及/SBL的各一端分別與資料匯流排DB及/⑽耦合。又， 導通對應之短路開關電晶體62，將對應之備用位元線SBL 及/SBL的另一端（備用行選擇閘％%的相反側）彼此短路。 資料寫入電路51W係將資料匯流排DB及/DB設定於電源電 壓V=c2及接地電壓Vss中任一各方。例如，在寫入資料 的資料位準為L位準的情況，於資料匯流排DB流過寫入L位 f資料用的資料寫入電流—丨w。資料寫入電流-丨w係介由行 選擇閘CSG或備用行選擇閘％%供給選擇行的位元線儿 對應之備用位元線SBL。 /

流過選擇行的位元線BL或對應之備用位元線SBL的資料 寫入電流-1 w ’係藉由短路開關電晶體62而折返。藉此， 於另一側之位元線/BL或對應之備用位元線/SBL，則流過 相反方向的資料寫入電流+Iw。流過位元線/BL或備用位元 線/SBL的資料寫入電流+Iw，係介由行選擇閘CSg 選擇閘SCSG傳輸至資料匯流排/DB。 用仃

578147 五、發明說明（26) 在寫入資料DIN的資料位準為η位準的情況，藉由變換資 料匯流排DB、/DB的電壓設定，可使相反方向的資料寫入 電流流入選擇行的位元線BL、/BL或對應之備用位元線 SBL 、 /SBL 。

藉此’在行位址C Α與不良位址f a D中任一位址均不一致 的情況’對流入資料寫入電流於對應之寫入字線WWL及位 元線B L ( / B L )的兩方的正常記憶單元（選擇記憶單元），執 行資料寫入。另一方面，在行位址CA與不良位址FAD中任 一位址一致的情況，對流入資料寫入電流於對應之寫入字 線W W L及備用位元線S B L (/ S B L)的兩方的備用記憶單元，執 行資料寫入。 ° & 於資料寫入時’讀出字線RWL維持為非選擇狀態（L位 準）。此外，於資料寫入時，仍藉由將位元線預充電信號 BLPR驅動為Η位準，資料寫入時之位元線叽及/儿的電壓被 設定為相當於貢料讀出時之預充電電壓位準的接地電壓 Vss。如此，藉由將對應非選擇行的位元線乩及/以及備用 位元線SBL、/SBL的資料寫入後電壓，與備有資料讀出的 預充電電壓-纟，即可於資料讀出，前無需執行新的預充 電動作，而可使資料讀出動作高速化。

其次，說明有關資料讀出動作。 於資料讀出時，字線驅動器30按照列解石馬器2〇的列 結果，將對應於選擇列的讀出字線RWL驅動為H位準。於 選擇列，讀出字線RWL的電壓位準維持在非活性化狀態仏 位準）。 ~

578147 發明說明（27) ^資料讀出開始，選擇列的讀出字線RWL被驅動為Η位準 =導通對應之存取電晶體ATR，對應於選擇列的正常記憶 單兀及備用記憶單元，介由存取電晶體ATR，電性耦合於 位元線BL及/BL及備用位元線sbl及/SBL與接地電壓Vss 間。 二貝料感測電路51 R在電源電壓vcc 1上拉各資料匯流排])B 及/ DB ’供給一定的讀出電流j s。 又’與資料寫入時相同，按照行位址CA將選擇行的行選 擇線CSL或對應之備用選擇線SCSL驅動為選擇狀態（1{位 準）。 在行位址CA與不良位址fAD中任一位址均不一致的情 況，介由資料匯流排DB(/DB)及選擇行的位元線BL(/BL)， 使項出電流I s通過選擇記憶單元（正常記憶單元）的隧道磁 性電阻元件TMR。藉此，於選擇行的位元線bl及/BL及資料 匯流排DB及/DB的各一方，產生按照隧道磁性電阻元件tmR 的電阻（Rmax、Rmin)、亦即選擇記憶單元的記憶資料位 準的電壓變化。相同地，於選擇行的位元線BL及/BL及資 料匯流排DB及/DB的各另一方，產生按照虛設記憶單元DMC 的虛設電阻元件TMRd的電阻Rd的電壓變化。 例如，選擇記憶單元的記憶資料為” Γ (電阻Rmax )的情 f 況，與選擇記憶單元耦合的位元線BL及/BL的一方，產生 比與虛設記憶單元DMC耦合的位元線BL及/BL的另一方產生 的電壓變化Λνιη要大的電壓變化AVI ( AVI > ΔνηΟ。相同 地，於資料匯流排DB及/DB也產生電壓變化AVIdI及ΛΥΙ)!!!

C:\2D-CODE\92-01\91123101.ptd 第31頁 578147 五、發明說明（28) β (△Vbm > AVbl )。藉由資料感測電路51]R檢測放大如此構 成所產生的資料匯流排DB A/DB間的電壓差，即可將選擇 記憶單元的記憶資料作為讀出資料D〇UT輸出。 另一方面’在行位址CA與不良位址FA])中任一位址_致 的情況’介由貧料匯流排])B(/DB)及選擇行的位元線 BL ( /BL)，使讀出電流丨s通過備用記憶單元的隧道磁性電 阻兀件TMR。藉此，於備用位元線“[及/3虬及資料匯流排 DB及/DB的各一方，產生按照隧道磁性電阻元件了^^的電阻 (Rmax、Rmin)、亦即備用記憶單元的記憶資料位準的電壓 變化。相同地，於選擇行的位元線BL及/以及資料匯漭广 DB及/DB的各另一方，與正常記憶單元的存取時相同，產 生按照虛設電阻元件TMRd的電阻Rd的電壓變化。 藉此，即使為藉由行位址CA選擇不良行的情況，於對鹿 之几餘電路（備用行）的備用記憶單元進行存取，可正常執 行資料寫入及資料讀出。據此，藉由相當於冗餘電路的備 用行，可以5己憶單元行單位替換補救缺陷記憶單元。 此外，由於正將位元線BL、/BL及備用位元線sbl、/§叽 的預充電電壓作為接地電壓V s s，因此，於非選擇行中 選擇列的讀出字線RWL介由按照活性化導通的存取電晶 體，不產生從位元線BL、/BL及備用位元線SBL、/別/放電 的電流。其結果，可削減預充電動作時的位元線及/備用 位元線的充放電的消耗電流。 又，資料寫入電路51W的動作電源電壓Vcc2，係設定為 較資料感測電路51R的動作電源電壓Vcci高。這是^為^

五、發明說明（29) 元的隧道磁性電阻元件TMR用 ± I w，較資料讀出時必要的讀出 料寫入時’磁化選擇記 的必要資料寫入電流j p厂早 電流I s要大的原因。 部電源電壓直接適用j ^ ’將從MR AM裝置1外部供給的外 圖示之電壓降下電路源電壓Vcc2，又，若採用藉由未 壓V c c 1的構成，即可I亥外部電源電壓降低，產生電源電 Vcc2。 效供給上述此等電源電壓Vccl及 亦即程式化資訊用的程 不程式化元件PU的實施例1的構成的電 再者，說明有效記憔 式化電路的構成。 … 々位址 圖7為顯示圖4所 路圖。 參照圖7，程式化亓& D η θ丄 ^ ^ ^ . ν -兀件PU具有磁性且非揮發性地記憶相 :I二立址位70的程式化資料用的程式單元PRC1及 。如後續之詳細說明，程式單元PRC1及PRC2係由具有 與正常記憶單元的隧道磁性電阻元件TMR相同構造的磁性 電阻元件所構成。各程式單元PRC1及程式單元pRC2與隧道 磁性電阻元件TMR相同，沿2種類的磁化方向中任一方向磁 化，各自的電阻R 1及R2與正常記憶單元的隨道磁性電阻元 件TMR相同’分別設定為Rmin&Rmax任一者。 程式化元件PU又包括：分別對應於程式單元prcI及PRC2 而設的電流讀出放大器1 1 〇及1 2 0、基準電阻1 1 5、1 2 5及邏 輯閘1 3 0。 基準電阻115及125的電阻Rref，係設定為電阻Rmin及 R m a X的中間值，最好設定為R r e f = R m i η + △ R / 2。例如，可

II mm

C:\2D-CODE\92-01\91123101.ptd 第33頁 578147

由與保持對應於電阻Rmi η的記憶資料的隧道磁性電阻元件 TMR相同的磁性電阻元件，來構成局部基準電阻。 電流讀出放大器11 0具有串聯連接於電源電壓v c c丨及程 式單元PRC1間的P通道MOS電晶體1 1 1及n通道M0S電晶體 I 1 3 ,及串聯連接於電源電壓v c c 1及基準電阻11 $間的p通 道M0S電晶體112及N通道M0S電晶體114。程式單元PRC1係 搞合於N通道M0S電晶體11 3與接地電壓Vss間。基準電阻 II 5係連接於電晶體11 4與接地電壓Vs5間。 P通道M0S電晶體111及1 1 2的各閘極上輸入有控制電路5 的控制電壓Vcn。Ν通道M0S電晶體1 13的閘極與相當於ρ通 道M0S電晶體11 2及N通道M0S電晶體11 4的連接節點的節點 N1連接’ N通道M0S電晶體11 4的閘極與相當於p通道電 晶體111及N通道M0S電晶體113的連接節點的節點/Νι連 接。 電流讀出放大器1 2 0具有與電流讀出放大器丨丨〇相同的構 成’具有P通道M0S電晶體121、122及N通道M0S電晶體 123、124。程式單元PRC2係連接於N通道M0S電晶體123與 接地電壓Vss間。基準電阻1 25係連接於電晶體1 24與接地 電壓V s s間。 P通道M0S電晶體1 23的閘極與相當於p通道m〇S電晶體1 22 φ 及Ν通道MOS電晶體1 24的連接節點的節點Ν2耦合。Ν通道 M0S電晶體124的閘極與相當於ρ通道m〇s電晶體121及Ν通道 M0S電晶體123的連接節點的節點/Ν2連接。 邏輯閘1 3 0係將節點ν 1及節點ν 2的信號位準的互斥或閘

\\A312\2d-code\92-01\91123101.ptd 第34頁 578147 五、發明說明（31) ' " 7〇1〇的>邏輯演算結果，作為程式化信號0a輸出。據此 =式化信號0 a在程式單元PRC1、PRC2的電阻兩者相同的 十月況，被設定為L位準。在兩者電阻不同的情況，被設定 為Η位準。另一方面，節點n 2的信號位準係作為程式化信 號0 b輸出。 圖8為顯不程式單元之電阻與程式化元件的狀態的對應 關係圖。 參照圖8 ’於初期狀態中，程式單元pRC1及pRC2向相同 方向磁化’兩者的電阻相同。本實施形態中，於初期狀態 中’將程式單元PRC1及PRC2的各電阻設定為Rmin。 於程式化狀態時，程式單元PRC1及PRC2向互異方向磁 化，被分別寫入互補資料。也就是說，僅程式單元p R C 1及 PRC2中一者，沿於初期狀態互異的方向磁化。此時，被改 寫磁化方向的一側程式單元係按照寫入的程式化資料而被 選擇。 也就是說，於程式化資料寫入時，選擇性地執行程式單 元PRC2的磁化方向被改寫，程式單元PRC1的磁化方向維持 與初期狀態相同的資料寫入（Rl=Rmin、R2 = Rmax，以下也 稱此種狀態為「程式化狀態1」），及程式單元PRC1的磁化 方向被改寫’程式單元PRC2的磁化方向維持與初期狀態相 同的資料寫入（R1 = Rmax、R2= Rmi η，以下也稱此種狀態 為「程式化狀態2」）中任一者。 〜 相對於此，在未執行程式化資料寫入 '亦即非程式化狀 悲的程式單元中’程式單元p R C1及p R c 2的電阻r 1及r 2，維

\\A312\2d-code\92-01\91123101.ptd 第35頁 578147 五、發明說明（32) 持初期狀態（R 1 = R 2 = R m i r〇。 參照圖9A〜圖9C，說明程式化資料讀出時及寫入時的程 式化信號的位準。 蒼照圖9A ’於初期狀態時，程式單元pRC1 &pRC2的電阻 R1及R2 ’均較基準電阻1 15的電阻值“以小，因而，即使 將控制電壓¥^變化為中間電壓^(^8<^<以〇，執行 程式化資料的讀出，節點N1及…的各電壓，同樣變化為Η 位準。據此，邏輯閘1 3 0輸出的程式化信號0 ^，被設定為 顯示非程式化狀悲的L位準（接地電壓v s s)。 〜詳細内容將於後續說明，本實施形態中，藉由將初期狀 恶（非程式化狀態）之各程式單元的電阻定義為Rm丨n，可圖 獲M R A Μ裝置的製造步驟的簡略化。藉此，又可將圖7所示 邏輯閘130，不是轉換為一致比較閘，而是轉換為可更為 簡易構成的NAND閘。 、參照圖9 Β，於程式化資料寫入時，控制電壓v c η被設定 為電源電壓Vcc，停止從電流讀出放大器11()及12〇對程式 單元PRC1及PRC2的電流供給。再於程式單元PRC1及pRC2的 各者，根據上述程式化狀態1及程式化狀態2中之任一狀 態，寫入互補的資料。關於對於程式單元PRC1 &pRC2寫入 程式化資料用的構成，將於後續詳細說明。 圖9 C顯示程式化狀怨之程式化元件的程式化資料的讀出 動作。若將控制電壓Vcn設定為中間電壓^，藉由電流^賣 出放大器110及120，節點N1及N2分別被設定為互異的電^壓 位準。程式化狀態1 ( R 2 = Rmax、R1 = Rm i η)中，節點N1變化

c：\2D-CODE\92-01\91123101.ptd 第36頁 578147 、發明說明（33) 為Η位準，同時，節點N2維持為I私、、隹 ^ 狀態2(Rl=Rmax、R2 = Rmin)中，Γ赴。目對於此，程式化 時，節點Ν2變化為Η位準。即點N1維持為L位準，同 據此，於程式化狀態之程式介； > 山 丄 ,Abn 八化凡件中，無論程式化狀態 1及程式化狀態2之任一狀態，程★儿户# , 〜 上… ^ 私式化信號0 a均設定為Η位 準。相對於此，程式化信號0 b接肝ρ, ^ &。 ⑷D ♦-私式化狀態1及程式化 狀態2之任一狀態，被設定為η位準或L位準。 藉由如此構成，各程式化元件使用由與正常記憶單元相 同的磁性電阻7G件構成的2個程式單元pRCl及⑼以，可記 憶！位元的程式化資料’及該程式化元件是否記憶程式化 資料的資訊。 再者，說明程式單元的配置。 又，以下之說明中，總稱程式單元pRcl及pRC2，也可稱 為程式單元PRC。 參照圖1 0中之（a)，構成各正常記憶單元MC之隧道磁性 電阻元件T M R ’係對應配置於分別對應於記憶單元列而設 的寫入子線WWL ’及分別對應於記憶單元行而設的位元線 BL的交點。隧道磁性電阻元件中，藉由流入寫入字線 的資料寫入電流，施加磁化困難軸（HA)方向的磁場，藉由 流入位元線B L的資料寫入電流，施加沿磁化容易軸（£ a )方 _ 向的磁場。 參照圖10中之（b)，各程式單元PRC係對應於程式化字線 PWL及程式化位元線PBL的交點而設。程式單元prc係與隧 道磁性電阻元件TMR相同設計及製作。

578147 五、發明說明（34) 程式化字線P W L及程式化位元線P B L，係分別沿互異的方 向配置。程式化字線PWL上流入產生沿磁化困難軸（HA)方 向的磁場用的程式化電流。另一方面’對於程式化位元線 P B L流入產生沿磁化容易軸（E A)方向的磁場用的程式化電 流0 圖11 A、圖1 1 B分別顯示正常記憶單元及程式單元的配 置。 參照圖1 1 A，半導體主基板S U B上的p形區域P R A形成有存 取電晶體ATR。存取電晶體ATR具有η形區域的源極/汲極區 域21 0、2 20及閘23 0。雖未圖示，源極/汲極區域21 〇與接 地電壓Vss耦合。此外，寫入字線WWL係形成於第1金屬配 線層Μ1。 讀出字線RWL係設為控制存取電晶體ATR的閘電壓用者， 無積極流過電流的必要。據此，從提高積成度的觀點出 發，讀出字線RWL無需重新設置獨立的金屬配線層，在與 閘2 3 0相同的配線層，使用多晶矽層及聚化物構造等所形 成。另一方面，位元線BL係形成於第2金屬配線層M2，與 隧道磁性電阻元件TMR電性搞合。

存取電晶體ATR的源極/汲極區域22 0，係介由形成於連 接孔的金屬膜2 5 0、第1金屬配線層μ 1及障壁金屬2 4 0，與 隨道磁性電阻元件TMR電性耦合。障壁金屬240係設為電性 搞合於隨道磁性電阻元件TMR與金屬配線間用的緩衝材。 圖1 1 β係作為一例，顯示圖7所示程式單元PRC丨的構造 圖0

第38頁 C:\2D-C0DE\92-01\91123101.ptd 578147 五、發明說明（35) 參照圖1 1B，與程式單元PRC1連接的n通道MOS電晶體 113 ’形成於半導體主基板SUB上的p形區域。n通道MOS電 曰曰體1 1 3具有η形區域的源極/沒極區域2 1 2、2 2 2及閉2 3 2。 程式化子線PWL係使用與對應正常記憶單元mc的寫入字線 W W L相同白勺金屬酉己線層Μ1而配置。 源極/汲極區域21 2，係介由形成於障壁金屬242、連接 孔的金屬膜2 5 2、及形成於金屬配線層Μ丨的金屬配線，與 程式單元P R C1搞合。源極/汲極區域2 2 2與連接圖7所示的 電流讀出放大器11 0中的節點/Ν1的金屬配線耦合。 程式化位元線PBL係使用與對應正常記憶單元…的位元 線BL相同的金屬配線層M2所形成，與程式單元PRC1電性耦 合。程式化位元線PBL係除程式化資料寫入時以外，固定 於接地電壓Vss。閘232與圖7所示的電流讀出放大器n〇中 的節點/ Ν 1連接。 藉由如此構成，無需設置特別的製造步驟，各程式單元 PRC可於，與正常記憶單元MC相同的製造步驟進行製作。 再者，說明程式化資料寫入時供給程式化電流用的構 成。 參照圖12，於程式單元pRcl及PRC2，共通配置程式化 線PWL，分別對應於程式單元PRC1 &pRC2配置程式化 線PBL1 及PBL2。 70 配置於記憶體陣列1 〇的寫入字線WWL，及配置於裎 電路100的程式化字線PWL，係沿相同方向配置。相^地 配置於記憶體陣列1 〇的位元線此，及配置於程式化電路

578147 五、發明說明（36) 100的程式化位元線PBL1及PBL2，係沿相同方向配置。 正常記憶單元之隧道磁性電阻元件TMR與相當於程式單 元PRC1及PRC2的磁性電阻元件，係沿相同方向配置。據 此’在作為M R A Μ裝置的製造步驟的一環而設置的、施加沿 指定方向磁化隧道磁性電阻元件TMR内的固定磁化層用的 磁場的步驟中，也可同時磁化程式單元pRC的固定磁化 層。此外，該磁化步驟中，於各正常記憶單元之隧道磁性 電阻元件TMR及程式單元PRC中，自由磁化層也可沿與固定 磁化層相同方向磁化。也就是說，各隧道磁性電阻元件 TMR及程式單元PRC的電阻，均設定為Rmin。 因此，若正常記憶單元之隧道磁性電阻元件TMR與相當 於程式單元P R C 1及P R C 2的磁性電阻元件，沿相同方向配 置’並且’將電阻為R m i η的狀態定義為各程式單元的初期 狀態（非程式化狀態），則無設置將程式單元作為對象的專 用磁化步驟的必要。藉此，可簡略化麗Μ裝置的製造步 驟。 程式化電路1 0 0包括··控制供給程式化位元線pBL丨及 PBL 2的程式化電流± I w (p )的方向用的控制閘j 5 q、1 5 2、 1 60、1 62 ;及對應於程式化位元線pbli而設的電壓設定電 晶體 154、155 及 164、165。 控制閘1 5 0係輸出由第j個（]· : 〇〜k的整數）程式單元所 私式化的程式化資料PD j與在程式化動作時被驅動為η位準 的程式化信號PRG的NAND演算結果。控制閘丨52係輸出控制 閘150的輸出信號與程式化信號pRG的NAND邏輯演算結果。

C:\2D-CODE\92-01\91123101.ptd 578147 五、發明說明（37) 控制閘160進行與控制閘150相同的動作。控制閘162與控 制閘1 5 2相同，係输出控制閘1 6 0的輸出信號與程式化 PRG的NAND演算結果。 b 電壓設定電晶體154係由P通道MOS電晶體所構成，電性 耦合於程式化位元線PBL1的一端及電源電壓Vcc2之間。電 壓設定電晶體1 5 5係由N通道MOS電晶體所構成，電性輕入 於程式化位元線PBL1的一端側及接地電壓Vss之間。電& 設定電晶體164係由P通道MOS電晶體所構成，電性搞合^ 程式化位元線PBL1的另一端及電源電壓vCC2之間。電°壓'設 定電晶體1 6 5係由N通道MOS電晶體所構成，電性搞合於程 式化位元線PBL1的另一端側及接地電壓Vss之間。 電壓設定電晶體154及155的各閘極，與控制閘152的輸 出端連接。電壓設定電晶體1 6 4及1 6 5的各閘極，與控制間 1 6 0的輸出端連接。 電壓設定電晶體157係由P通道MOS電晶體所構成，電性 耦合於程式化位元線PBL2的一端及電源電壓vcc2之間。電 壓設定電晶體1 5 8係由N通道Μ 0 S電晶體所構成，電性_合 於程式化位元線PBL2的一端側及接地電壓Vss之間。電壓 設定電晶體1 6 7係由P通道MOS電晶體所構成，電性耦合於 程式化線PBL2的另一端及電源電壓Vcc2之間。電壓設 定電晶體1 6 8係由N通道MOS電晶體所構成，電性躺合於程 式化位元線PBL2的另一端側及接地電壓Vss之間。 電壓設定電晶體1 5 7及1 5 8的各閘極，與控制閘1 5 0的輸 出端連接。電壓設定電晶體1 6 7及1 6 8的各閘極，與控制閘

C:\2D-CODE\92-01\91123101.ptd 第41頁 578147 五、發明說明（38) 】6 2的輸出端連接。 除程式化資料寫入時以外（程式化信號prg=l位準），控 制閘150、152、160、162的各輸出係設定為H位準。據工 此，程式化位元線PBL1及PBL2的兩端，分別與接地電壓 。如圖1 1B所不，由於各程式單元係連接於M0S電 日日肢人程式化位元線間，因而，藉由將各程式化位元線與 接地電壓連接，除程式化資料寫入時以外，可實現圖7所、 示電流璜出放大器I 1 〇、1 2 〇的電路構成。 相對於此，於程式化資料寫入時（程式化信號= H位 f)，按照程式化資料PDj的位準，控制閘15〇及152的輸 ΐ二互，地設定為“立準及L位準的各一者。控制閉“ο 輸出’也同樣為互補設定。在此，控制閘15〇及 士 rw輸/成為相同位準’及控制閘152及162的輸出成為 相同位準。 p::如Φ 5 ΐ ί貝料PD j為Η位準時，對於程式化位元線 1 Μ方1 ί认疋電晶體155及164導通，電壓設定電晶體 ^ ^ 止。另一方面，對於程式化位元線PBL2，電壓 设疋電晶體157及168導通，雷—Η Α L ^ 、 等通電壓设疋電晶體158及167截 止。藉此’沿圖中虛複箭hS > PTU !姑〇 士证 頭所不方向，對程式化位元線 PBL1及PBL2流過分別向；5 士 a 扣， T 刀⑺肉反方向作用的程式化電流土 I w(P) 〇 另方面私式化=貝料P D j為l位準時，交換各電壓設定 電晶體的導通、截止，於铲儿y I又狭谷菟又疋 Φ眚螅荇®^ 私式化位元線PBL1及PBL2，沿圖 τ貫綠前頭所不方向，洁讲八Λ ^ · 仙·過为別與PD j為Η位準時相反方向 \\A312\2d-code\92-01\91123101.ptd <1 第42頁 578147 五、發明說明（39) 的程式化電流± I w ( p )。 藉由程式化電流;t I w ( p )，產生沿按照程式化資料pD ]·的 方向磁化程式單元pRC丨&PRC2用的沿磁化容易軸方向的程 式化磁場。又，與程式化資料PD ]·的位準無關，分別流過 程式化位元線PBL1及PBL2的程式化電流流向，為相互相反 的方向，因而，於程式化資料寫入時，程式單元pRC1及 PRC2係沿著磁化容易軸向相互相反的方向磁化。 程式化電路1 〇〇又具有對應於程式化字線PWL而設的選擇 電日日肢1 7 0。遥擇電晶體1 7 0於其閘極接收程式化信號p r g 的反轉信號/PRG，且電性耦合於電源電壓Vcc2與程式化字 線PWL的一端間。程式化字線PWL的另一端與接地電壓Vss 耦合。據此，於程式化資料寫入時，對於程式化字線pWL 流入一定方向的程式化電流Ip(P)。藉由程式化電流

Ip(P)，分別對程式單元PRC施加磁化困難軸方向的程式化 磁場。 在施加分別沿著磁化容易軸及磁化困難軸的程式化磁場 兩方的程式單元PRC中，進行寫入程式化資料⑼]·用地磁 化0 圖1 3為說明對於程式單元之輸出入信號用的圖。

簽照圖1 3，藉由磁化正常記憶單元中的固定磁化層的步 驟中，各程式單元被設定為初期狀態，程式單元pRC1及少 P R C 2的電阻R1及R 2被設定為r m丨n。該狀態下，若執行程式 化資料的讀出，如已說明之，從程式元件輸出的程式化^ 號0 a及0 b分別被設定為l位準及η位準。 °

C:\2D-C0DE\92-01\91123101.ptd 第43頁 578147 五、發明說明（40) 在將程式化資料（不良位址位元）記憶於程式元件用的程 式化資料寫入時，將程式化信號PRG設定為Η位準，同時， 按照程式化資料PD j，適用程式化狀態1及程式化狀態2之 任一狀態，使程式單元PRC1及PRC2之任一者的磁化方向， 從初期狀態變化，將電阻變化為Rmax。 具體而言’在程式化資料PD j為L位準的程式化狀態1， 供給使程式單元P R C 2之電阻R 2變化為R m a X的程式化電流。 相對於此，在程式化資料PDj為Η位準的程式化狀態2，供 給使程式單元PRC1之電阻ri變化為Rmax的程式化電流。

藉由程式化資料寫入，若對於從初期狀態變化為程式化 狀悲的程式化元件執行程式化資料讀出，則程式化信號必 a被設定為Η位準，又，程式化信號$ b係對應於程式化資 料的位準，設定為Η位準或l位準。 、 另一方面，f非程式化狀態、亦即維持初期狀態下的程 式化元件中，程式單元PRC1 &PRC2的電阻&Rmin，不: 期狀態變化。據此，若對於非程式化狀態的程式化元= 行程式化資料讀出，則程式化信號“及0b均設定為。位執 準〇 如此，若根據實施例丨之程式化元件，使用不經過 的製造步驟及磁化步驟而可製作及磁化的程式單元，、 憶1位兀的程式化資料，及同時記憶該程式化元件是。己 憶程式化資料的貧訊，且藉由電流檢測可高速讀出。。己 又，藉由如此之程式化元件，記憶用以替換補救缺 憶單元的不良位址位元等的資訊，可實現有效的冗餘

C:\2D-OODE\92-0]\91123101.ptd 五、發明說明（41) 構成。 [貪施例1的變化例。 、下，針對作為每 單元的動作可靠二只=例1的變化例1，考慮到確保各程式 參照圖U，相:的程式化資料的讀出動作，進行說明。 刻t2〇，輸入執"於時脈信號CLK的活性化的時刻11〇及時 令，作為使資料Λ料讀出動作或是資料寫入動作的命 資料寫入週期=週期或資料寫入週期開始者。若開始 行選擇動作被開始=照所輸入的位址信號的列選擇動作及 動裝置中，於列選擇動作及行選擇 必要。攄此有ΐ疋輸入的位址信號與不良位址是否一致5 期之指定is W從貧料讀出週期或資料寫人週期開始’於初 化元 ^ y, _ 貝枓亦即不良位址位元，將供仏夂铲 從程ί: 電ΛνΤ定為中間電壓Vm。藉此、，°使/ 行指定的替良位址，冗餘控制電咖可執 為如此般於每一週期讀出不良位址，對於程 :化資料讀出頻率，較對配置於記憶體陣列1〇 :正u: 早π及備用記憶單元的各者的記憶f料讀出頻㈣，己憶 於記憶體陣列10的正常記憶單元及備用；單元 、各者中，正常之資料讀出時施加於隧道磁性電二 TMR兩端的電壓，為電源電壓Vccl(讀出字線Ri π 態）。另-方面，藉由將程式化資料讀出時的控制；壓vcn

578147 五、發明說明（42) :::i!間，壓Vm，程式化資料讀出時施加於程式單元兩 而、°電壓’為接近中間電壓Vm的電壓（Vccl > Vm > 二：ϊ: ^抑制程式化資料讀出時之程式單元的通過 /ML可提升程式單元的動作可靠度。 的：m於上週期内’於不良位址所必要的冗餘判定結束後 定為i源電壓^刻5 中的期不間產）J制電壓Vcn係設 ρηΓ λα Φ . .. 6亥』間中，不產生通過各程式單元 按昭二$對應記憶單元行執行替換補救的構成中， = .、、、列k擇…果的讀出字線RR及寫入字線wn的活性化， 字'ίΓ/:關而可執行。#此，正常之資料讀出時 口貝出子線（述擇列）RWL的活性化期間Τη， =料讀出時將控制電壓VCR設定為中間電壓〜 間據5 g’ ^ Ϊ化貧料讀出時之程式單元的偏向電壓施加時 Η的正常記憶單元及備用記憶單元各者的資己：f 2 ^電流通過時間短。其結果，可提升程式單元的動= Y實施例1的變化例2 ] 參=15 ’實施例i的變化例2的程式化電路⑽， 所不構成比較，在含有對應於各程式化元件”，吒情、 =信號0a、0b用的傳輸閘TGa、TGb及閃鎖電路^、王工 專點存在差異。雖省略圖示，但對於各程 置傳輸閘TGa、TGb及閃鎖電路LTa、LTb。 5樣配 WA312\2d-code\92-01\91123101.ptd 第46頁 578147

傳輸閘TGa及閂鎖電路LTa，係對應於程式化信號0 a而 $又’傳輸閘T G b及閂鎖電路L T b ’係對應於程式化信號必匕 而設。傳輸閘TGa及TGb係於問鎖信號LS的活性化（Η^準） 的期間，分別對閃鎖電路LTa及LTb傳輸程式化信號0 a 0b。 化 閃鎖電路LTa及LTb係分別閃鎖分別介由傳輸閘TGa及TGb 所傳輸的程式化信號0a及0b。閂鎖電路LTa及LTb 資料係保持於電源投入期間中。 持 關於其他方面，因程式化電路丨00的構成與實施例1相 同，故而，不重複詳細說明。 圖1 6為說明根據實施例1之變化例2的程式化資許 作的動作波形圖。 、 # 參照圖16，於時刻t0，啟動MRAM裝置的動作電源，電源 電壓Vccl及Vcc2上升。在從電源啟動經過指定時間後的時' 刻tl，重設信號/RST從L位準變化為η位準，執行啟動序 列0

>對於各程式單元的程式化資料的讀出、亦即不良位址 讀出’係作為啟動序列的-|，以電源啟動為觸發而被 仃。按照重設信號/RST的變化，於時刻t2，將控制電壓 Vcn設定為中間電壓Vm(或是接地電壓Vss)。藉此，對於 程式化元件執行程式化資料的讀出，輸出按照程式化資 (不良位址位元）的程式化信號03及0。又，於從對應 式化信號知及0b的設定結束時間所設定的時刻U至二 指定期間内’將閃鎖信號LS驅動為H位準。藉此，從各$

578147 五、發明說明（44) -------^- 式化元件讀出的程丄 的期間保持於門雜:匕信號Φ a及Φ b，在電源被阻斷為止 在讀出程式二二路…及⑽。 下，於時刻t5以=且由問鎖電路LTa及LTb閃鎖的狀態 Vccl。於1後之=丄控制電壓仏11係設定為電源電壓 寫入週期7根據作時，於每一資料讀出週期或資料 不良位址的冗電路LTa、LTb的保持資料，執行按照 藉由如此之槿士 ^ 源啟動為觸發的^動^電，通過各程式單元，僅限於以電 位址所代表的將正令短期間。據此，即使於不良 情況，仍可提升程/有’要蒼照各週期的資訊程式化的 ί實施例/升以早％的動作可靠度。 顯示實施例2之程式化輸出入關連的電路構成。 “=〇V/r根广例2之構成中，再配置根據由程 式化電路1〇〇所知式化的不良位址，從外部顯示 控制 電路105之冗餘判定結果用的顯示器端子訃。 、 選擇電路109係從冗餘控制電路105接收備用致 SE1〜SEk，選擇性地將按照輸入信號端子“的 握b 號TSL的1個輸出至顯示器端子4b。藉此，藉由再使用δ 端子，從外部顯示冗餘控制電路1 〇 5之冗餘判定於 例如，於動作測試時，輸入對應由程式化電^路所 丨 式化的不良位址的位址信號ADD，只要顯示備用致& ^私 SE1〜SEk，即可有效確認程式化電路1 〇〇县 5 ^ 良位址。 疋否正確記憶不 C:\2D-CODE\92-01\91123101.ptd 第48頁 578147

或疋’也可不設置選擇電路1 〇 9，而使用k個顯示器端 子’從外部並聯顯示備用致能信號SE1〜SEk的各信號的構 成。 〇儿 [實施例3 ] 貫施例3中，說明有效供給程式化電流的構成。 ， 圖1 8為顯示進行實施例3之程式化電流供給用的第1構成 例的電路圖。 參照圖1 8，供給正常記憶單元的資料寫入電流土 I w用的 資料寫入電路51W，具有流入指定電流iw(Ref )用的電流供 給電路80，及構成電流鏡的p通道電晶體81及82。藉 此’供給内部節點NwO的電流係按照指定電流Iw(Ref )而被 設定。 資料寫入電路51 W又具有介由内部節點NwO接收動作電流 的供給進行動作的反相器8 4、8 5及8 6。反相器8 4、8 5及8 6 各者係接收電源電壓Vcc2及接地電壓Vss進行動作。 反相器8 4係將寫入資料DI N的電壓位準反轉後傳輸至資 料匯流排DB。反相器85係將寫入資料DIN的電壓位準反轉 後傳輸至反相器8 6的輸入節點。反相器8 6係將反相器8 5的 輸出反轉後傳輸至資料匯流排/DB。因此，資料寫入電路 5 1 W係按照寫入資料D I N的電麼位準，將資料匯流排d B及 /DB設定於電源電壓Vcc2及接地電壓Vss的各一者。 於實施例3之第1構成中，對於程式化位元線pblI及PBL2 供給程式化電流± I w (p )用的構成，與圖丨2所示構成比 較，在電壓設定電晶體1 54及1 57分別電性耦合於，與資料

578147

寫入電路51W共用的内部節點Nw〇，及程式化位元線pBU、 PBL2 —端間上存在差異。 只要以相同形狀、相同磁化特性來設計程式單元pRC及 構成正常記憶單元及備用記憶單元的隧道磁性電阻元件 TMR」程式化電流± lw(p)的電流量，即可與正常記憶單元 的資料寫入電流± I w相同進行設定。據此，共用由資料寫 入電路51W所使用的電流供給電路8〇，不會招致電路面積 的增加，而可供給最為適宜的程式化電流。 再於圖18所示構成中，取代圖12所示控制閘16〇、162及 電壓設定電晶體164、165、167、168，配置電晶體開關 175。將程式化信號PRG設定於電晶體開關175的閘極。其 他部分的構成與圖1 2相同，故而，不重複詳細說明。 如已說明之，於程式化資料寫入時，與程式化資料叩〕· 的位準無關，對於程式化位元線PBL1 &pBL2，分別流過相 反方向的電流。 據此，若按照程式化資料PD j的位準，將程式化位元線 PBL1及PBL2的各一端，電性耦合於電源電壓Vcc或接地電 壓Vss ’則關於程式化位元線PBL1及PBL2的另一端彼此， 只要藉由電晶體開關1 7 5電性麵合，即可於程式化資料寫 入時，流過與圖1 2說明之情況相同的電流。藉此，可削減 程式化電路的面積。 又，圖1 2之構成中，也可取代控制閘1 6 〇、1 6 2及電壓設 定電晶體1 6 4、1 6 5、1 6 7、1 6 8，而配置電晶體開關1 7 5。 圖1 9為顯示進行實施例3之程式化電流供給用的第2構成

578147 五、發明說明（47) 例的電路圖。 參照圖1 9，控制字線驅動器3 0中的寫入字線WWL的活性 化的寫入字線驅動部3 0W，具有流過規定正常記憶單元的 資料寫入電流I p的指定電流I p (R e f )用的電流供給電路 9〇 ;及構成電流鏡的P通道MOS電晶體91及92。藉此，對内 部節點Nw 1的供給電流，係按照指定電流I p(Re f)而設定。 寫入字線驅動部30W又具有分別對應於寫入字線WWL1〜 WWLn而設的驅動單元WD1〜WDn。各驅動單元WD1〜WDn係由 介由内部節點N w 1接收動作電流的供給進行動作的反相器 所構成。各驅動單元WD1〜WDn係接收電源電壓Vcc2及接地 電壓V s s的供給進行動作。 列解碼器20按照列位址RA，將對應列解碼信號RDC1〜 R D C η中的選擇列的1個信號驅動為l位準。相應地，對應驅 動單元WD1〜WDn中的選擇列的1個單元，係將對應的寫入 字線W W L驅動為選擇狀態（Η位準：電源電壓v c c 2 )。 於貫施例3之第2構成例中，對於程式化位元線pBL丨及 PBL2供給程式化電流ip(p)用的構成，與圖12所示構成比 較’在選擇電晶體1 70電性耦合於與寫入字線驅動部3〇w共 用的内部節點Nwl，及程式化字線PWL間上存在差異。其他 部分的構成與圖1 2相同，故而，不重複詳細說明。 此外，對於程式化位元線PBL1&PBL2，與圖18所示構成 相同’取代圖1 2所示控制閘1 6 〇、1 6 2及電壓設定電晶體 164、165、167、168，配置電晶體開關175。 只要以相同形狀、相同磁化特性來設計程式單元pRc及

578147

構成正常記憶單元及備用記憶單元的隧道磁性電阻元件 /關於程式化電流± Ip(P)的電流量，也可與正常記憶 單兀的貧料寫入電流IP相同進行設定。據此，共用寫入字 線驅動部30W内的電流供給電路90，不會招致電路面積的 增加，而可供給最為適宜的程式化電流。 [實施例4 ] 貫施例4中’說明有效配置多個程式單元的構成。 圖20為顯示根據實施例4之程式單元的配置的電路圖。

押圖2 〇中，代表性地顯示含於程式化電路1 〇 〇的多個程式 單兀中的，對應記憶同一不良位置的各位元用的程式化元 件PU0〜PUh的程式單元的配置。 私式化π件PU0〜puh各者中，程式單元PRC1及PRC2分別 與f對配置的程式化位元線PBL1及PBL2電性耦合。 刀別對應於程式化元件Ρυ〇〜puh配置有程式化字線pwL〇 〜PWLh。也就是說，構成相同程式化元件的程式單元與共 用的程式化字線PWL對應配置。 又’私式化字線PWL0〜PWLh與電源電壓vcc2間，分別配 置有遥擇電晶體170-0〜170-h。選擇電晶體170_0〜；17〇 - h

的各閘極内，分別輸入對應於程式化元件同〇〜puh而設的 程式化信號/PRG0〜PRGh。程式化信號/pRG() 〜pRGh在對應 的私式化元件PU被作為程式化資料寫入的對象的情況，被 •，動為L位準。據此’再成為程式化資料寫入的對象的程 ，、化兀件中，分別對於程式單元pRcl 供給程式化電

578147 五、發明說明（49) 對於成對配置的程式化位元線PBL1 APBL2供給程式化電 流± Iw(P)用的構成，與圖18及圖} 9所示構成比較，在取 代電晶體開關1 7 5，配置如由金屬配線構成的連接部丨7 6上 存在差異。如此，省略電晶體開關][75的配置，即使常時 性電性耦合程式化位元線PBL1及PBL2的另一端彼此，也可 與圖1 2、圖1 8及圖1 9相同，進行程式化資料寫入時之程式 化電流± Iw(P)的供給，及程式化資料寫入以外之程式化 位元線PBL1及PBL2的電壓設定。也就是說，即使於圖1 2、 圖18及圖19中，程式化位元線PBL1及pBL2的另一端彼此， 也可不使用電晶體而藉由連接部丨7 6電性耦合。 藉由如此之構成，在呈行列狀有效配置程式單元的基礎· 上，可於每一程式化元件，執行按照程式化資料pD ]·的程 式化資料的寫入。 [實施例5 ] 如實施例1至4所示，記憶用於冗餘程式等的程式化資料 用的程式化7G件，有必要將其動作可靠度設定為充分高於 執行正常的資料記憶的各記憶單元。據此，於實施例5 中，說明有關動作可靠度高的程式化元件的構成。 參照圖2 1，在實施例5之程式化元件pu#中，程式單元 PRC1包括串聯連接於n通道MOS電晶體113及接地電壓Vss間 的與隧道磁性電阻元件TMR相同的多個磁性電阻元件。相 同地’权式單元PRC2具有串聯連接於n通道m〇s電晶體123 及接地電壓V s s間的磁性電阻元件。 圖2 1中，顯不由2個磁性電阻元件構成各程式單元pRc的

578147 五、發明說明（50) 例子。也就是說，程式單元PRC 1包括串聯連接的磁性電阻 元件P R C1 a及P R C1 b ’程式單元p r c 2包括串聯連接的磁性電 阻元件PRC2a及PRC2b。磁性電阻元件pRCla、PRcib、 PRC2a及PRC2b各者，均具有與圖7所示程式單元PRC1及 PRC2相同的構成。 又，實施例5之構成中，程式單元PRC1及PRC2的電阻係 設定為2x Rmin及2x Rmax中任一電阻值，因而，取代傳輸 電阻115及125而配置傳輸電阻116及126。傳輸電阻116及、 126之電阻值係設定為2xRmax+Z\R。程式化元件pu#的其 他部分的構成，與圖7所示程式化元件PU的構成相同，故 而不重複詳細說明。 藉由如此之構成，於程式化資料讀出時，可抑制構成程 式單元的各磁性電阻元件的通過電流量，可提升程式單 元的動作可靠度。 圖2 2為說明根據實施例5之對於程式單元供給程式化電 流的電路圖。 參照圖2 2，構成程式單元p R c 1的磁性電阻元件p r [ 1 a， 係對應配置於程式化字線PWL1，與程式化位元線pBL1的交 點。磁性電阻元件PRClb，係對應配置於程式化字線pwL2^ ，與程式化位元線PBL1的交點。 、 相同地，構成程式單元PRC2的磁性電阻元件1^(：23，係 對應配置於程式化字線PWL1，與程式化位元線pBL2的交” 點。磁性電阻元件PRC2b，係對應配置於程式化字線 PWL2，與程式化位元線pBL2的交點。 、

578147 五、發明說明（51) 對於成對配置的程式化位元線PBL1及PBL2，藉由與圖18 及圖19說明之相同構成，供給對應程式化資料PD j的程式 化電机± I w (P)。又，如圖2 〇所示，也可取代電晶體開關 1 7 5，配置由金屬配線構成的連接部丨7 6。 又/使對應於相同程式化元件配置的程式化字線及 PWL2形成成對配置，其—端彼此係藉由金屬配線 的連接部Π7電性耗合。又，一方之程式化字線pwu的另 一端係介由選擇電晶體丨7〇與電源電壓Vcc2連接。 之程式化字線PWL2的另一端與接地電壓Vss連 入選擇電晶，◦的程式化信號/順的活性化 =⑽WL2作為往返電流線流過指定方向的㈣= 流Ip⑺，可將磁化困難轴方向的程式 電 性電阻元件。 ❿刀y谷磁 又，藉由流入程式化位元線PBL1 &PBL2的按昭 料PD]的程式化電流± Iw(P)所生成的沿著磁場容、易轴方匕二 的私式化磁場，可沿相同方向將構成相同程。 性電阻元件磁化，且、可沿互異方向將構成互異程式磁 的各磁性電阻元件磁化。藉此，即使對於根ς ^早兀 動作可靠度高的程式單元，也可進扞相η 貝也例5之 入。 以進灯相冋的程式化資料寫 [實施例6 ]

實施例6中，說明動作邊限及動作可靠度高 件的其他構成例。 矛式化7C 參照圖23，根據實施例6之程式化元件，與根據圖7所示

C:\2D-CODE\92-01\91123101.ptd 第55頁 578147 五、發明說明（52) -- 實施例1之程式化元件的構成比較，在取代傳輸電阻丨丨5及 125而分別配置程式單元PRC1# &PRC2#等點上存在差異。 程式單元PRC1#及PRC2#各者，與程式單元pRClApR(^相 同’具有與構成各記憶單元MC的隧道磁性電阻元件相 同的形狀及構造。程式單元PRC1#係連接於電流讀出放大 為1 1 0中的電晶體11 4與接地電壓v s s間。相同地，程式單 元PRC2#係連接於電流讀出放大器120中的電晶體124與接 地電壓Vss間。 ” 此外，省略圖7所示邏輯閘130 (XOR閘）的配置，節點N1 及N2的電壓位準分別相當於程式化信號必&、必b。也就是 說，程式化元件PU包括：記憶相當於程式化信號必a的i位❿ 元信號用的程式化暫存器30 0a ;及記憶相當於程式化信 號0 b的1位元信號用的程式化暫存器3 〇 〇 b。 於程式化資料讀出時，控制電壓Vcrl被變化為中間電壓 Vm(Vss <Vm <Vcc)。相應地，程式化暫存器3〇〇a中，電流 言買出放大器11 0係將按照控制電壓v c η的偏向電壓施加於程 式單元P R C 1及P R C1 #各者的兩端，按照兩者的通過電流 差、亦即兩者，的電阻R1及R1 #的比較，生成程式化信號0 a。程式化信號0 a顯示對應之程式化元件為非程式化狀態 及程式化狀悲之任一者。相同地，程式化暫存器3 〇 〇 b中， 電流讀出放大器1 20係將按照控制電壓Vcn的偏向電塵施加 於程式單元P R C 2及P R C 2 #各者的兩端，按照兩者的通過電 流差、亦即兩者的電阻R2及R2#的比較，生成程式化信號 0 b。程式化信號0 b顯示成為程式化狀態的對應程式化元

第56頁 578147 五、發明說明（53) 件所記憶的程式化資料的位準。 圖2 4為顯示根據實施例6之程式化元件之程式單元的電 阻與程式化元件的狀態等的對應關係圖。 、，照圖24，於初期狀態中，構成程式化暫存器3〇〇a之程 式單元PRC1及PRC1 #，係沿相互相反的方向磁化，各自的 電阻係設定為Rl=Rmax、Rl# = Rmin。另一方面，構成程式 化暫存器3 0 0b之程式單元PRC2及PRC2#，係沿相同方向磁 化，各自的電阻R2及R2#均設定為如Rmin。 於程式化狀態時，構成程式化暫存器3 〇 〇 a之程式單元 PRC1及PRC1#，係分別沿與初期狀態相反的方向磁化。也 就是說’各自的電阻係設定為R1 = η、R1 # = Rmax。另一 方面，構成程式化暫存器3 0 01)之程式單元？1?〇2及？1^2#， 係沿相互相反的方向磁化，分別寫入互補的資料。也就是 說’僅程式單元PRC2及PRC2#的一方，係沿與初期狀態互 異的方向磁化。此時，被改寫磁化方向的該一方的程式單 元，係按照所寫入的程式化資料而被選擇。 也就是說，於程式化資料寫入時，選擇性地執行改寫程 式單元PRC2的磁化方向，維持程式單元的磁化方向 與初期狀態相同的資料寫入（R2 = Rmax、R2# = Rmin : 「程式 化狀態1」），及改寫程式單元PRC2 #的磁化方向，維持程 式單元PRC2的磁化方向與初期狀態相同的資料寫入 (R2 = Rmin、R2# = Rmax : 「程式化狀態2」）中任一者。 相對於此，在未執行程式化資料寫入、亦即非程式化狀 態的程式單元中，程式單元PRC1、PRC1#、PRC2及PRC2#的

C:\2D-CODE\92-01\9ll23101.ptd 第57頁 578147

各自磁化方向、亦即電阻未從初期狀態時變化。 以下，參照圖25A〜圖25C，說明從實施例6之程式化元 件之程式化資料讀出時及寫入時的程式化信號的位準。 蒼照圖25A，於初期狀態，程式化暫存器3〇〇3中，由於 程式單元PRC1之電阻R1較程式單元PRC1#之電阻R1#大若 執行程式化資料讀出’節點N1的電壓、亦即程式化信號0 a係没疋為顯示非程式化狀邊的l位準。另一方面，程气化 暫存器30 0b中，由於程式單元pRC2&PRC2#之電阻R2^R2# 為相同位準，即使執行程式化資料讀出，節點…的電壓、 亦即程式化信號0 b並不固定。但是，在構成一對的程式 化#號0 a被设定為顯示非程式化狀態的l位準的情況，對 應的程式化信號4 b並無意義，因而，即使程式化信號0 b 不固定，也不會產生壞影響。 參照圖25B，於程式化資料寫入時，程式化暫存器3〇仏 中，由於程式單元PRC1及PRC1#間之電阻的大小關係被互 換，因此，私式化#號0 a從顯示非程式化狀態的[位準變 化為顯示程式化狀態的Η位準。另一方面，程式化暫存器 3 0 0 b中，按照寫入的程式化資料的位準，執行根據上述程 式化狀悲1及程式化狀態2中任一狀態的程式化資料寫入， 對於程式單元PRC2及PRC2#寫入互補的資料。其結果，於 根據私式化狀,%、l(R2 = Rmax、R2# = Rmin)的程式化資料寫入 的執行時’來自程式化暫存器3 〇 〇 b的程式化信號0 b被設 定為L位準，於根據程式化狀態2(R2 = Rmin、R2# = Rmax)的 程式化資料寫入的執行時，來自程式化暫存器3 〇 〇 b的程式

578147 五、發明說明（55) 化信號0 b被設定為Η位準。 圖25C顯示來自程式化狀態的程式化元件的程式化資料 4出動作’於程式化資料讀出時，在將按照控制電壓y c η 的指定偏向電壓施加於各程式單元的基礎上，藉由電流讀 出放大裔1 1 0及1 2 0 ’生成程式化信號0 a、0 b。於程式化 狀悲之程式化το件中，程式化信號0 b顯示程式化狀態1及 程式化狀態2中任一狀態、亦即記憶位元的程式化資料 的位準j方面，程式化信號0 a即使為程式化狀態！及 程式化狀態2中任一狀態、亦即記憶位元的程式化資料 的位準，仍被設定為Η位準。 —根據貫施例之構成，程式化暫存器3〇〇&、3〇〇b各者係 猎由2個程式早元、亦即择由劈置$ ,、 程式化信號。另—方面错如兀的；成，記憶1位元的 刀回 如圖Z所不，各記情星开Μ Γ在益 由1個隧道磁性電阻元件TMR、亦 單 成曰 執行1位元的資料記憶。 早早兀的構成， 據此’於程式化電路φ 么彳 罝仞砧铲々几祕士 中為1位的程式化信號的記憮 靠ΐΐ器：…，較執行正常資料記憶“ ί 二Γ，即使記憶單元處於正常動作 的動作不穩定化的象化兀件產生誤動作而造成MRAM裝置 % 器110及12。】v路構成中’調整輪入電流讀出放大 成將施加於inm'，二於厂程式化資料讀出時，構 加於隧道膜的電場，設次 式早兀中的施 疋為阜乂正吊-貝料讀出時之施加於各

578147 _ 五、發明說明（56) ί 2=二隨道磁性電阻元件TMR兩端的的電壓(施加於隨 的電％)小的構成。藉此，可 記憶單元的可靠度，提高程式 執仃正？广？ 此之控制電壓的讯—山-r门描I 的可罪度。又，如 成的組合。°又疋’可同樣適用於與實施例1至4的構 尤其是’若使用將如實施例1之轡 所執行的程式化接中社要仅姓认ρ^化例2所不電源啟動時 執行寇4仆_ Μ出、、。果保持於閂鎖電路的構成，則高速 之料讀出的必要性減低。據此，在如此 各程式單元兩端的施加電壓（ =罪^&先，降低 加電場。 U堝门電壓），降低隧道膜的施 此外，圖23之構成所示各程式單元，盥 5之構成相同，可為串鹋、鱼 ”圖21所示貫施例 構成。糟此，可提升各程式單元的動作 &件TMR的 或是’如圖26所示，也可為將夂又。 式單元配置的随道磁性電阻元件“積，中作為程 中的隧道磁性電阻元件tmr大的構成。為較έ己憶早 化資料讀出時，由於程式單元的^t此，於程式 MC中的隧道磁性電阻元 匕面積較記憶單元 二々，、 件TMR大的電流通過面藉以 摘if單元的電阻較各記憶單元mc中的電V,大 。此之構成，在由各程式單元與 /、。 於兩端的偏向電壓為相同 ϋ隐早元，施加 憶資料位準）的差異所亦即記 側較大。其結果，由於程式單元側電的"以 貝田瓊限較記憶單元 第60頁 \\A312\2d-code\92-01\91123101.ptd 578147 五、發明說明（57)

MC大，因而，可較執行正常之資料記憶的 度’提高程式化暫存器的可靠度。 k兀的U

[實施例7 ] 如實施例1至6所示，在使用與MTJ記憶單元相 單元記憶，冗餘補救等的程式化資料 王揮 發性且：多次改寫地記憶此等程式化資料。例二非揮 说明假疋使用如此之程式單元來記憶 MRAM裝置的程式化方法。 飞化貝讯的情況的 圖27為說明根據實施例7 iMRAM 式化方法的流程圖。 式化貝訊的知 夢照圊27，完成晶圓製作用的晶^ ^ MRAM ^ 4 ,t Β, ffl „ , χ , ^ ^ ^ „ 試檢測出的缺陷記憶單元的程式化資訊寫入程式化；路/ (製程Ρ110)。又，脾MRAM姑里、、，λ I 、土 枉式化電路 ^ % m ^ ύ ^ ^ 哀置迗入加速顯著的初期缺陷用 的日日圓狀悲下的老化試驗（製程pi2 結束後進行封裝（製程P130)。 曰曰圓老化u 封裝後的M R A Μ裝罟力：駐& μ & & -Γ* , 於f制π pi 、，置在封破後的狀恶下被再次送入老化試 ，衣王 。對封裝後的老化試驗結束後的MIUM f置進 行最終的動作測試。於詖私从如奸由不佤叩MKAM裒置進 認被記憶於各程式化元^的^ ^吹可從外部監視、確 ^式化兀件的程式化貢料、亦即由製程Ρ110 寫入的私式化貧訊（製程Ρ150)。 此Μ之式視功能’可藉由具有根據圖1 7所示實施 :歹2二集成的程式化電路1〇〇來執行。具體而言，於動作 ’貝0 4 &私式化電路i 〇 〇輸入對應被程式化的不良位址

578147 五、發明說明（58) :位巧ADD ’只要監視備用致能信咖 有效碟認是否正確將不良位址記憶 即可 藉由製程m。所獲得的最終缺陷記憶：電：10°。 冗餘補救而被補救（製程P16G)。也就 電路100的程式化資訊可由該製程所改寫。靈活運於私式化 磁場施加而可任意改寫非揮發性的記憶資料的MTJ記= 兀：特性，即：於封裝步驟後改寫暫時寫入封裝步驟前的 程式化貧訊。其結果，可非揮發性地記憶反 終測試結果的程式化資訊。 π傻的敢 於製程Ρ1 60結束後，確定最終應記憶於程式化電# 式化資訊、亦即對於各程式化暫存器的程式化信號。據 此，使在其後無誤改寫程式化暫存器的記憶内容的情況發 生，而於至少一部分的程式化暫存器的各自中，鎖定程^ 化狀態，非可逆性地固定該記憶内容（製程Ρ170)。於鎖定 程式化狀態後，MRAM裝置出庫被進行組裝（製程ρΐ8〇)。 其-人，說明製私Ρ1 7 0之貫現程式化狀態的鎖定功能用的 構成。 圖28為說明具有程式化狀態的鎖定功能的程式化暫存器 的構成用的電路圖。 參照圖2 8，如圖2 3所說明之，程式化暫存器3 〇 〇相當於 記憶1位元的程式化資料信號用的單位。程式化暫存器具 有電流讀出放大器11 0、程式單元p R c、及比較電阻部 2 0 5。比較電阻部205具有固定電阻20 6、207，電阻206的 電阻值相當於隧道磁性電阻元件了^!1?的電阻1^111丨11，電阻207

578147 五、發明說明（59) 的電阻相當於△ R / 2。也就是說，由比較電阻部2 〇 5的電阻 Rcp = Rmin+ AR/2所顯示。程式單元PRC係由與各記憶單元 MC相同的隧道磁性電阻元件TMR所構成。程式單元PRC係連 接於節點N 0及電源節點2 0 0間。電源節點2 〇 〇於正常時供給 接地電壓V s s。 在未鎖定程式化狀態的程式化暫存器中，由於隧道磁性 電阻元件TMR中的隨道膜未被破壞，因而，程式單元pRc與 各記憶單元MC中的隧道磁性電阻元件TMR相同，具有電阻 Rmax及Rmin中任一者。

圖2 9 A顯示程式化狀態的鎖定前的程式單元pRC的電阻特 性。參照圖2 9 A，程式單元p R c的電阻，係沿著其磁場容易 軸方向E A，在施加超過反轉自由磁化層的磁化方向的必要 臨限值的磁場的情況反轉，被設定為Rmax &Rmin中任一 者。如圖1 2等已說明之，藉由對於程式單元pRC施加來自 程式化字線PWL·及程式化位元線PBL的兩方的資料寫入磁 場，可執行資料寫入（磁化方向的反轉）。 再度參照圖28，只要將集中有程式單spRC内的固定磁 化層及自由磁化層的磁化方向的情況定義為初期狀態，則 初期狀態之程式單元PRC的電阻相當於Rmin。藉由如此般

定義初期狀態，則設置將程式單元pRC作為初期狀態用的 專用磁化步驟變得並無必要。 其結果，於初期狀態中，程式單元pRC的電阻較比較電 阻部2 0 5的電阻Rep小。據此，節點N丨係設定為H位準（電源 電壓Vccl)。其後，於圖27所示製程P11〇及pi6〇中，為記

578147 五、發明說明（60) 憶程式化資料，在有必要從節點N1輸出L位準信號的情 況’對於程式單元PRC執行資料寫入，其電阻從變化 為Rmax。此時，由於程式單元PRC的電阻較比較電阻部2〇5 的電阻Rep大，因而，從節點N1輸出L位準信號。 於圖27所示製程P160中，對於被多數配置的程式單元 PRC中的維持初期狀態殘留的局部程式單元、應從節點N1 輸出Η位準信號的程式單元，注意使其後不致執行錯誤資 料寫入般，鎖定程式化狀態。於鎖定時，例如，將節點㈣ 設定為接地電壓Vss，電源節點2〇〇設定為負電壓一Vnn。負 電壓-Vnn係設定為可將可絕緣破壞隧道膜的電場施加於該 隧道膜狀。破壞隨道膜的程式單元PRC的電阻係被非可逆 地固定。 圖2 9 B顯示程式化狀態的鎖定前後的程式單元的電阻特 性。 參妝圖29B，程式單元PRC的鎖定後的電阻，係固定為較 Rmax及Rniin中任一者均低的電阻Rbl。在破壞了鎖定後隧 道膜的程式單兀中，藉由磁性資料寫入，其電阻不產生變 化，生成於節點N1的程式化信號被固定於η為準。 圖3 0為說明程式化狀態的鎖定時的施加電壓的圖。 圖30與圖11Β相同，齦示程式單元的剖面圖。相當於電 晶體1 13與程式單元PRC的連接節點的節點Ν〇，相當於耦合 於源極/汲極區域212及程式單元pRC間的金屬配線層们上 形成的金屬配線260。此外，電源節點2〇〇相當於程式化位 兀線PBL。據此，只要於鎖定動作時，將金屬配線26〇連接

578147 五、發明說明（61) 於接地電壓Vss，同時，從未圖示的負電壓產生電路供給 負電壓-Vnn至程式化位元線pbl即可。 如此，藉由與正常之程式化資料讀出時相同，設定程式 化狀悲的鎖定時、亦即程式單元的隧道膜破壞時的施加電 壓的極性，即可確實實現鎖定後之所需電阻。 又’在圖2 8所示構成中，顯示藉由隨道膜的炼斷，將程 式單元PRC的電阻固定為較2種類的電阻Rmax、Rmin中任一 者均小的構成，但是，相反地，也可將比較電阻部2 〇 5側 的電阻固定設定為較Rmin 、Rmax兩者均高、或低。如此 之構成，例如，可為由MIS(Meta卜Insulator

Semiconductor)電晶體等構成比較電阻部205的電阻206、 2 0 7 ’且高電壓破壞該μ I S電晶體的絕緣膜，而非可逆地將 構成比較電阻部20 5的電阻2 06、20 7固定於Rep <Rmin的構 成，或是，可為利用金屬配線形成電阻2 〇 6、2 〇 7，藉由流 過大電流於該金屬配線進行熔斷，而非可逆地將比較電阻 部20 5的電阻固定於Rcp >Rmax的構成。或是，也可與程式 單元PRC串聯，插入可由大電流熔斷的金屬配線，設定為 較Rmax非可逆地增大鎖定後的程式單元的電阻。 又’實施例1至7中，代表性地說明了將特定缺陷記憶單 元用的不良位址作為程式化資訊記憶於程式化電路丨〇 〇的 構成’但是，本發明之適用範圍並不僅限於此種構成。 例如’也可為按照記憶來/程式化電路丨〇 〇的程式化資訊 來設定規定圖1 8及圖1 9所示資料寫入電流量用的指定電流 I w ( R e f )及I p (R e f )的調譜、内部電源電壓的調諧的構成。

\\A312\2d-code\92-01\91123101.ptd 第65頁 578147 五、發明說明（62) 如此般，也可使用本發明之程式化電路，記憶有關MR AM裝 置的内部電路的動作條件、及作為程式化資訊記憶MRAM裝 置的動作模式等。 元件編號之說明 CMD 控 制 信 號 ADD 位 址 信 號 DIN 寫 入 資 料 DOUT 讀 出 資 料 CLK 外 部 時 脈 信 號 PRG 驅 動 程 式 化 信號 RA 列 位 址 CA 行 位 址 BL 及/BL 位 元 線 WWL 寫 入 字 線 RWL 讀 出 字 線 MC 正 常 記 憶 單 元 RD1〜 RDk 冗 餘 電 路 RD 冗 餘 電 路 RWL1 〜RWLn 讀 出 字 線 WWL1 〜WWLn 寫 入 字 線 BLP1， -BLPn 元 線 對 SBLP1 〜SBLPk 備 用 位 元 線 對 SBL 及/SBL 備 用 位 元 線 Vcc 1 、Vcc2 電 源 電 壓

\\A312\2d-code\92-01\91123101.ptd 第66頁 578147 五、發明說明（63) V s s Vcn SMC TMR ATR DMC TMRd ATRd Rd 接地電壓 控制電壓 備用記憶單元 隧道磁性電阻元件 存取電晶體 虛設記憶單元 虛設電阻元件 虚設存取元件 電阻 DRWL1及DRWL2 虛設讀出字線 CSL1〜CSLm 行選擇線 SCSL1〜SCSLk備用行選擇線 SCV1〜SCVk 行驅動器 SE1 〜SEk DBP DB 及/DB CSG1 〜CSGm 備用致能信號 資料匯流排對 資料匯流排 行選擇閘 SCSG1〜SCSGk備用行選擇閘 FAD1〜FADk 不良位址 RJU1〜RJUk 冗餘判定單元 行位址位元 CAB <0 : h > (CAB(O)〜CAB(h)) PU 程式化元件 PU0〜PUh 程式化元件 程式化信號 0a〇 〜0ah 及 0b〇 〜0bh

\\A312\2d-code\92-01\91123101.ptd 第67頁 578147 五、發明說明（64) 0 a及必b 程式化信號 JGO 〜JGh 一致判定閘 CPDR 預解碼信號 NE 標準致能信號 CPD 行預解碼信號 Ip 資料寫入電流 ± I w 資料寫入電流 Is 讀出電流 PRC1 、 PRC2 程式單元 Rr e f 電阻 N1 節點 /N1 節點 N2 節點 /N2 節點 V m 中間電壓 SUB 半導體主基板上 PR Ap 形區域 Ml 第1金屬配線層 M2 第2金屬配線層 PBL1 、 PBL2 程式化位元線 ± Iw(P) 程式化電流 PDj 程式化貧料 TGa 、 TGb 傳輸閘 LTa 、 LTb 閂鎖電路

C:\2D-CODE\92-01\91123101.ptd 第68頁 578147

五、發明說明（65) TSL 資 料 選 擇 信 號 WD1〜 WDn 驅 動 單 元 RDC1 〜RDCn 列 解 碼 信 號 Nw 1 内 部 ΛΑ- 即 點 /PRGO 〜PRGh 程 式 化 信 號 PU# 程 式 化 元 件 PRCla 、PRClb 磁 性 電 阻 元 件 PRC2a 、PRC2b 磁 性 電 阻 元 件 Rbl 電 阻 NO 即 點 FL 固 定 磁 化 層 VL 自 由 磁 化 層 TB 隧 道 障 壁 (隧道膜） EA 磁 化 容 易 轴 HA 磁 化 困 難 軸 Hwr 資 料 寫 入 磁 場 Hsw 開 關 磁 場 ΔΗ 邊 限 1 MRAM 裝 置 2 位 址 端 子 3 控 制 信 號 端 子 4a 信 號 端 子 4b 顯 示 器 端 子 4c 韻丨j 入 信 號 端 子 第69頁 \\A312\2d-code\92-01\91123101.ptd 578147 五、發明說明（66) 5 控 制 電 路 10 記 憶 體 陣 列 20 列 解 碼 器 25 行 解 石馬 器 26 位 址 預 解 碼 電 路 27 控 制 閘 28 解 碼 電 路 及 驅 動器 30 字 線 馬區 動 器 30W 寫 入 字 線 馬區 動 部 40 相 反 側 區 域 51W 資 料 寫 入 電 路 51R 資 料 感 測 電 路 50 ^ 60 讀 出 /寫入控制電路 62 短 路 開 關 電 晶 體 64 預 充 電 電 晶 體 66 控 制 閘 62-1〜62-m、62-si〜62-sk 短路開關電晶體 64-la 、64-lb 〜64-ma 、64-mb 及64-sla 、64-sib 〜64-ska 、 64-skb 預充電電晶體 66 - 1 〜66 - m、66- si 〜66 - sk 控制閘 80 電流供給電路 81、82 P通道MOS電晶體 8 4、8 5及8 6 反相器

C:\2D-CODE\92-01\9I123101.ptd 第70頁 578147 五、發明說明（67) 90 9卜92 100 105 106 107 108 109 110 〜120 112 113 114 115 M25 116 、 126 121 、 122 123 、 124 130 電流供給 P通道MOS 程式化電 冗餘控制 標準存取 邏輯閘 邏輯電路 選擇電路 電流讀出 P通道MOS N通道MOS N通道MOS 基準電阻 傳輸電阻 P通道MOS N通道MOS 邏輯閘 電路 電晶體 路 電路 控制閘 放大器 電晶體 電晶體 電晶體 電晶體 電晶體 « 150 、 152 、 160 、 162 控制閘 154、155、164、165 電壓設定電晶體 157、158 電壓設定電晶體 167、168 電壓設定電晶體 170 選擇電晶體 170-0〜170-h選擇電晶體 175 電晶體開關

\\A312\2d-code\92-01\91123101.ptd 第71頁 578147 Φ 五、發明說明（68) 176 連 接 部 177 連 接 部 200 電 源 /r/r 即 點 205 比 較 電 阻部 2 0 6 ^ 207 固 定 電 阻 210 ^ 220 源 極/沒極區域 212〜 222 源 極/汲極區域 230 閘 232 閘 240 障 壁 金 屬 242 障 壁 金 屬 250 金 屬 膜 252 金 屬 膜 260 金 屬 配 線 3 0 0a 程 式 化 暫存器 3 0 0b 程 式 化 暫存器

C:\2D-CODE\92-0]\9]123101.ptd 第72頁 578147 圖式簡單說明 圓1為顯+ 士又义 圖。 ”、 本务明之MRAM裝置1的全體構成的概略方塊 ^顯：圖1所示之記憶體陣列的構成的電路圖。 1U ^ 不冗餘控制電路構成的方塊圖。 图^说明圖3所示冗餘判定單元的構成的方塊圖。 示列解碼器之概略構成的方塊圖。 料;入、^况明MRAM裝置之替換補救用的資料讀出動作及資 枓f入動作時的動作波形圖。 顯示實施例i之程式化元件的構成的電路圖。 關：圖、。顯不私式單元之電阻與程式化元件的狀態的對應 作Γ的A :為說明程式化資料讀出時及寫入時的程式化 乜就的位準的動作波形圖。 圖1 〇為說明程式單元的配置的概念圖。 置=V:UBm 成示於程式化資料寫入時供給程式化電流用的構 U:兒月對於程式單兀之輸出入信號用的圖。 圖14為汍明根據實施例i之變化例1的程 作的動作波形圖。 飞化貝料口貝出動 圖1 5為顯示根據實施例1之 的方塊圖。 曼化例“勺程式化電路的構成 圖16為說明根據實施例}之 支化w z的程式化資料讀出動

C:\2D-C0DE\92-01\91123101.ptd 578147 圖式簡單說明 作的動作波形圖。 方為顯示實施例2之程式化輸出入關連的電路構成的 例=;?進行實施例3之程式化電流供給用的第"冓成 例二電路^ ^ & #化電流供給用的第2構成 圖20為顯示根據實施例4之程式單元 圖2 1為I苜+扭诚與—μ〔 , ^ 00 且日]也路圖。 图22 Α ί 早元的構成的電路圖。 :22，成明根據實施例5之對於程式單元供 流的電路圖。 々王八化冤 圖圖23為顯示根據實施例6之程式化元件的構成例的電路 、圖24為顯示圖23所示程式化元件之程式單元的電阻盥 式化兀件的狀態等的對應關係圖。 〃王 圖25Α〜圖25C為說明從圖23所示程式化元件之程式化次 -料讀出時及寫入時的程式化信號的位準的動作波形圖。貝 圖26為顯示根據實施例6之程式化元件的其他構成 電路圖。 圖2 7為說明根據實施例7之MR AM裝置之程式化資訊的程 式化方法的流程圖。 、 圖28為說明具有程式化狀態的鎖定功能的程式化暫存器 的構成用的電路圖。 圖29A、圖29B為說明程式化狀態的鎖定前後的程式單元

C:\2D-C0DE\92-01\91123101.ptd 第74頁 578147 圖式簡單說明 的電阻的圖。 圖3 0為說明程式化狀態的鎖定時的施加電壓的圖。 圖3 1為顯示MTJ記憶單元的構成的概略圖。 圖32為說明從MTJ記憶單元的資料讀出動作的概念圖。 圖33為說明對於MTJ記憶單元的資料寫入動作的概念 圖。 圖34為說明對於MTJ記憶單元的資料寫入動作時的之資 料寫入電流及隧道磁性電阻元件的磁化方向的關係的概念 圖0

ii

C:\2D-CODE\92-01\91123101.ptd 第75頁

Claims (1)

1. 578147

   六、申請專利範圍 二種薄膜磁性體記憶裝置，其包含有： f憶體陣列’備有配置成行列狀的分別以磁性 貧料記憶的多個記憶單元， 飞執仃 各上述兄憶單元，係具有藉由沿2種類的方向中任一方 °磁化’用以執行資料記憶的磁性記憶部； ★ΐίΐΐ路，記憶用以對上述多個記憶單元進行資料讀 出及貝，：寫入的至少一方所用的資訊， 上i 3 ί:匕ί路係，包括於程式化狀態時分別記憶構成 上=貝訊1程式化資料的多個程式化元件； 内路儿f私式化元件’具有分別沿2種類的方向中任一方 向磁化的2個程式單元； 各上述程式化；μ + 程式抑-Φ 一 件中’於上述程式化狀態時’上述2個 1. "Γ ^ 方的程式單元’係沿與非程式化狀態時互異 的方向磁化。 巾2，· t申印專利範圍第1項之薄膜磁性體記憶裝置，其 1 上述磁性記憶部及各上述程式單元，具有相同的構 ^ ， 々ί上述各式化疋件中’於非程式化狀態時’上述2個程 式早70係沿相同方向磁化， ^上述磁性記憶部之初期狀態之磁化方向，與各上述程 式早兀：上述非程式化狀態之磁化方向相同。 Φ 專利範圍第1項之薄膜磁性體記憶裝置，其 記憶部及各上述程式單元，具有： /〇固疋方向磁化的第1磁化層；

   578147 六、申請專利範圍 苐2磁化層’按照所記情之：欠 k η古a这知g 士 a G U之貝料，沿與上述第1磁化層相 同方向及相反方向之任一方向磁化；及 絕緣膜，形成於上述第1及第2磁化層間， 上述非程式化狀態之各上诚妒々sbu 、f & Μ ~ 1- μ a L 上述私式早兀及初期狀態之各上 述磁性圮憶部中，上述第1月楚 弟2磁化層係沿相同方向磁 化〇 4·如申請專利範圍第i項之薄膜磁性體記 ，直 中，上述記憶體陣列，又句杠„认+从 ^ 八 、十、义袖w n -1L 几餘電路，其對應配置於上 遂多個兄早兀的指定單位’用以替 的上述指定單位， π贼I曰z u早凡 記憶於上述程式化電路的上述f訊，包有 缺陷記憶單元的上述指定單位用的不良位址，疋3有上玫 據= 生!己憶裝置’又備有冗餘控制電路，其根 據k擇上述扣疋早位用的位址信號及被記憶於上述程式化 1路=上述不良位址的比較結果’用以控制對上述 路的存取。 5.如申請專利範圍第丨項之薄膜磁性體記憶裝置，苴 中，各上述程式單元，分別對應上述2種類的磁化方向， 分別具有第1及第2電阻， 各上述程式化元件，又具有對應各上述程式單元而設 電流感測電路， 上述電流感測電路，係於自上述程式單元讀出程式化資 料時’施加偏向電壓於對應的程式單元，同時，藉由上述 偏向電壓輸出按照流入上述對應的程式單元的電^的2值^

   C:\2D-CODE\92-01\9ll23101.ptd 578147 六、申請專利範圍 電壓信號， 治^上述程式化元件，又具有邏輯閘，其按照從各上述電 Γ t測電路輪出的上述2值電壓信號的位準，用以輸出顯 不疋否設定炎 t ' At 马上述程式化狀態及上述非程式化狀態中任一 狀悲的第1程式化信號， 作f上述私式化元件’係將上述2值電壓信號之1個信號， 山，、、、顯不上述程式化資料的位準用的第2程式化信號輸 出〇 士申明專利範圍第1項之薄膜磁性體記憶裝置，其 名斗!!自上述程式單元讀出程式化資料時，被施加於上述 70的偏向電壓，係、在讀出正常之資料時，低於被施 口；各上述磁性記憶部的電壓。 7 ·如申請專利範圍第1項之薄膜磁性體記憶裝置，其 3 i於各上述程式化元件中，非程式化狀態時，各上述程 式早兀係沿相同方向磁化， 這程式單元’係藉由沿著磁化困難軸的第1程式化 磁場及沿著磁化容易軸的第2程式化磁場所磁化， 上述程式化電路，又包括： 程式化選擇線，共用地設於構成相同的各上述程式化亓 :”二,!程式單元上’用以流過產生上述第1程式化磁 %的第1程式化電流；及 2 1及第2程式化資料線，分別對應於上述2個程式單元 而設，用以流過產生上述第2程式化磁場的第2程式化電 流，

   C:\2D-CODE\92-01\9H23101.ptd 第78頁 578147 六、申請專利範圍 流過上述第1及第2程式化資料線的上述第2程式化電流 的方向^係設定為相互相反的方向。 8 · —種薄膜磁性體記憶裝置，其包含有： 記憶體陣列，配置有分別以磁性方式執行資料記憶的多 個記憶單元， 各上述記憶單元，係具有藉由沿2種類的方向中任一方 向的磁化，以執行資料記憶的磁性記憶部； 程式化電路，記憶用於上述薄膜磁性體記憶裝置動作時 所用的資訊， 上述程式化電路包括用以磁性記憶構成上述資訊的程式 化資料的程式化元件； 感測電路，於電源投入時，用以從上述程式化元件讀出 程式化資料；及 資料閂鎖電路，在直到上述電源被截止為止的期間，用 以保持藉由上述感測電路讀出的程式化資料。 9. 一種薄膜磁性體記憶裝置，其包含有： 記憶體陣列，備有分別磁性記憶1位元的資料的多個記 憶單元， 各上述記憶單元，係具有藉由沿按照上述資料的方向磁 化，使電阻發生變化的磁性電阻元件； 多個程式化暫存器，分別用以記憶上述薄膜磁性體記憶 裝置動作時用之資訊程式化所用的1位元程式化信號， 各上述程式化暫存器包括： 多個程式化元件，分別具有按照其磁化方向變化的電

   C:\2D-C0DE\92-01\91123101.ptd 第79頁 578147 六、申請專利範圍 p且；及 、f測電路，按照上述多個程式化元件的各自電阻差，用 以頃出對應的1位元程式化信號； 士 1於各《上述程式化暫存器的上述程式化元件數，係為了 =Ιι 1位元的上述責料，而多於各上述記憶單元所使用的 磁性電阻元件數。 1二0 · i—種薄膜磁性體記憶裝置，其包含有·· 元，己L to陣列’配置有分別磁性記憶資料的多個記憶單 各上述纟己憶單元包括藉 具有第！電阻及較上述第照上述貝枓的方向磁化， 磁性電阻幻牛； &電阻大的第2電阻中任一電阻的 多個程式化暫存，八σ, 裝置動作時用之資％ $。二1以記憶上述薄臈磁性體記憶 各上述程式化暫存=匕用的1位元程式化信號， 阻的多個程式化元件I具有按照其磁化方向變化的電 各上述程式化元件， 化信號，具有較上述第1φ按照被記憶之上述1位元的程式 阻大的第4電阻中任—阻小的第3電阻及較上述第3電 電阻； 上述第1及第2電卩且, 等 。 阻的比係與上述第3及第4電阻的比相 元 11. 一種薄膜磁性體記 記憶體陣列，配置右八裝置，，、匕含有： ， 刀別磁性記憶資料的多個記憶單

   \\A312\2d-code\92-01\91123101.ptd 第80頁 --—---- 六、申請專利範圍 各上述記情置 - 磁r以執打:資料記二類的方向中任-方向 裝二 程:以憶上述薄膜磁…憶 各上述程式化塹户1， 的1位元程式化信號， 的至少1個程式化元子件益广分別具有按照磁化方向的電阻 固匕述程式化元件的電阻’係可伴隨物理性破壞動作而 1 2.如申請專利範圍第丨丨項 中，各上述程式化暫存器，係於4膜磁性體記憶裝置，其 化暫存器的1位元程式化信卢、、按照被記憶於對應之程式 及第2電阻中一者， 、方向磁化的情況，具有第j 上述破壞動作後之各上述程一 被固定於除上述第丨及第2電7暫存器兀件的電阻，係 阻上。 弟及第2電阻間以外的範圍所屬的第3電 中項之薄膜磁性體繼置，-Τ，各上述程式化元件，具有： 八 沿固定方向磁化的第1磁化層； 第2磁化層，分別按照所詔倍 信號，沿與上述第1磁化層相;、=:^述程式化 向磁化；及 门方向及相反方向之任一方 絕緣膜’形成於上述第1及第2磁化層間； 上述絕緣膜係藉由上述破壞動作而進行絕緣破壞。 1 4 · 一種薄膜磁性體記憶裝置，其包含有·

   \\A312\2d-code\92-01\91123101.ptd 第81頁 J/〇丄峠/ 嶋 六、申請專利範圍 記憶體陣列，備有分別磁性 的記憶單元， °己隐貝料的多個配置成行列狀 各上述記憶單元，呈 磁化，以執行資料〜=A 9由沿2種類的方向中任一方向 多個程憶的磁性記憶部； 夕個私式化暫存器，分 裝置的動作時用之眘却和J 以記憶上述薄膜磁性體記憶 各上述程式化暫存器：：化用的1位元程式化信號， 程式化元件，分別具有 電阻中一者的電阻； …、，、磁化方向，備有第1及第2 比較電阻部，具有上述 感測電路，按照上述程式化及第阻之中間電阻；及 阻比較，用以讀出對應的!位：件;'上述比較 可選擇性地執行第】鎖定 =彳5號， 作，其中第1鎖定動作，係及第2鎖定動作中任一動 的物理性破壞動作，以將上现^^於上述程式化暫存器 固定於屬於除第〗及第2電阻==，二件的電阻非可逆地 而第2鎖定動作，係伴隨 卜之二圍的第3電阻上， 破壞動作，以將上述比較電阻部Λ且^τ阻1的物理性 於除第1及第2電阻間以外範圍的第Λ//逆地固定於屬 1 5. —種薄膜磁性體記 將用於動作時的資訊封裝步㈣執行， 第2程式化步驟，於上述封裝步驟後路執ζ，，及用 第82頁 \\A312\2d-code\92-01\91123l0J.ptd 578147 六、申請專利範圍 憶於上述程式化電路中的資訊；其中， 上述程式化電路包括分別於上述第1及第2程式化步驟之 各步驟中，記憶用於上述資訊的程式化的1位元程式化信 號用的多個程式化暫存器， 各上述程式化暫存器，包括具有按照磁化方向的電阻的 至少1個程式化元件。

   \\A312\2d-code\92-01\91123101.ptd 第83頁