CN100492694C - 具有恢复功能的相变存储器和方法 - Google Patents

具有恢复功能的相变存储器和方法 Download PDF

Info

Publication number
CN100492694C
CN100492694C CNB2004100352276A CN200410035227A CN100492694C CN 100492694 C CN100492694 C CN 100492694C CN B2004100352276 A CNB2004100352276 A CN B2004100352276A CN 200410035227 A CN200410035227 A CN 200410035227A CN 100492694 C CN100492694 C CN 100492694C
Authority
CN
China
Prior art keywords
change memory
phase
write current
memory cell
current pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100352276A
Other languages
English (en)
Other versions
CN1538540A (zh
Inventor
黄荣南
金奇南
安洙珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030019257A external-priority patent/KR100546322B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1538540A publication Critical patent/CN1538540A/zh
Application granted granted Critical
Publication of CN100492694C publication Critical patent/CN100492694C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种相变存储器件，包括：相变存储单元，具有在非晶态和晶态之间可编程的材料体。写电流源选择性地施加第一写电流脉冲以将相变存储单元编程为非晶态和施加第二写电流脉冲以将相变存储单元编程为晶态。相变存储器件还包括恢复电路，选择性地将第一写电流脉冲施加到相变存储单元，以至少恢复相变存储单元的非晶态。

Description

具有恢复功能的相变存储器和方法
技术领域
本发明涉及一种相变存储器件，更具体的说，本发明涉及一种包括相变单元的状态复原的相变存储器和方法。
背景技术
相变存储单元器件依赖于诸如硫族化物等的相变材料，这种材料能够在非晶相和晶相之间稳定转变。两种晶相呈现出的不同阻抗值用于区别存储单元的逻辑值。也就是说，非晶态呈现出高阻抗，晶态呈现出低阻抗。
现在参考图1，该附图示意性地描述了相变单元的晶相转变。相变单元由顶电极和底电极101和102、电阻诸如BEC的加热器103、以及诸如硫族化物合金的相变材料体104构成。相变材料104的一部分的相态由通过电阻加热器103的电流量决定的材料的焦耳热量确定。为了获得非晶态(称为“RESET”状态)，需要将高电平的写电流脉冲(“RESET脉冲”)通过相变单元，以在短时间内融化材料104的部分。电流撤除，单元迅速冷却到熔点之下，使部分材料104具有非晶相。例如，硫族化物的熔点约为610℃。为了获得晶态(称为“SET”状态)，需要将低电平的写电流脉冲(“SET脉冲”)长时间施加到相变单元，以将材料104加热到低于其熔点的一个值。这使材料的非晶部分再次结晶为晶相，一旦电流撤掉、单元迅速冷却，该晶相就保持下来。例如，硫族化物的再结晶温度约为450℃。
图2图解了SET和RESET操作期间硫族化物相变单元材料的温度随时间的变化。如图所示，材料在加热到高于熔化温度Tm之后迅速冷却(例如几纳秒)期间变为非晶体。通过长时间(例如小于等于50纳秒)在熔点Tm之下且在晶化温度Tx之上的温度下加热材料，会发生晶化过程。
图3是示出相变存储单元的V-I特性的曲线图。并且，示例说明了硫族化物合金相变材料的情况。在该实施例中，1.0到1.5mA的SET电流区用于写存储单元的晶态，1.5到2.5mA的RESET电流区用于写存储单元的非晶态。
从图3中明显可知，在读取操作期间，可以通过采用低于给定阈值电压Vt的低读取电压(如小于0.5伏)容易的区分非晶态和晶态的不同阻抗值。阈值电压Vt是这样一个电压值，即在高于此电压时，非晶态和晶态的单元材料的电流变得相等。
在传统相变随机访问存储器(PRAM)中，相变单元作为非易失性存储器操作。也就是说，需要应用足够高的写电流，来维持相变材料的非晶态和晶态。
在传统非晶写操作(即RESET操作)中，相变材料的相变过程的特征在于晶核的形成与生长步骤是有序的。该生长步骤导致了RESET阻抗和SET阻抗之间的大比值。例如，RESET阻抗有可能几十倍到几百倍于SET阻抗。这不利于提供相对较高的读取容限(sensing margin)和数据保持时间。然而，不幸的是，晶核的形成与生长都需要高的写电流，其总功耗巨大。
因此希望提供一种可以减少功耗的相变存储器件，例如PRAM。
发明内容
根据本发明的一个方面，提供了一种相变存储器件，包括：相变存储单元，包括在非晶态和晶态之间可编程的材料体；和写电流源，选择性地施加第一写电流脉冲以将相变存储单元编程为非晶态和施加第二写电流脉冲以将相变存储单元编程为晶态。所述相变存储器件还包括恢复电路，将第一写电流脉冲选择性地施加到相变存储单元，以恢复相变存储单元的非晶态。
根据本发明的另一方面，提供了一种相变存储器件，包括：相变存储单元，包括在非晶态和晶态之间可编程的材料体。所述相变存储器件还包括：写电流源，在低功率模式下操作，以选择性地施加第一写电流脉冲以将相变存储单元编程为非晶态和施加第二写电流脉冲以将相变存储单元编程为晶态，和在高功率下操作，以选择性地施加第三写电流脉冲以将相变存储单元编程为非晶态和施加第四写电流脉冲以将相变存储单元编程为晶态。所述相变存储器件进一步包括：恢复电路，在低功率模式下操作，将第一写电流脉冲选择性地施加到相变存储单元，以恢复相变存储单元的非晶态。
根据本发明的再一方面，提供了一种可在非易失性存储模式和易失性存储模式下操作的相变存储器件。该相变存储器件包括：相变存储单元，包括在非晶态和晶态之间可编程的材料体；和恢复电路，在易失性存储模式下至少恢复相变存储单元的非晶态。
根据本发明的另一方面，提供了一种相变存储器件，包括：数据线；多条I/O线；多条位线；多条字线；和位于字线和位线的交点处的多个相变存储单元，其中，每个所述相变存储单元都包括在非晶态和晶态之间可编程的材料体。相变存储器件还包括：写电流源，根据数据线的电压将第一和第二写电流脉冲输出到位线，第一写电流脉冲用于将相变存储单元编程为非晶态，第二写电流脉冲用于将相变存储单元编程为晶态。相变存储器件进一步包括：多个读出放大器，分别连接到位线和I/O线，其读取相变存储单元的各个状态；和恢复电路，连接到I/O线和数据线，其控制数据线的电压，以至少恢复相变存储单元的非晶态。
根据本发明的另一方面，提供了一种对相变存储单元编程的方法，所述方法包括：选择性地将第一和第二写电流脉冲施加到相变存储单元，第一写电流脉冲用于将相变存储单元编程为非晶态，第二写电流脉冲用于将相变存储单元编程为晶态。该方法还包括：检测相变存储单元的状态；和当相变存储单元被检测为非晶态时，通过再次将第一写电流脉冲施加到相变存储单元来执行第一恢复操作。
附图说明
本发明的上述和其它方面和特征通过下文中结合附图的详细描述将更加明显，其中：
图1示出了SET和RESET状态之间转变的相变存储单元的示意图；
图2示出了SET和RESET操作过程中硫族化物相变单元的温度随时间变化；
图3是相变存储单元的V-I特性的曲线图；
图4是应用于本发明实施例的相变存储器件的双单元电路的电路图；
图5是根据本发明一个实施例的易失性存储模式的流程图；
图6是本发明一个实施例中的相变存储器件的电路图；
图7是本发明一个实施例的相变存储器件的电流源的方框图；和
图8(A)和8(B)是示出了根据本发明一个实施例的相变存储单元分别处于非易失性模式和易失性模式的V-I特性的曲线图。
具体实施方式
下面将参考几个优选的非限定性的实施例来详细描述本发明。
如上所述，传统相变存储器是非易失性器件，对于非晶态的相变转变过程包括有序的晶核形成和生长步骤。相反，至少本发明的部分特征在于易失性存储模式(或低功率模式)下的操作，在该模式下，向非晶态的转变仅包括晶核形成过程。此外，在易失性模式下，非晶态写入和晶态写入都产生远远低于传统器件的写电流。明显地降低了能量消耗。并且，在降低了非晶态和晶态之间的合成电阻比的同时，还足以对数据进行读取。
举例来说，下面的表1示出了采用硫族化物相变单元材料的情况下本发明的易失性和非易失性模式下的写电流。
表1
 
模式 晶相 写电流 脉冲宽度
非易失性 非晶态 2mA 20ns
非易失性 晶态 1.2mA 50ns
易失性 非晶态 <0.5mA 20ns
易失性 晶态 <0.3mA 50ns
如表1中的例子所示，易失性模式下的写电流安培数明显小于非易失性模式下的安培数。此外，在两个模式下，非晶态(RESET)写电流脉冲的安培数大于晶态(SET)写电流脉冲的安培数，非晶态写电流脉冲的脉冲宽度小于晶态写电流脉冲的脉冲宽度。
然而，在易失性模式下，RESET写入脉冲的安培数不必超过SET脉冲的安培数。例如，RESET脉冲和SET脉冲可以具有相同的安培数，但是可以具有不同的脉冲宽度和不同的灭弧时间。
应当注意，这里所使用的措辞“非晶态”具有相对的含义，其意味着材料的大部分处于非晶态而不是晶态，或者材料的非晶态的程度高于其晶态的程度。在任意一种情况下，特别是在易失性模式下，材料或部分材料都不必大部分或主要非晶化。相反，易失性模式下的低写电流仅需要能够改变晶体结构以在非晶态和晶态之间产生足够的电阻比。
由于在非晶态写入过程中仅进行晶核形成，因此数据保持过程缩短。然而，根据本发明，通过至少周期性的恢复相变单元的非晶态，补偿了缩短的数据保持时间。
图4是用于本发明实施例中的一个相变存储器件中的双单元电路的电路图。在该结构中，通过将写入的具有相反逻辑状态即低电阻晶态和高电阻非晶态的两个单元合并，物理实现了一个数据位。每个数据位两个单元的使用方式扩大了器件操作窗口，避免了由电阻分布引起的失误。
在图4中，一个数据位存储在相变单元PCELLi1和PCELLi2中，另一个数据位存储在相变单元PCELLj1和PCELLj2中。相变单元PCELLi1和晶体管PTRi1在参考电压(即接地)和位线BL之间串联，相变单元PCELLi2和晶体管PTRi2在参考电压和反相位线/BL之间串联。同样，相变单元PCELLj1和晶体管PTRj1在参考电压和位线BL之间串联，相变单元PCELLj2和晶体管PTRj2在参考电压和反相位线/BL之间串联。晶体管PTRi1和晶体管PTRi2的栅极连接到字线Wli，晶体管PTRj1和PTRj2的栅极连接到另一字线Wlj。
电流源ISET1和电流源ISET2分别将SET电流脉冲提供到位线BL和/BL。控制晶体管CTR和/CTR分别按顺序连接到位线BL和/BL的一端，电流源IRESET向其提供RESET电流脉冲。箝位电路210和220分别连接到位线BL和/BL的另一端，读出放大器S/A连接到箝位电路210和220。
现在将详细描述图4的双单元电路的写操作。这里假设逻辑值“1”被写入到单元PCELLi1和PCELLi2的第一组合。在这种情况下，字线Wli设定为HIGH，数据信号D和/D分别为HIGH和LOW。这样，晶体管PTRi1、PTRi2和CTR全部接通，而晶体管/CTR截止。
由于晶体管/CTR为截止，因此，只有SET电流脉冲ISET2通过PCELLi2和晶体管PTRi2。SET电流脉冲ISET2将PCELLi2置于SET(晶体)状态。SET状态是低电阻状态，该状态被认为具有逻辑值“0”。
另一方面，由于晶体管CTR为接通，因此，RESET电流脉冲IRESET也通过PCELLi1和晶体管PTRi1。虽然图4中未示出，但是，电流脉冲ISET1由RESET电流脉冲IRESET控制，并与其同步，从而，ISET1的脉冲宽度和定时与IRESET相同。由此，IRESET和ISET1被合成以设置相变单元，使其将PCELLi1置于RESET(非晶体)状态。RESET状态是高阻状态，该状态被认为具有逻辑值“1”。
在读取操作中，箝位电路210和220将位线BL和/BL上的电压限制为小于阈值电压，以将读取器件的扰动最小化。在这种状态下，再次假设Wli为HIGH，PCELLi2的低阻抗将导致位线/BL上的电流为低电流，而PCELLi1的高阻抗将导致位线BL上的电流为高电流。各位线BL和/BL的这些电流在读出放大器S/A中进行比较以识别相变单元PCELLi1和PCELLi2的第一组合的逻辑值。
图5是用于解释根据本发明的一个实施例的相变存储器的操作的易失性模式流程图。在第一步骤310中，读取存储在相变(PRAM)单元中的数据。例如，在图4的结构中，在读出放大器S/A中将各条位线BL和/BL的电流进行比较以识别相变单元PCELLi1和PCELLi2的逻辑值。然后，在第二步骤320，读取数据向外传送并用于恢复读取PRAM单元的状态。例如，在图4的结构中，读取数据用作数据信号D和/D，以在先前读取的单元PCELLi1和PCELLi2中重写相同的数据。
读取相变单元的状态的恢复可以发生在相变单元的每个读取操作中。或者，恢复可以以每个等距间隔发生，例如，间隔时间为一小时或一小时以上。
图6示出了根据本发明的一个实施例的相变存储器件。如图所示，相变存储器件包括电流源440、数据电路420、位线对BL1、/BL1...BLm、/BLm、相变存储阵列块410、读取电路430、本地I/O线LIO和/LIO、I/O读出放大器450、转换开关SWTR和共用I/O线GIO和/GIO。
数据电路420包括多个晶体管对CTR1、/CTR1...CTRm、/CTRm。晶体管CTR1...CTRm中的每一个都在电流源440的IRESET电流输出端和位线BL1...BLm之间串联，晶体管/CTR1.../CTRm中的每一个都在电流源440的IRESET电流输出端和位线/BL1.../BLm之间串联。数据电路420还包括晶体管RTR1和RTR1，它们具有共同连接到读写控制信号RWCTRL的栅极。晶体管RTR1连接在数据线/D和共用I/O线GIO之间，晶体管RTR2连接在数据线D和共用I/O线/GIO之间。
相变存储阵列块410包括位于字线WL1...WLn与位线对BL1、/BL1...BLm、/BLm的交点处的多个相变存储单元对。每个存储单元对都如图4所述的进行连接。
读取电路430包括多个分别连接在位线对BL1、/BL1...BLm、/Blm与本地I/O线LIO和/LIO之间的读取电路STM1...STMm。读取电路STM1...STMm包括各读出放大器S/A1...S/Am，和各晶体管对TTR11、TTR12...TTRm1、TTRm2。晶体管对的栅极连接到各控制信号CD1...CDm。并且，虽然未示出，但是，读取电路430还可以包括连接到位线BL1、/BL1...BLm、/Blm的多个箝位电路(参见图4)。
最后，I/O读出放大器450和转换开关SWTR串联在本地I/O线LIO、/LIO与共用I/O线GIO、/GIO之间。
现在将参考位线BL1、/BL1来详细描述图6的相变存储器件的写操作。这里假设“1”的逻辑值被写入到字线WL1...WLn中选定字线的位线BL1、/BL1的相变单元中。在这种情况下，选定的字线设定为HIGH，数据信号D和/D分别为HIGH和LOW。这样，晶体管CTR1接通，而晶体管/CTR1截止。
由于晶体管/CTR1截止，因此，只有SET电流脉冲ISET2自位线/BL1经过选定字线的存储单元。SET电流脉冲ISET2将位线/BL1的存储单元置为SET(晶体)状态。SET状态是低阻状态，其被认为具有逻辑值“0”。
另一方面，由于晶体管CTR1接通，因此，RESET电流脉冲IRESET和SET电流脉冲ISET2都通过选定的位线BL1的存储单元。虽然图6中未示出，但是，电流脉冲ISET1由RESET电流脉冲IRESET控制，并与其同步，由此，ISET1的脉冲宽度和定时与IRESET相同。因此，IRESET和ISET1被组合以使相变单元将PCELLi1置为RESET(非晶体)状态。RESET状态为高阻状态，其被认为具有逻辑值“1”。
如图7的方框图所示，电流源440可以包括高驱动电流源701和低驱动电流源702。高驱动电流源701输出IRESET，低驱动电流源702输出ISET1和ISET2。IRSET、ISET1和ISET2的值和脉冲宽度由电流在非易失性模式还是在易失性模式下操作决定。下面的表2示出了存储阵列块包括硫族化物相变存储单元的情况下的实施例。
表2
 
模式 数据 IRESET+ISET1   IRSET+ISET2  ISET1 ISET2
非易失性 写“1” 2mA，20ns  —— —— 1.2mA，50ns   
非易失性 写“0” —— 2mA，20ns  1.2mA，50ns   
易失性 写“1” <0.5mA20ns   —— —— <0.3mA50ns  
易失性 写“0” —— <0.5mA20ns   <0.3mA50ns   ——
图6的电路的读取操作可以与上述结合图4所述的相同的方式执行。
图8(A)是示出了相变存储单元处于非易失性模式下的V-I特性的曲线图，图8(B)是示出了相变存储单元处于易失性模式下的V-I特性的曲线图。示例再次说明了硫族化物合金的相变材料的情况。如图8(A)所示，在读取电压小于0.5伏的情况下，非易失性模式在RSET和IRESET之间呈现出了高电阻比。在大于等于阈值电压Vt的高电压处，两个状态的阻抗Rdyn相同。另一方面，如图8(B)所示，易失性模式阈值电压Vt小于非易失性模式的阈值电压。并且，易失性模式在RSET和Rrset之间呈现出了低电阻比。但是，特别在采用了图4中所示的双单元设计的情况下，该电阻比仍然足以用于读出目的。
参考图6，位线/BL1.../BLm的选定存储单元的数据在列选择信号CD1...CDm的控制下施加到本地I/O线LIO。并且，在该实施例中，位线/BL1.../BLm的选定存储单元的数据在列选择信号CD1...CDm的控制下施加到本地I/O线/LIO。数据在信号BAS的控制下经过I/O读出放大器450和转换开关SWTR传送到共用I/O线GIO和/GIO。
如上所述，操作过程中的易失性模式的特征在于：存储在相变存储单元中的数据特别是处于非晶态下的数据的保持时间相对较短。因此，图6的实施例包括用于在易失性模式下恢复存储数据的电路。即，在RWCTRL信号的控制下，共用I/O线经过晶体管RTR1和RTR2有选择的连接到数据线D和/D。在该状态下，呈现在共用线GIO和/GIO上的读出数据以与上述关于正常写入的数据相同的方式写入到存储单元阵列中。在电路在非易失性模式下操作的情况下，RWCTRL信号为LOW，从而将数据线D和/D与共用I/O线GIO和/GIO相隔离。在电路在易失性模式下操作的情况下，RWCTRL信号为HIGH，从而将数据线D和/D与共用I/O线GIO和/GIO相连。如此，数据在易失性模式下被恢复。
应当了解，在易失性模式下，可以将数据线D和/D替换连接到本地I/O线LIO和/LIO。
如上所述，易失性模式下的恢复操作可以在每次读取存储在存储阵列410内的数据时执行。或者，恢复操作也可以以等距的间隔执行，例如，一个小时或一个小时以上。
在附图和说明书中已经公开了本发明的典型优选实施例，虽然已经阐述了特定实施例，但是上述实施例仅是出于一般的叙述性的考虑，并不用于限定本发明。因此，应当了解，本发明的范围由附加的权利要求所限定，而不是由示范性的实施例所限定。

Claims (41)

1.一种相变存储器件，包括：
相变存储单元，包括在非晶态和晶态之间可编程的材料体；
写电流源，选择性地施加第一写电流脉冲以将所述相变存储单元编程为非晶态和施加第二写电流脉冲以将所述相变存储单元编程为晶态；和
恢复电路，将所述第一写电流脉冲选择性地施加到所述相变存储单元，以恢复所述相变存储单元的非晶态，
其中所述存储器件能够在易失性模式与非易失性模式之间进行切换，并且其中，在所述非易失性模式期间禁止所述恢复电路，在所述易失性模式期间使能所述恢复电路。
2.根据权利要求1所述的相变存储器件，还包括用于读取所述相变存储单元的可编程状态的读取电路，其中所述恢复电路由所述读取电路的输出控制。
3.根据权利要求2所述的相变存储器件，其中当所述读取电路的输出表明所述相变存储单元处于非晶态时，所述恢复电路被操作用来将所述第一写电流脉冲施加到所述相变存储单元。
4.根据权利要求3所述的相变存储器件，其中所述读取电路的输出端为存储器件的共用I/O线。
5.根据权利要求3所述的相变存储器件，其中，所述读取电路的输出端为所述相变存储器件的本地I/O线。
6.根据权利要求1所述的相变存储器件，其中，所述材料体为硫族化物合金。
7.根据权利要求1所述的相变存储器件，其中所述第一写电流脉冲的安培数大于所述第二写电流脉冲的安培数，并且其中所述第一写电流脉冲的脉冲宽度小于所述第二写电流脉冲的脉冲宽度。
8.根据权利要求1所述的相变存储器件，其中所述第一写电流脉冲的安培数与所述第二写电流脉冲的安培数相同，并且其中所述第一写电流脉冲的脉冲宽度不同于第二写电流脉冲的脉冲宽度，其中所述第一写电流脉冲的灭弧时间不同于第二写电流脉冲的灭弧时间。
9.一种相变存储器件，包括：
相变存储单元，包括在非晶态和晶态之间可编程的材料体；
写电流源，在易失性模式下操作，以选择性地施加第一写电流脉冲以将所述相变存储单元编程为非晶态和施加第二写电流脉冲以将所述相变存储单元编程为晶态；和在非易失性模式下操作，以选择性地施加第三写电流脉冲以将所述相变存储单元编程为非晶态和施加第四写电流脉冲以将所述相变存储单元编程为晶态；和
恢复电路，在易失性模式下操作，以将第一写电流脉冲选择性地施加到所述相变存储单元，来恢复所述相变存储单元的非晶态。
10.根据权利要求9所述的相变存储器件，还包括用于读取所述相变存储单元的可编程状态的读取电路，其中所述恢复电路由所述读取电路的输出控制。
11.根据权利要求10所述的相变存储器件，其中所述读取电路的输出端为存储器件的共用I/O线。
12.根据权利要求10所述的相变存储器件，其中所述读取电路的输出端为相变存储器件的本地I/O线。
13.根据权利要求10所述的相变存储器件，其中，当所述读取电路的输出表明所述相变存储单元处于非晶态时，在易失性模式下操作恢复电路以将所述第一写电流脉冲施加到所述相变存储单元。
14.根据权利要求9所述的相变存储器件，其中所述材料体为硫族化物合金。
15.根据权利要求9所述的相变存储器件，其中所述第一写电流脉冲的安培数大于所述第二写电流脉冲的安培数，其中所述第一写电流脉冲的脉冲宽度小于所述第二写电流脉冲的脉冲宽度。
16.根据权利要求9所述的相变存储器件，其中所述第一写电流脉冲的安培数与所述第二写电流脉冲的安培数相同，其中所述第一写电流脉冲的脉冲宽度不同于所述第二写电流脉冲的脉冲宽度，其中所述第一写电流脉冲的灭弧时间不同于所述第二写电流脉冲的灭弧时间。
17.根据权利要求9所述的相变存储器件，其中所述第三和第四写电流脉冲的安培数大于第一和第二写电流脉冲的安培数。
18、一种在非易失性存储模式和易失性存储模式下可操作的相变存储器件，包括：相变存储单元，包括在非晶态和晶态之间可编程的材料体；和恢复电路，用于在易失性存储模式下至少恢复相变存储单元的非晶态。
19.根据权利要求18所述的相变存储器件，其中所述相变存储单元的状态在非易失性存储模式下不恢复。
20.根据权利要求18所述的相变存储器件，其中当所述材料体被编程为处于非晶态时，在易失性模式下的材料体的为非晶的部分少于非易失性模式下的材料体为非晶的部分。
21.根据权利要求18所述的相变存储器件，其中当所述材料体被编程为处于晶态时，材料体的部分在非易失性模式下的非晶化程度高于该部分在易失性模式下的非晶化程度。
22.根据权利要求18所述的相变存储器件，还包括用于读取相变存储单元的可编程状态的读取电路，其中所述恢复电路由所述读取电路的输出控制。
23.根据权利要求22所述的相变存储器件，其中当所述读取电路的输出表明所述相变存储单元处于非晶态时，所述恢复电路被操作用来恢复所述相变存储单元的非晶态。
24.根据权利要求23所述的相变存储器件，其中当所述读取电路的输出表明所述相变存储单元处于晶态时，所述恢复电路被操作用来恢复所述相变存储单元的晶态。
25.根据权利要求22所述的相变存储器件，其中所述读取电路的输出端为存储器件的共用I/O线。
26.根据权利要求22所述的相变存储器件，其中所述读取电路的输出端为相变存储器件的本地I/O线。
27.根据权利要求18所述的相变存储器件，其中所述材料体为硫族化物合金。
28.一种相变存储器件，包括：
数据线；
多条I/O线；
多条位线；
多条字线；
位于所述字线和位线交点处的多个相变存储单元，其中每个所述相变存储单元都包括在非晶态和晶态之间可编程的材料体；
写电流源，根据所述数据线的电压将第一和第二写电流脉冲输出到所述位线，所述第一写电流脉冲用于将相变存储单元编程为非晶态，所述第二写电流脉冲用于将相变存储单元编程为晶态；
多个读出放大器，分别连接到所述位线和所述I/O线，用于读取所述相变存储单元的各个状态；和
恢复电路，连接到所述I/O线和所述数据线，用于控制所述数据线的电压，以至少恢复相变存储单元的非晶态，
其中所述存储器件能够在易失性模式与非易失性模式之间进行切换，并且其中，在所述非易失性模式期间禁止所述恢复电路，在所述易失性模式期间使能所述恢复电路。
29.根据权利要求28所述的相变存储器件，其中所述恢复电路还控制所述数据线的电压，以恢复所述相变存储单元的晶态。
30.根据权利要求28所述的相变存储器件，其中所述写电流源在易失性存储模式下将第一和第二写电流脉冲输出到位线，并且其中，所述写电流源还在非易失性模式下输出第三和第四写电流脉冲。
31.根据权利要求30所述的相变存储器件，其中所述第一写电流脉冲的安培数大于所述第二写电流脉冲的安培数，其中所述第一写电流脉冲的脉冲宽度小于第二写电流脉冲的脉冲宽度。
32.根据权利要求30所述的相变存储器件，其中所述第一写电流脉冲的安培数与所述第二写电流脉冲的安培数相同，其中所述第一写电流脉冲的脉冲宽度不同于所述第二写电流脉冲的脉冲宽度，并且其中所述第一写电流脉冲的灭弧时间不同于所述第二写电流脉冲灭弧时间。
33.根据权利要求30所述的相变存储器件，其中所述第三和第四写电流脉冲的安培数大于第一和第二写电流脉冲的安培数。
34.根据权利要求28所述的相变存储器件，其中每个所述相变存储单元的材料体都为硫族化物合金。
35.一种对相变存储单元编程的方法，所述相变存储单元包括在非晶态和晶态之间可编程的材料体，所述方法包括：
将第一和第二写电流脉冲选择性地施加到所述相变存储单元，所述第一写电流脉冲用于将相变存储单元编程为非晶态，所述第二写电流脉冲用于将相变存储单元编程为晶态；
检测所述相变存储单元的状态；和
当所述相变存储单元被检测为非晶态时，通过再次将所述第一写电流脉冲施加到所述相变存储单元来执行第一恢复操作，
其中所述相变存储单元能够在易失性模式与非易失性模式之间进行切换，并且其中，在所述非易失性模式期间禁止所述第一恢复操作，在所述易失性模式期间使能所述第一恢复操作。
36.根据权利要求35所述的方法，其中在所述相变存储单元的每次读取操作时发生相变存储单元的状态的检测，并且其中当所述相变存储单元被检测为非晶态时，在所述相变存储单元的每次读取操作时发生第一恢复操作。
37.根据权利要求35所述的方法，其中在所述相变存储单元的每次读取操作时发生所述相变存储单元的状态的检测，并且其中，在所述相变存储单元的每次读取操作时发生所述第一恢复操作。
38.根据权利要求35所述的方法，其中以等距间隔重复发生所述相变存储单元的状态的检测，并且其中当所述相变存储单元被检测为非晶态时，以每个所述等距间隔发生所述第一恢复操作。
39.根据权利要求38所述的方法，其中所述等距间隔至少为60分钟。
40.根据权利要求35所述的方法，其中，所述相变存储单元的状态的检测步骤以等距间隔重复发生，并且其中，第一恢复操作以所述等距间隔发生。
41.根据权利要求40所述的方法，其中所述等距间隔至少为60分钟。
CNB2004100352276A 2003-03-27 2004-03-29 具有恢复功能的相变存储器和方法 Expired - Fee Related CN100492694C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR19257/03 2003-03-27
KR19257/2003 2003-03-27
KR1020030019257A KR100546322B1 (ko) 2003-03-27 2003-03-27 비휘발성 메모리와 휘발성 메모리로 선택적으로 동작할 수있는 상 변화 메모리 장치 및 상 변화 메모리 장치의 동작방법
US10/788,407 US7042760B2 (en) 2003-03-27 2004-03-01 Phase-change memory and method having restore function
US10/788,407 2004-03-01

Publications (2)

Publication Number Publication Date
CN1538540A CN1538540A (zh) 2004-10-20
CN100492694C true CN100492694C (zh) 2009-05-27

Family

ID=33032427

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100352276A Expired - Fee Related CN100492694C (zh) 2003-03-27 2004-03-29 具有恢复功能的相变存储器和方法

Country Status (3)

Country Link
JP (1) JP4481697B2 (zh)
CN (1) CN100492694C (zh)
DE (1) DE102004016408B4 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040257848A1 (en) * 2003-06-18 2004-12-23 Macronix International Co., Ltd. Method for adjusting the threshold voltage of a memory cell
TW200527656A (en) * 2004-02-05 2005-08-16 Renesas Tech Corp Semiconductor device
US7911822B2 (en) * 2004-10-21 2011-03-22 Nxp B.V. Integrated circuit with phase-change memory cells and method for addressing phase-change memory cells
JP2006202823A (ja) * 2005-01-18 2006-08-03 Renesas Technology Corp 半導体記憶装置及びその製造方法
JP4783045B2 (ja) * 2004-11-17 2011-09-28 株式会社東芝 スイッチング素子
KR100657944B1 (ko) 2005-01-12 2006-12-14 삼성전자주식회사 상전이 램 동작 방법
TWI431761B (zh) * 2005-02-10 2014-03-21 Renesas Electronics Corp 半導體積體電路裝置
JP4535439B2 (ja) * 2005-02-10 2010-09-01 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4668668B2 (ja) * 2005-04-14 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置
US20060249724A1 (en) * 2005-05-06 2006-11-09 International Business Machines Corporation Method and structure for Peltier-controlled phase change memory
WO2007057972A1 (ja) * 2005-11-21 2007-05-24 Renesas Technology Corp. 半導体装置
US7460394B2 (en) * 2006-05-18 2008-12-02 Infineon Technologies Ag Phase change memory having temperature budget sensor
KR100871880B1 (ko) * 2006-05-30 2008-12-03 삼성전자주식회사 상 변화 메모리 장치의 메모리 셀 내의 상 변화 물질의일부를 리셋하기 위한 리셋 전류를 감소시키는 방법 및 상변화 메모리 장치
CN100431054C (zh) * 2006-07-06 2008-11-05 复旦大学 一种能量恢复结构的只读存储器存储单元电路
JP2008204581A (ja) 2007-02-22 2008-09-04 Elpida Memory Inc 不揮発性ｒａｍ
CN101335045B (zh) * 2007-06-27 2011-03-09 财团法人工业技术研究院 相变存储器的写入电路
JP5214208B2 (ja) * 2007-10-01 2013-06-19 スパンション エルエルシー 半導体装置及びその制御方法
JP5236343B2 (ja) * 2008-04-16 2013-07-17 スパンション エルエルシー 半導体装置及びその制御方法
JP5259279B2 (ja) * 2008-07-04 2013-08-07 スパンション エルエルシー 半導体装置及びその制御方法
JP5451011B2 (ja) * 2008-08-29 2014-03-26 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及び情報処理システム
KR102024523B1 (ko) 2012-12-26 2019-09-24 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US9195585B2 (en) * 2013-01-23 2015-11-24 Vmware, Inc. Techniques for allocating and surfacing host-side storage capacity to virtual machines
TWI571872B (zh) * 2013-06-21 2017-02-21 旺宏電子股份有限公司 相變化記憶體、其寫入方法及其讀取方法
KR20170069207A (ko) * 2014-10-10 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 회로 기판, 및 전자 기기
KR102265464B1 (ko) * 2014-12-12 2021-06-16 삼성전자주식회사 분리 센싱 타입의 센싱 회로를 가지는 반도체 메모리 장치 및 그에 따른 데이터 센싱 방법
US10838899B2 (en) * 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
KR102409791B1 (ko) * 2017-12-27 2022-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
CN110189785B (zh) * 2019-04-09 2020-11-24 华中科技大学 一种基于双阈值选通管的相变存储器读写控制方法及系统
KR20200139499A (ko) * 2019-06-04 2020-12-14 에스케이하이닉스 주식회사 전자 장치 및 메모리 셀의 동작 방법
CN115083476A (zh) * 2022-06-14 2022-09-20 长江先进存储产业创新中心有限责任公司 一种相变存储器的操作方法、相变存储器及存储器系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339544B1 (en) * 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory

Also Published As

Publication number Publication date
JP4481697B2 (ja) 2010-06-16
JP2004296076A (ja) 2004-10-21
CN1538540A (zh) 2004-10-20
DE102004016408A1 (de) 2004-10-21
DE102004016408B4 (de) 2008-08-07

Similar Documents

Publication Publication Date Title
CN100492694C (zh) 具有恢复功能的相变存储器和方法
US7042760B2 (en) Phase-change memory and method having restore function
US6928022B2 (en) Write driver circuit in phase change memory device and method for applying write current
US7940552B2 (en) Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
US7660152B2 (en) Method and apparatus for implementing self-referencing read operation for PCRAM devices
EP1450373B1 (en) Phase change memory device
US7911824B2 (en) Nonvolatile memory apparatus
EP1489622B1 (en) Writing circuit for a phase change memory device
US7242605B2 (en) Phase-change memory device and method that maintains the resistance of a phase-change material in a reset state within a constant resistance range
US7349245B2 (en) Non-volatile phase-change memory device and associated program-suspend-read operation
US7471557B2 (en) Reading phase change memories to reduce read disturbs
US8891293B2 (en) High-endurance phase change memory devices and methods for operating the same
US8611135B2 (en) Method for programming a resistive memory cell, a method and a memory apparatus for programming one or more resistive memory cells in a memory array
US7257039B2 (en) Bit line discharge control method and circuit for a semiconductor memory
TWI476770B (zh) 具有預讀操作電阻漂移回復的多階單元相變記憶體裝置，使用該裝置的記憶體系統，和讀取記憶體裝置的方法
CN101004948A (zh) 非易失性存储器件、系统及其方法
US9697896B2 (en) High throughput programming system and method for a phase change non-volatile memory device
EP3648108B1 (en) Single-ended phase-change memory device and reading method
US6985389B2 (en) Phase change based memory device and method for operating same
CN101354910A (zh) 一种新型的相变存储器的读操作方法
US7864566B2 (en) Phase change memory programming method without reset over-write
US11355191B2 (en) Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system
EP3913630A1 (en) Non-volatile memory device with a program driver circuit including a voltage limiter
CN115083476A (zh) 一种相变存储器的操作方法、相变存储器及存储器系统
CN115240730A (zh) 存储器单元及其操作方法、存储器阵列

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20140329