JP2008204581A - 不揮発性ram - Google Patents
不揮発性ram Download PDFInfo
- Publication number
- JP2008204581A JP2008204581A JP2007042230A JP2007042230A JP2008204581A JP 2008204581 A JP2008204581 A JP 2008204581A JP 2007042230 A JP2007042230 A JP 2007042230A JP 2007042230 A JP2007042230 A JP 2007042230A JP 2008204581 A JP2008204581 A JP 2008204581A
- Authority
- JP
- Japan
- Prior art keywords
- area
- writing
- nonvolatile
- write
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 23
- 230000006870 function Effects 0.000 claims description 17
- 239000007784 solid electrolyte Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 230000014759 maintenance of location Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910021645 metal ion Inorganic materials 0.000 claims description 3
- 238000006479 redox reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000006722 reduction reaction Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- OMZSGWSJDCOLKM-UHFFFAOYSA-N copper(II) sulfide Chemical compound [S-2].[Cu+2] OMZSGWSJDCOLKM-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】本発明の不揮発性RAMは、ランダムにデータの読み書きを行う不揮発性メモリであり、電源を切っても記憶内容が失われない不揮発性モード、及び電源を切ると記憶内容が失われる揮発性モードのデータ保持状態に、データ保持の状態を制御可能なメモリ素子からなるメモリ領域と、該メモリ領域において、不揮発性モード書込及び揮発性モード書込各々の対象となるアドレス範囲の領域が設定されるアドレス設定レジスタと、該アドレス設定レジスタを参照して、それぞれのアドレス範囲に対応したデータの書き込みを行うメモリ制御回路とを有する。
【選択図】図1
Description
一般的に、コンピュータシステムにおいては、図10及び図11に示すように、各プロセッサに対応して、プログラムコードをハードディスクやフラッシュメモリなどの書き換え可能なROMに記憶させておき、実行時にSRAM(Static Random Access Memory)やDRAM(Dynamic Random Access Memory)などの揮発性メモリにプログラムコードを実行するシステム構成が用いられている。
しかしながら、上記コンピュータシステムの構成は、記憶媒体が複数必要となり、装置自体が大型化してしまい、携帯電話などの携帯型小型電子機器に適用させることが困難である。
ところが、上述した構成においては、結局、メモリチップが複数必要となり実装面積が増加し、製造コストが上昇してしまうため、さらなる小型化が可能な構成が望まれている。
そのため、書き換え可能なROMのメモリ領域を分割し、所定のアドレス範囲をプログラムコードを記憶させる領域とし、残りをワークエリアに用いることにより、メモリを1チップとすることが考えられる。
しかしながら、書き換えが可能なROMは、一旦、データを消去した後、データの書込を行うため、DRAMやSRAMに対して書込時間を長く必要とし、ランダムアクセスが行えず、ワークエリアに用いることができない。
本発明は、このような事情に鑑みてなされたもので、アプリケーションに頻繁にアクセスされるワーク領域と、プログラムコードを記憶させる領域とを、従来に比較して小型なチップサイズにて、1チップで構成することができる不揮発性RAMを提供することを目的とする。
電源を切っても記憶内容が失われない不揮発性モード、及び電源を切ると記憶内容が失われる揮発性モードのいずれかのデータ保持状態に制御可能なメモリ素子からなるメモリ領域と、該メモリ領域において、不揮発性モード書込及び揮発性モード書込各々の対象となるアドレス範囲の領域が設定されるアドレス設定レジスタと、該アドレス設定レジスタを参照して、それぞれのアドレス範囲に対応したデータの書き込みを行うメモリ制御回路とを有することを特徴とする。
以下、本発明の一実施形態による不揮発性メモリを図面を参照して説明する。図1はこの一実施形態の構成例を示すブロック図である。
この図において、不揮発性RAM1は、入出力回路2、書込プロテクト領域設定レジスタ3、アドレス情報記憶部4、アドレス比較回路5、制御回路6、メモリアレイ制御部7、カラムデコーダ71〜74、ロウデコーダ81〜84及びメモリ領域Sが設けられている。
入出力回路2は、データ信号、コマンド信号及びアドレス信号の入力処理、及びメモリから読み出されたデータの出力処理を行う。
アドレス情報記憶部4は、アドレス空間内の任意のアドレス範囲の領域を、不揮発性モードの書き込みを行う不揮発性データ領域とするため、上記アドレス範囲(何番地から何番地まで、あるいはいずれのメモリアレイ)を示す不揮発性データアドレス情報が記憶されている。すなわち、不揮発性RAM1のメモリ領域Sは、アドレス情報記憶部4に記憶されている不揮発性データアドレス情報によって設定された不揮発性データ領域と、それ以外の領域である揮発性データ領域との2つの書き込み特性を有することとなる。
上記不揮発生モードの書込は、メモリ素子に記憶されたデータが、電源を切断しても記憶されている書き込み状態、すなわちフラッシュメモリやEEPROMと同様な記憶特性を有することを示している。
したがって、電源が切れると失われては困るプログラムコードが不揮発性データ領域に記憶され、一方、揮発生データ領域のメモリ素子に対するデータの書込は、不揮発性データ領域の書込時間より短く、DRAMやSRAM等と同様のため、処理の中間データなどを一時的に記憶するワーク領域として用いられることとなる。
このとき、アドレス比較回路5は、入力される入力アドレスが、書込禁止アドレス情報の範囲に含まれていることを検出した場合、制御回路6に対して書込禁止制御信号を出力し、一方、書込禁止アドレス情報の範囲に含まれていないことを検出した場合、書込禁止制御信号の出力を行わない。
また、書込プロテクト領域設定レジスタ3において、メモリアレイ単位にて、書込禁止アドレス情報のアドレス範囲を設定する場合、アドレス比較回路5は、入力アドレスが設定されたメモリアレイに含まれている化否かの検出を行う。
このとき、アドレス比較回路5は、入力される入力アドレスが、不揮発性データアドレス情報の範囲に含まれていることを検出した場合、制御回路6に対して不揮発性モード信号を出力し、一方、不揮発性データアドレス情報の範囲に含まれていないことを検出した場合、不揮発性モード信号の出力を行わない。
また、アドレス情報記憶部4において、メモリアレイ単位にて、書込禁止アドレス情報のアドレス範囲を設定する場合、アドレス比較回路5は、入力アドレスが設定されたメモリアレイに含まれている化否かの検出を行う。
また、制御回路6は、上記不揮発性モード信号が入力された場合、メモリアレイ制御部7に対して不揮発性書込信号を出力する。
また、メモリアレイ制御部7は、上記書き込みの際、上記書込禁止信号が入力されると、対応するアドレスへのデータの書き込み処理を停止して、メモリ素子へのデータの書き込みを行わない。
ロウデコーダ81〜84は、それぞれ対応するメモリアレイ内において、メモリアレイ制御部7から入力されるアドレスの一部(ロウアドレス)に対応するメモリ素子の行を選択する。上述したメモリ素子の列と行との交差点にあるメモリ素子に対して、データの書き込み及び読み出し処理が行われる。
上述した構成により、図2に示すように、不揮発性RAMのメモリ領域におけるメモリ空間が、揮発性モードの書き込みを行い、ランダムアクセスを可能としたワーク領域と、不揮発性モードの書き込みを行い、プログラム記憶領域あるいは重要データ格納領域とした領域に任意に分割することができる。また、不揮発性モードの領域に対して、不正なプログラムの書き換えなどが行えないように、書き込み禁止を設定することができる。
次に、図3及び図4を用いて、上述した各本実施形態におけるメモリ素子、すなわち固体電解質を用いた抵抗変化型メモリ素子の説明を行う。図3は大容量の不揮発性RAMのメモリアレイの回路を示す概念図である。また、図4は図3における抵抗変化型メモリ素子及びその近傍の断面構造を示す概念図である。ここで用いるメモリ素子は、抵抗変化型メモリ素子であり、電流を流すことにより抵抗値が変化する個体電解質からなる抵抗素子RMと、MOSトランジスタQMとを組み合わせてメモリ素子として用いる。各本実施形態におけるMOSトランジスタは例えばnチャネル型である。上記抵抗素子RMは、MOSトランジスタQMのドレインとビット線BLとの間に形成されている。
各図において、抵抗素子RMは、固体電解質中の金属イオンの酸化還元反応によるフィラメントの形成/消失により抵抗値が変化することを用いた不揮発性メモリセルである。
一方、データの書込処理において、「1」データの書込みを、電流を上述した「0」の書込の場合と反対方向、すなわち仮想接地線VSL側からライトドライバ側へと流し、抵抗素子RMの抵抗値を低下させることにより行う。
なお、配線VDLはビット線BLとソース線SLとのプリチャージ電圧を供給する配線である。この配線VDLにより、MOSトランジスタQD1〜QDm及びQC1〜QCmがオン状態(PCが「H」レベル)において、読み出し前にメモリ素子が接続されているビット線BL及びソース線SLのMOSトランジスタがオン状態となり、メモリ素子はビットラインBLと接地ラインSLとが同電位に保持され、プリチャージが行われる。
このメモリ素子は、数10nsにてデータの書き換え及び読み出しが可能であり、しかもフラッシュメモリとは異なり、書換え前にデータを消去する必要が無く、また書き込みベリファイも必要無いため、ワークメモリとして用いられるRAMとして使用することが可能である。本発明におけるメモリ素子は、一旦データを消去してデータを書き込む必要が無く、DRAMやSRAMのように、ランダムなアドレスに対してアクセスし、データの読み出し及び書き込みができるランダムアクセスが可能である。
抵抗素子RMは、MOSトランジスタQMのドレインに接続されたプラグPmと、ビット線BL(例えば、図4においてはビット線BLm)との間に形成されている。
図5に抵抗素子RMの書込特性を示すグラフを示す。図5(a)は書込電流値を一定として書込電流を印加する時間幅を変化させたグラフであり、横軸が書込電流の印加時間を示し、縦軸が抵抗素子RMの低抵抗保持時間、すなわちデータ保持時間を示している。また、図5(b)は書込電流を印加する書込時間を一定とし、書込電流の電流値を変化させたグラフであり、横軸が書込電流値を示し、縦軸がデータ保持時間を示している。
一方、書込時間を長くするに従い、抵抗が増加するのにかかる時間が増加し、データの保持特性が良くなり、ある書込時間を超えると不揮発性書込の状態とするデータの保持時間となる。本実施形態においては、書込を行った際、予め設定したデータ保持時間を超える期間、データ保持できる抵抗素子RMを、不揮発性モードの書込が行われたとし、予め設定したデータ保持時間以下の期間しかデータ保持が行えない抵抗素子RMを、揮発性モードの書込が行われたとする。
一方、書込電流の電流値を大きくするに従い、抵抗が増加するのにかかる時間が増加し、データの保持特性が良くなり、ある電流値を超えると不揮発性モードの書き込みの状態とするデータの保持時間となる。
書込電流の電流値及び書込電流の印加時間により、書込モードが変化するため、抵抗素子RMに供給する電荷量によって、書込特性が不揮発性モードとなるか揮発性モードとなるかが決定する。
図6にメモリアレイ制御部7に含まれる抵抗素子RMにデータを書き込む書込電流のパルスを生成する書込回路(ライトドライバ)の概念図を示す。図6(a)は書込回路の回路構成例を示す概念図である。
書込回路10は、インバータ(ノット回路)11,遅延回路12,遅延回路13,セレクタ14,ナンド回路15,Pチャネル型のMOSトランジスタ16,17,Nチャネル型もMOSトランジスタ18,定電流源19(電流値Iw)とから構成されている。
書込回路10は、入出力回路2から入力される書込命令に対応して書込動作を行う際、制御回路6から不揮発性書込信号が入力された場合、不揮発性モードの書き込み処理を行い、不揮発性書込信号が入力されない場合、揮発性モードの書き込み処理を行う。
また、書込回路10は、制御回路6から書込禁止信号が入力されると、書き込み処理を停止する。
セレクタ14は入力端子P1及びP2に入力される信号のいずれかを出力端子P3から出力するものであり、セレクト信号SLが「H」レベルのとき、入力端子P1に入力されている遅延信号DL1を出力端子P3から出力し、セレクト信号SLが「L」レベルのとき、入力端子P2に入力されている遅延信号DL2を出力端子P3へ出力する。このとき、書込回路10は、不揮発性書込信号が入力された場合、セレクト信号SLを「L」レベルとし、不揮発性書込信号が入力されない場合、セレクト信号SLを「H」レベルとする。
MOSトランジスタ18は、オン状態の間、ドレインから入力される書込電流(電流パルス)を、ソースから図3のI/O線に対して出力する。
この書込電流は、MOSトランジスタ16及び17と定電流源19とにて形成されるカレントミラー回路において、定電流源19からMOSトランジスタ17に流れる定電流Iwに比例して、MOSトランジスタ16に流れる電流である。
この図において、時刻t1〜時刻t5の期間、セレクト信号SLは「H」レベルであり、入力端子P1から入力される信号(すなわち、遅延回路12からの遅延信号)を出力端子P3から出力する状態となっており、揮発性書込モードに対応している。
一方、時刻t5以降、セレクト信号SLは「L」レベルであり、入力端子P2から入力される信号(すなわち、遅延回路13からの遅延信号)を出力端子P3から出力する状態となっており、不揮発性書込モードに対応している。
上述したように、セレクト信号SLにより選択された遅延信号により、揮発性モードまたは不揮発性モードそれぞれのモードによる書き込み処理が、抵抗素子RMに対して行われる。
このとき、セレクタ14は、遅延すべき信号が入力されないため、ナンド回路15の他方の端子に対して「H」レベルを出力した状態となっている。
この結果、ナンド回路15は、2入力ともに「H」レベルが入力されているため、MOSトランジスタ18のゲートに対し、「L」レベルの信号を出力する。
ゲートに「L」レベルが入力されるため、MOSトランジスタ18はオフ(非導通)状態となっており、ドレインに供給される書込電流をソースから出力しない。
上記書込パルスWPが入力されることにより、インバータ11は、この書込パルスWPを反転して、「L」レベルの反転信号を、遅延回路12及び13と、ナンド回路15の一方の入力端子とに出力する。同様に、上記反転信号が入力されるため、遅延回路12及び13は、出力をそれぞれ「H」レベルから「L」レベルに遷移させる。
そして、ナンド回路15は、双方の端子に「L」レベルの信号が入力されるため、出力端子から「H」レベルの信号を出力する。
これにより、MOSトランジスタ18は、ドレインに供給されている書込電流を、ソースからI/O線に対して出力する。書込電流がアドレスに対応した抵抗素子RMに供給されることにより、書き込み処理が開始される。
このとき、遅延回路12は反転信号の立ち上がりから、時間T1が経過するまで、遅延信号を「L」レベルに保つ状態となる。
したがって、ナンド回路15の一方の入力端子に「H」レベルが入力される状態となるが、他方の入力端子に依然として「L」レベルの信号が入力されているため、出力端子から「H」レベルの信号を出力した状態を維持する。その結果、MOSトランジスタ18は、ゲートに「H」レベルの信号が印加された状態のままであり、ゲートに供給される書込電流をソースから出力した状態を維持することとなる。
これにより、ナンド回路15は、双方の入力端子に「H」レベルが入力されるため、出力端子の信号を「H」レベルから「L」レベルに遷移させる。
その結果、MOSトランジスタ18は、ゲートに「L」レベルが印加されることとなり、オフ(非導通)状態となるため、ドレインに供給される書込電流をソースから出力しない状態となる。
上述したように、時刻t2から時刻t4の期間、抵抗素子RMに書込電流が供給され、電流値とこの電流値が供給された時間とに対応した、揮発性モードの書き込みに対応する電荷量が抵抗素子RMに与えらる。
このため、書込パルスWPのパルス幅T0に対し、書込パルスWPの時刻t7における立ち下がりから、時刻T8までの遅延時間T2(>T1)を加えた期間、MOSトランジスタ18がオン状態となり、不揮発性モードの書き込みが行われる。
この結果、時刻t6から時刻t8の期間、抵抗素子RMに書込電流が供給され、電流値とこの電流値が供給された時間とに対応した、不揮発性モードの書き込みに対応する電荷量が抵抗素子RMに与えられる。
一方、図7(a)に示す回路は、書込電流の電流パルスのパルス幅を、揮発性モード及び不揮発性モードともに同一幅を用い、それぞれの書込電流の電流値を変えて、揮発性モード及び不揮発性モードの書込特性に必要な電荷量を制御する構成となっている。
メモリアレイ制御部7における書込回路10は、抵抗素子RMに対する書込パルスとして、揮発性モードの書き込みの場合に書込パルスVWを信号を出力し、不揮発性モードの書き込みの場合に書込パルスNWを出力する。すなわち、書込回路10は、制御回路6から不揮発性書込信号が入力された場合、「H」レベルのパルス信号である書込パルスNWを出力し、不揮発性書込信号が入力されない場合、「H」レベルのパルス信号である書込パルスVWを出力する。
同様に、Nチャネル型のMOSトランジスタ27は、ドレインに対して、Pチャネル型のMOSトランジスタ23,24及び定電流源25で構成されているミラー回路から出力される書込電流(電流値iNW)が供給され、ソースが図3のI/O線に接続され、ゲートに書込パルスNWの信号線が接続されている。
図7(b)においては、時刻t11〜時刻t12までの期間がT0であり、揮発性モードの書き込みが行われ、時刻t13〜時刻t14までの期間がT0であり、不揮発性モードの書き込みが行われている。
また、揮発性書込モードにてどの程度のリフレッシュ期間とするかにより、書込に必要な電荷量が決定されるため、上記書込パルスの幅が設定された場合、リフレッシュ時間を満足する揮発性モードのための電荷量を得るために、書込電流の電流値を設定する。
図8を用いて、本発明による各実施形態における不揮発性RAMを、携帯型小型電子機器への適用に適した形態に実装した例を説明する。図8は上記不揮発性RAMを実装したパッケージ形態の断面を示す概念図である。
具体的には、図8(a),(b)及び(c)がSIP(System In a Package)として、例えば、プロセッサのLSIチップと積層し、一つのパッケージとしている。
図9は、本発明による各実施形態における不揮発性RAMを実装したシステムの構成例を示す概念図である。
すなわち、本実施形態による不揮発性RAMと、メディアプロセッサとを、図8に示す形態にて1パッケージに積層したSIPを、ベースバンドプロセッサに組み合わせて構成された携帯電話システムのブロック図を示す。
2…入出力回路
3…書込プロテクト領域設定レジスタ
4…アドレス情報記憶部
5…アドレス比較回路
6…制御回路
7…メモリアレイ制御部
10…書込回路
11…インバータ
12,13…遅延回路
14…セレクタ
15…ナンド回路
16,17,18,20,21,23,24,26,27,QA1,QAm、QB1,QBm、QC1,QCm,QD1,QDm,QM…MOSトランジスタ
19,22,25…定電流源
71,72,73,74…カラムデコーダ
81,82,83,84…ロウデコーダ
100…基板
S…メモリ領域
S1,S2,S3,S4…メモリアレイ
Claims (15)
- ランダムにデータの読み書きを行う不揮発性RAMであり、
電源を切っても記憶内容が失われない不揮発性モード、及び電源を切ると記憶内容が失われる揮発性モードのいずれかのデータ保持状態に制御可能なメモリ素子からなるメモリ領域と、
該メモリ領域において、不揮発性モード書込及び揮発性モード書込各々の対象となるアドレス範囲の領域が設定されるアドレス設定レジスタと、
該アドレス設定レジスタを参照して、それぞれのアドレス範囲に対応したデータの書き込みを行うメモリ制御回路と
を有することを特徴とする不揮発性RAM。 - 前記メモリ素子が書込時に供給する電荷量の違いにより、データ保持の状態の制御が行われ、前記メモリ制御回路が、揮発性モード書込に比較して、不揮発性モード書込おいて、メモリ素子に供給する電荷量を多く設定していることを特徴とする請求項1に記載の不揮発性RAM。
- 前記メモリ制御回路が前記揮発性モード書込を行う領域にあるメモリ素子に対して、予め設定された周期にてリフレッシュ処理を行うことを特徴とする請求項1または請求項2に記載の不揮発性RAM。
- 前記不揮発性モード書込を行う領域に、少なくともプログラムコードが書き込まれ、揮発性モード書込を行う領域がワーク領域として用いられることを特徴とする請求項1から請求項3のいずれかに記載の不揮発性RAM。
- 前記メモリ素子が個体電解質より形成され、該固体電解質に供給される電荷による金属イオンの酸化還元反応により抵抗値が変化することを特徴とする請求項1から請求項4のいずれかに記載の不揮発性RAM。
- 前記不揮発生モードによるデータの書き込みを行った領域に対し、新たなデータの書き込みを禁止する禁止領域を設定する書込プロテクト機能部をさらに有する請求項1から請求項5のいずれかに記載の不揮発性RAM。
- 前記書込プロテクト機能部が、
書込を禁止する領域とする禁止アドレス範囲を設定する書込プロテクト領域設定レジスタと、
書込命令を実行する際、該書込プロテクト領域設定レジスタに設定されている禁止アドレス範囲と、書込先アドレスとを比較し、比較結果を出力する比較手段と
前記比較結果が該書込先アドレスが禁止アドレス範囲に含まれることを示す場合、書込処理を停止し、一方、書込先アドレスが禁止アドレス範囲に含まれていないことを示す場合、書込処理を実行する請求項6に記載の不揮発性RAM。 - 前記禁止領域に対し、少なくともプログラムコードを書き込み、禁止範囲に含まれない前記メモリ領域をワーク領域として使用する請求項6または請求項7に記載の不揮発性RAM。
- 前記禁止領域に対する書込命令を検出すると、外部に対して通知する書込通知部をさらに有する請求項6から請求項8のいずれかに記載の不揮発性RAM。
- 同一基板上に形成され、ランダムにデータの読み書きを行い、電源を切っても記憶内容が失われない不揮発性モード、及び電源を切ると記憶内容が失われる揮発性モードのいずれかのデータ保持状態に制御可能なメモリ素子からなるメモリ領域を有し、該メモリ領域を不揮発性モード書込を行う領域と揮発性モード書込を行う領域とに選択する機能を有する不揮発性RAMと、
前記不揮発性書込を行う領域に記憶されるプログラムコードを実行し、揮発性モード書込が行われる領域をワーク領域として用いるプロセッサと
を有するコンピュータシステム。 - 前記不揮発性RAMが前記不揮発生モードによるデータの書き込みを行った領域に対し、新たなデータの書き込みを禁止する禁止領域を設定する書込プロテクト機能部をさらに有する請求項10に記載のコンピュータシステム。
- 同一基板上に形成され、ランダムにデータの読み書きを行い、電源を切っても記憶内容が失われない不揮発性モード、及び電源を切ると記憶内容が失われる揮発性モードのいずれかのデータ保持状態に制御可能なメモリ素子からなる不揮発性RAMと、プロセッサとからなるコンピュータシステムの制御方法であり、
前記プロセッサが、
前記不揮発性モードの書き込みを行った領域に記憶されたプログラムコードを実行する過程と、
前記揮発性モード書き込みを行う領域をワーク領域として用いる過程と
を有するコンピュータシステムの制御方法。 - 同一基板上に形成され、ランダムにデータの読み書きを行い、電源を切っても記憶内容が失われない不揮発性モード、及び電源を切ると記憶内容が失われる揮発性モードのいずれかのデータ保持状態に制御可能なメモリ素子からなり、前記不揮発生モードによるデータの書き込みを行った領域に対し、新たなデータの書き込みを禁止する禁止領域を設定する書込プロテクト機能部を有する不揮発性RAMと、プロセッサとからなるコンピュータシステムの制御方法であり、
前記プロセッサが、
前記不揮発性モードの書き込みを行った領域に記憶されたプログラムコードを実行する過程と、
前記揮発性モード書き込みを行う領域をワーク領域として用いる過程と
を有するコンピュータシステムの制御方法。 - 同一基板上に形成され、ランダムにデータの読み書きを行い、電源を切っても記憶内容が失われない不揮発性モード、及び電源を切ると記憶内容が失われる揮発性モードのいずれかのデータ保持状態に制御可能なメモリ素子からなるメモリ領域とからなり、該メモリ領域を不揮発性モード書込を行う領域と揮発性モード書込を行う領域とに選択する機能を有する不揮発性RAMと、
前記不揮発性書込を行う領域に記憶されるプログラムコードを実行し、揮発性モード書込が行われる領域をワーク領域として用いるプロセッサと
のそれぞれのチップを積層して形成した半導体デバイス。 - 同一基板上に形成され、ランダムにデータの読み書きを行い、電源を切っても記憶内容が失われない不揮発性モード、及び電源を切ると記憶内容が失われる揮発性モードのいずれかのデータ保持状態に制御可能なメモリ素子からなるメモリ領域とからなり、前記不揮発生モードによるデータの書き込みを行った領域に対し、新たなデータの書き込みを禁止する禁止領域を設定する書込プロテクト機能部を有する不揮発性RAMと、
前記不揮発性書込を行う領域に記憶されるプログラムコードを実行し、揮発性モード書込が行われる領域をワーク領域として用いるプロセッサと
のそれぞれのチップを積層して形成した半導体デバイス。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007042230A JP2008204581A (ja) | 2007-02-22 | 2007-02-22 | 不揮発性ram |
US12/071,052 US8437188B2 (en) | 2007-02-22 | 2008-02-14 | Nonvolatile RAM |
US13/862,221 US8717805B2 (en) | 2007-02-22 | 2013-04-12 | Nonvolatile RAM |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007042230A JP2008204581A (ja) | 2007-02-22 | 2007-02-22 | 不揮発性ram |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008204581A true JP2008204581A (ja) | 2008-09-04 |
Family
ID=39715704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007042230A Pending JP2008204581A (ja) | 2007-02-22 | 2007-02-22 | 不揮発性ram |
Country Status (2)
Country | Link |
---|---|
US (2) | US8437188B2 (ja) |
JP (1) | JP2008204581A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010055731A (ja) * | 2008-08-29 | 2010-03-11 | Elpida Memory Inc | 半導体記憶装置及び情報処理システム |
JP2012015211A (ja) * | 2010-06-29 | 2012-01-19 | Sharp Corp | 不揮発性半導体記憶装置 |
WO2012128000A1 (ja) * | 2011-03-23 | 2012-09-27 | 株式会社 東芝 | 半導体記憶装置およびその制御方法 |
WO2015174020A1 (ja) * | 2014-05-13 | 2015-11-19 | ソニー株式会社 | メモリシステム、メモリ周辺回路およびメモリ制御方法 |
WO2016194175A1 (ja) * | 2015-06-03 | 2016-12-08 | 株式会社日立製作所 | ストレージシステム |
KR101772853B1 (ko) | 2010-08-19 | 2017-08-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 검사 방법 및 반도체 장치의 구동 방법 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009211153A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | メモリ装置、情報処理装置及び電力制御方法 |
US20110246704A1 (en) * | 2010-04-01 | 2011-10-06 | Chingis Technology Corporation | Method for operating non-volatile flash memory with write protection mechanism |
KR102102224B1 (ko) | 2013-10-01 | 2020-04-20 | 삼성전자주식회사 | 저장 장치 및 그것의 프로그램 방법 |
US9111647B2 (en) * | 2013-12-19 | 2015-08-18 | Freescale Semiconductor, Inc. | System in a package (SiP) |
WO2015116107A1 (en) * | 2014-01-30 | 2015-08-06 | Hewlett-Packard Development Company, L.P. | Memristor memory with volatile and non-volatile states |
US10241683B2 (en) | 2015-10-26 | 2019-03-26 | Nxp Usa, Inc. | Non-volatile RAM system |
KR102519458B1 (ko) * | 2016-11-01 | 2023-04-11 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 동작 방법 |
JP2018147546A (ja) * | 2017-03-09 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 制御回路、半導体記憶装置、情報処理装置及び制御方法 |
US10606513B2 (en) * | 2017-12-06 | 2020-03-31 | Western Digital Technologies, Inc. | Volatility management for non-volatile memory device |
JP7023103B2 (ja) * | 2017-12-22 | 2022-02-21 | キオクシア株式会社 | メモリシステム及び制御方法 |
US11579770B2 (en) * | 2018-03-15 | 2023-02-14 | Western Digital Technologies, Inc. | Volatility management for memory device |
US11157319B2 (en) | 2018-06-06 | 2021-10-26 | Western Digital Technologies, Inc. | Processor with processor memory pairs for improved process switching and methods thereof |
JP7170117B1 (ja) * | 2021-12-01 | 2022-11-11 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098247A (ja) * | 1995-06-15 | 1997-01-10 | Hitachi Ltd | 半導体記憶装置 |
JPH1021689A (ja) * | 1996-07-01 | 1998-01-23 | Hitachi Ltd | 強誘電体メモリ |
JP2001057085A (ja) * | 1999-07-30 | 2001-02-27 | Internatl Business Mach Corp <Ibm> | 部分的に不揮発性のダイナミック・ランダム・アクセス・メモリ |
JP2004296076A (ja) * | 2003-03-27 | 2004-10-21 | Samsung Electronics Co Ltd | 不揮発性メモリ及び揮発性メモリで選択的に動作可能な相変化メモリ装置及び相変化メモリ装置の動作方法 |
WO2006070151A1 (fr) * | 2004-12-23 | 2006-07-06 | Commissariat A L'energie Atomique | Memoire pmc ayant un temps de retention et une vitesse d'ecriture ameliores |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001014871A (ja) | 1999-06-29 | 2001-01-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2003331241A (ja) * | 2002-05-09 | 2003-11-21 | Fujitsu Ltd | メモリデバイス及びその制御方法 |
TWI320571B (en) * | 2002-09-12 | 2010-02-11 | Qs Semiconductor Australia Pty Ltd | Dynamic nonvolatile random access memory ne transistor cell and random access memory array |
JP2004348437A (ja) * | 2003-05-22 | 2004-12-09 | Matsushita Electric Ind Co Ltd | リソース管理装置、リソース管理方法及び記録媒体 |
EP1769092A4 (en) | 2004-06-29 | 2008-08-06 | Europ Nickel Plc | IMPROVED LIXIVIATION OF BASE METALS |
JP4273087B2 (ja) * | 2005-02-08 | 2009-06-03 | エルピーダメモリ株式会社 | 半導体記憶装置およびその書込み方法 |
JP2007073141A (ja) * | 2005-09-07 | 2007-03-22 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置 |
US7623365B2 (en) * | 2007-08-29 | 2009-11-24 | Micron Technology, Inc. | Memory device interface methods, apparatus, and systems |
-
2007
- 2007-02-22 JP JP2007042230A patent/JP2008204581A/ja active Pending
-
2008
- 2008-02-14 US US12/071,052 patent/US8437188B2/en not_active Expired - Fee Related
-
2013
- 2013-04-12 US US13/862,221 patent/US8717805B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098247A (ja) * | 1995-06-15 | 1997-01-10 | Hitachi Ltd | 半導体記憶装置 |
JPH1021689A (ja) * | 1996-07-01 | 1998-01-23 | Hitachi Ltd | 強誘電体メモリ |
JP2001057085A (ja) * | 1999-07-30 | 2001-02-27 | Internatl Business Mach Corp <Ibm> | 部分的に不揮発性のダイナミック・ランダム・アクセス・メモリ |
JP2004296076A (ja) * | 2003-03-27 | 2004-10-21 | Samsung Electronics Co Ltd | 不揮発性メモリ及び揮発性メモリで選択的に動作可能な相変化メモリ装置及び相変化メモリ装置の動作方法 |
WO2006070151A1 (fr) * | 2004-12-23 | 2006-07-06 | Commissariat A L'energie Atomique | Memoire pmc ayant un temps de retention et une vitesse d'ecriture ameliores |
JP2008526008A (ja) * | 2004-12-23 | 2008-07-17 | コミツサリア タ レネルジー アトミーク | 保持時間及び書き込み速度の改善したpmcメモリ |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010055731A (ja) * | 2008-08-29 | 2010-03-11 | Elpida Memory Inc | 半導体記憶装置及び情報処理システム |
JP2012015211A (ja) * | 2010-06-29 | 2012-01-19 | Sharp Corp | 不揮発性半導体記憶装置 |
KR101772853B1 (ko) | 2010-08-19 | 2017-08-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 검사 방법 및 반도체 장치의 구동 방법 |
WO2012128000A1 (ja) * | 2011-03-23 | 2012-09-27 | 株式会社 東芝 | 半導体記憶装置およびその制御方法 |
US9256523B2 (en) | 2011-03-23 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor storage device and control method thereof |
US9582414B2 (en) | 2011-03-23 | 2017-02-28 | Kabushiki Kaisha Toshiba | Semiconductor storage device and control method thereof |
WO2015174020A1 (ja) * | 2014-05-13 | 2015-11-19 | ソニー株式会社 | メモリシステム、メモリ周辺回路およびメモリ制御方法 |
WO2016194175A1 (ja) * | 2015-06-03 | 2016-12-08 | 株式会社日立製作所 | ストレージシステム |
Also Published As
Publication number | Publication date |
---|---|
US8437188B2 (en) | 2013-05-07 |
US20130229870A1 (en) | 2013-09-05 |
US8717805B2 (en) | 2014-05-06 |
US20080205146A1 (en) | 2008-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008204581A (ja) | 不揮発性ram | |
JP6886501B2 (ja) | メモリを動作させる方法 | |
KR100944058B1 (ko) | 반도체 기억 장치 | |
TWI651720B (zh) | 包含二電晶體一電容器之記憶體及用於存取該記憶體的裝置與方法 | |
JP2008204582A (ja) | 不揮発性ram | |
JP5359798B2 (ja) | メモリデバイスおよびその読み出し方法 | |
EP3547318B1 (en) | Tailoring current magnitude and duration during a programming pulse for a memory device | |
US10783976B2 (en) | Antifuse memory device and operation method thereof | |
CN110619909B (zh) | 非易失性存储器设备及该非易失性存储器设备的读写方法 | |
JP2004355689A (ja) | 半導体装置 | |
JP4762986B2 (ja) | 不揮発性記憶装置、および不揮発性記憶装置の制御方法 | |
US8451643B2 (en) | Semiconductor memory device rewriting data after execution of multiple read operations | |
JP2006190395A (ja) | 半導体メモリ | |
KR20100045077A (ko) | 면적을 감소시킨 가변 저항 메모리 장치 | |
JP2007141286A (ja) | 半導体集積回路装置及びその制御方法 | |
KR101263167B1 (ko) | 메모리 셀에 대한 액세스 정보를 저장하는 반도체 메모리장치 | |
US9036429B2 (en) | Nonvolatile memory device and operating method thereof | |
JP5451011B2 (ja) | 半導体記憶装置及び情報処理システム | |
JP2007200528A (ja) | Norフラッシュメモリ及びそれの読み出し方法 | |
JP2010073251A (ja) | 半導体メモリおよび半導体メモリの動作方法 | |
WO2015174020A1 (ja) | メモリシステム、メモリ周辺回路およびメモリ制御方法 | |
JP2007510241A (ja) | メモリ構造体および該メモリ構造体の動作方法 | |
US9984749B2 (en) | Current driver, write driver, and semiconductor memory apparatus using the same | |
JP2023180821A (ja) | 半導体装置 | |
JP4606477B2 (ja) | メモリシステム及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140603 |