JP2004296076A - 不揮発性メモリ及び揮発性メモリで選択的に動作可能な相変化メモリ装置及び相変化メモリ装置の動作方法 - Google Patents
不揮発性メモリ及び揮発性メモリで選択的に動作可能な相変化メモリ装置及び相変化メモリ装置の動作方法 Download PDFInfo
- Publication number
- JP2004296076A JP2004296076A JP2004096312A JP2004096312A JP2004296076A JP 2004296076 A JP2004296076 A JP 2004296076A JP 2004096312 A JP2004096312 A JP 2004096312A JP 2004096312 A JP2004096312 A JP 2004096312A JP 2004296076 A JP2004296076 A JP 2004296076A
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- change memory
- write current
- memory device
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0078—Write using current through the cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 PRAMセル、書込電流ソース及び復旧回路を備えるPRAM装置である。PRAMセルは非結晶状態と結晶状態との間で状態遷移をする相変化物質を備える。書込電流ソースは前記PRAMセルを非結晶状態にするための第1書込電流パルス及び前記PRAMセルを結晶状態にするための第2書込電流パルスを選択的に印加する。復旧回路は前記PRAMセルを非結晶状態に復旧するために前記PRAMセルに前記第1書込電流パルスを選択的に印加する。本発明に係るPRAMの動作方法及びPRAM装置は、不揮発性メモリであるPRAMを揮発性メモリのように動作させることによって電力消費を減らすことができる。また、応用分野によってPRAMを揮発性メモリまたは不揮発性メモリとして選択して使用することができる。
【選択図】 図6
Description
しかし、揮発性モードで、リセット書込電流パルスの電流値がセット書込電流パルスの電流値を超える必要はない。例えば、リセット記入パルスの電流値とセット記入パルスの電流値とは同一でもよく、単にパルス幅とケンチング時間(quenching time)だけが異なってもよい。
図8Aは、不揮発性モードでのPRAMセルの電圧-電流特性であり、図8Bは揮発性モードでのPRAMセルの電圧-電流特性である。図8は相変化セルがカルコゲナイドである場合を例として説明する。
410 メモリアレイブロック
420 データ回路
430 読出回路
GIO、/GIO グロ−バル入出力ライン
LIO、/LIO ローカル入出力ライン
440 電流ソース
Claims (44)
- 非結晶状態と結晶状態との間で状態遷移をする相変化物質を備える相変化メモリセルと、
前記相変化メモリセルを非結晶状態にするための第1書込電流パルス及び前記相変化メモリセルを結晶状態にするための第2書込電流パルスを選択的に印加する書込電流ソースと、
前記相変化メモリセルを非結晶状態に復旧するために前記相変化メモリセルに前記第1書込電流パルスを選択的に印加する復旧回路と、
を備えることを特徴とする相変化メモリ装置。 - 前記相変化メモリセルの状態を読出す読出回路をさらに備え、前記復旧回路は前記読出回路の出力によって制御されることを特徴とする請求項1に記載の相変化メモリ装置。
- 前記復旧回路は、
前記読出回路の出力が前記相変化メモリセルが非結晶状態にあることを示す場合、前記読出回路は前記第1書込電流パルスを前記相変化メモリセルに印加することを特徴とする請求項2に記載の相変化メモリ装置。 - 前記読出回路の出力は前記相変化メモリ装置のグロ−バル入出力ラインであることを特徴とする請求項3に記載の相変化メモリ装置。
- 前記読出回路の出力は前記相変化メモリ装置のローカル入出力ラインであることを特徴とする請求項3に記載の相変化メモリ装置。
- 前記相変化物質は、
カルコゲナイド合金であることを特徴とする請求項1に記載の相変化メモリ装置。 - 前記第1書込電流パルスは、
前記第2書込電流パルスよりさらに大きな電流値を有し、前記第1書込電流のパルス幅は前記第2書込電流パルスのパルス幅より狭いことを特徴とする請求項1に記載の相変化メモリ装置。 - 前記第1書込電流パルスは、
前記第2書込電流パルスと同じ電流値を有し、前記第1書込電流のパルス幅は前記第2書込電流パルスのパルス幅と異なり、前記第1書込電流のケンチング時間は前記第2書込電流パルスのケンチング時間と異なることを特徴とする請求項1に記載の相変化メモリ装置。 - 前記相変化メモリ装置は揮発性モードまたは不揮発性モードで動作し、前記不揮発性モードでは前記復旧回路は非活性化され、前記揮発性モードで前記復旧回路は活性化されることを特徴とする請求項1に記載の相変化メモリ装置。
- 非結晶状態と結晶状態との間で状態遷移をする相変化物質を備える相変化メモリセルと、
低電力モードで前記相変化メモリセルを非結晶状態にするための第1書込電流パルス及び前記相変化メモリセルを結晶状態にするための第2書込電流パルスを選択的に印加し、高電力モードで前記相変化メモリセルを非結晶状態にするための第3書込電流パルス及び前記相変化メモリセルを結晶状態にするための第4書込電流パルスを選択的に印加する書込電流ソースと、
前記低電力モードで前記相変化メモリセルを非結晶状態に復旧するために前記相変化メモリセルに前記第1書込電流パルスを選択的に印加する復旧回路と、
を備えることを特徴とする相変化メモリ装置。 - 前記低電力モードは、
前記相変化メモリ装置の揮発性モードであり、前記高電力モードは前記相変化メモリ装置の不揮発性モードであることを特徴とする請求項10に記載の相変化メモリ装置。 - 前記相変化メモリセルの状態を読出す読出回路をさらに備え、前記復旧回路は前記読出回路の出力によって制御されることを特徴とする請求項10に記載の相変化メモリ装置。
- 前記読出回路の出力は前記相変化メモリ装置のグロ−バル入出力ラインであることを特徴とする請求項12に記載の相変化メモリ装置。
- 前記読出回路の出力は前記相変化メモリ装置のローカル入出力ラインであることを特徴とする請求項12に記載の相変化メモリ装置。
- 前記復旧回路は、
前記読出回路の出力が前記相変化メモリセルが非結晶状態にあることを示す場合、前記読出回路は前記低電力モードで前記第1書込電流パルスを前記相変化メモリセルに印加することを特徴とする請求項12に記載の相変化メモリ装置。 - 前記相変化物質は、
カルコゲナイド合金であることを特徴とする請求項10に記載の相変化メモリ装置。 - 前記第1書込電流パルスは、
前記第2書込電流パルスよりさらに大きな電流値を有し、前記第1書込電流のパルス幅は前記第2書込電流パルスのパルス幅より小さいことを特徴とする請求項10に記載の相変化メモリ装置。 - 前記第1書込電流パルスは、
前記第2書込電流パルスと同じ電流値を有し、前記第1書込電流のパルス幅は前記第2書込電流パルスのパルス幅と異なり、前記第1書込電流のケンチング時間は前記第2書込電流パルスのケンチング時間と異なることを特徴とする請求項10に記載の相変化メモリ装置。 - 前記第3及び第4書込電流パルスの電流値は前記第1及び第2書込電流パルスの電流値より大きいことを特徴とする請求項10に記載の相変化メモリ装置。
- 不揮発性メモリモードまたは揮発性メモリモードで動作し、非結晶状態と結晶状態との間で状態遷移をする相変化物質を備える相変化メモリセルと、
前記揮発性メモリモードモードで前記相変化メモリセルを非結晶状態に復旧させる復旧回路と、
を備えることを特徴とする相変化メモリ装置。 - 前記不揮発性メモリモードで前記相変化メモリセルの状態が復旧されないことを特徴とする請求項20に記載の相変化メモリ装置。
- 前記相変化物質が非結晶状態である場合、前記揮発性メモリモードでの前記相変化物質のうち非結晶状態の部分が、前記不揮発性メモリモードでの前記相変化物質のうち非結晶状態の部分より少ないことを特徴とする請求項20に記載の相変化メモリ装置。
- 前記相変化物質が非結晶状態である場合、前記不揮発性メモリモードでの前記相変化物質のうち非結晶状態の部分の非結晶化度が、前記揮発性メモリモードでの前記相変化物質のうち非結晶状態の部分の非結晶化度より大きいことを特徴とする請求項20に記載の相変化メモリ装置。
- 前記相変化メモリセルの状態を読出す読出回路をさらに備え、前記復旧回路は前記読出回路の出力によって制御されることを特徴とする請求項20に記載の相変化メモリ装置。
- 前記復旧回路は、
前記読出回路の出力が前記相変化メモリセルが非結晶状態にあることを示す場合、前記復旧回路は前記相変化メモリセルを非結晶状態に復旧させることを特徴とする請求項24に記載の相変化メモリ装置。 - 前記復旧回路は、
前記読出回路の出力が前記相変化メモリセルが結晶状態にあることを示す場合、前記復旧回路は前記相変化メモリセルを結晶状態に復旧させることを特徴とする請求項25に記載の相変化メモリ装置。 - 前記読出回路の出力は前記相変化メモリ装置のグロ−バル入出力ラインであることを特徴とする請求項24に記載の相変化メモリ装置。
- 前記読出回路の出力は前記相変化メモリ装置のローカル入出力ラインであることを特徴とする請求項24に記載の相変化メモリ装置。
- 前記相変化物質は、
カルコゲナイド合金であることを特徴とする請求項20に記載の相変化メモリ装置。 - データラインと、
複数本の入出力ラインと、
複数本のビットラインと、
複数本のワードラインと、
前記ワードラインとビットラインとの交点に配置される複数の相変化メモリセルを備え、
前記それぞれの相変化メモリセルは非結晶状態と結晶状態との間で状態遷移をする相変化物質を備え、
前記データラインの電圧によって前記相変化メモリセルを非結晶状態にするための第1書込電流パルス及び前記相変化メモリセルを結晶状態にするための第2書込電流パルスを前記ビットラインに印加する書込電流ソースと、
各々前記ビットライン及び前記入出力ラインに連結され、前記相変化メモリセルの状態を読込む複数のセンスアンプ回路と、
前記入出力ライン及び前記データラインに連結され、前記相変化メモリセルを非結晶状態に復旧するために前記データラインの電圧を制御する復旧回路と、
を備えることを特徴とする相変化メモリ装置。 - 前記復旧回路は、
前記相変化メモリセルを結晶状態に復旧するために前記データラインの電圧を制御することを特徴とする請求項30に記載の相変化メモリ装置。 - 前記相変化メモリ装置は揮発性モードまたは不揮発性モードで動作し、前記不揮発性モードでは前記復旧回路は非活性化され、前記揮発性モードで前記復旧回路は活性化されることを特徴とする請求項30に記載の相変化メモリ装置。
- 前記書込電流ソースは、
前記揮発性モードで第1及び第2書込電流パルスを前記ビットラインに印加し、不揮発性モードで第3及び第4書込電流パルスを前記ビットラインに印加することを特徴とする請求項32に記載の相変化メモリ装置。 - 前記第1書込電流パルスは、
前記第2書込電流パルスよりさらに大きい電流値を有し、前記第1書込電流のパルス幅は前記第2書込電流パルスのパルス幅より小さいことを特徴とする請求項33に記載の相変化メモリ装置。 - 前記第1書込電流パルスは、
前記第2書込電流パルスと同じ電流値を有し、前記第1書込電流のパルス幅は前記第2書込電流パルスのパルス幅と異なり、前記第1書込電流のケンチング時間は前記第2書込電流パルスのケンチング時間と異なることを特徴とする請求項33に記載の相変化メモリ装置。 - 前記第3及び第4書込電流パルスの電流値は前記第1及び第2書込電流パルスの電流値より大きいことを特徴とする請求項33に記載の相変化メモリ装置。
- 前記相変化物質は、
カルコゲナイド合金であることを特徴とする請求項30に記載の相変化メモリ装置。 - 非結晶状態と結晶状態との間で状態遷移をする相変化物質を備える相変化メモリセルのプログラミング方法において、
前記相変化メモリセルを非結晶状態にするための第1書込電流パルス及び前記相変化メモリセルを結晶状態にするための第2書込電流パルスを選択的に印加する段階と、
前記相変化メモリセルの状態を検出する段階と、
前記相変化メモリセルが非結晶状態にあると検出された場合、前記相変化メモリセルに前記第1書込電流パルスを印加する第1復旧動作を行う段階と、
を備えることを特徴とする相変化メモリセルのプログラミング方法。 - 前記相変化メモリセルの状態を検出する動作は前記相変化メモリセルのそれぞれの読出動作時に行われ、
前記第1復旧動作は前記相変化メモリセルが非結晶状態にあると検出された場合、それぞれの読出動作時に行われることを特徴とする請求項38に記載の相変化メモリセルのプログラミング方法。 - 前記相変化メモリセルの状態を検出する動作は前記相変化メモリセルのそれぞれの読出動作時に行われ、
前記第1復旧動作はそれぞれの読出動作時に行われることを特徴とする請求項38に記載の相変化メモリセルのプログラミング方法。 - 前記相変化メモリセルの状態を検出する動作は一定の時間間隔で反復的に行われ、
前記第1復旧動作は前記相変化メモリセルが非結晶状態にあると検出された場合、一定の時間間隔で反復的に行われることを特徴とする請求項38に記載のメモリセルのプログラミング方法。 - 前記一定の時間間隔は、
少なくとも60分であることを特徴とする請求項41に記載のメモリセルのプログラミング方法。 - 前記相変化メモリセルの状態を検出する動作は一定の時間間隔で反復的に行われ、
前記第1復旧動作は一定の時間間隔毎に行われることを特徴とする請求項38に記載のメモリセルのプログラミング方法。 - 前記一定の時間間隔は、
少なくとも60分であることを特徴とする請求項43に記載のメモリセルのプログラミング方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030019257A KR100546322B1 (ko) | 2003-03-27 | 2003-03-27 | 비휘발성 메모리와 휘발성 메모리로 선택적으로 동작할 수있는 상 변화 메모리 장치 및 상 변화 메모리 장치의 동작방법 |
US10/788,407 US7042760B2 (en) | 2003-03-27 | 2004-03-01 | Phase-change memory and method having restore function |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004296076A true JP2004296076A (ja) | 2004-10-21 |
JP4481697B2 JP4481697B2 (ja) | 2010-06-16 |
Family
ID=33032427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004096312A Expired - Fee Related JP4481697B2 (ja) | 2003-03-27 | 2004-03-29 | 相変化メモリ装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4481697B2 (ja) |
CN (1) | CN100492694C (ja) |
DE (1) | DE102004016408B4 (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005012183A (ja) * | 2003-06-18 | 2005-01-13 | Macronix Internatl Co Ltd | メモリセルのしきい値電圧を調節する方法 |
JP2006173555A (ja) * | 2004-11-17 | 2006-06-29 | Toshiba Corp | スイッチング素子と線路切り換え装置及び論理回路 |
JP2006202823A (ja) * | 2005-01-18 | 2006-08-03 | Renesas Technology Corp | 半導体記憶装置及びその製造方法 |
JP2006294181A (ja) * | 2005-04-14 | 2006-10-26 | Renesas Technology Corp | 半導体装置 |
JPWO2005076280A1 (ja) * | 2004-02-05 | 2007-10-18 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2007323800A (ja) * | 2006-05-30 | 2007-12-13 | Samsung Electronics Co Ltd | 相変化メモリ装置のメモリセル内における相変化物質の一部をリセットするためのリセット電流を低減する方法及び相変化メモリ装置 |
JP2007335067A (ja) * | 2006-05-18 | 2007-12-27 | Qimonda Ag | 温度バジェットセンサを備えた相変化メモリ |
JP2008204581A (ja) * | 2007-02-22 | 2008-09-04 | Elpida Memory Inc | 不揮発性ram |
JP2008541423A (ja) * | 2005-05-06 | 2008-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ペルチエ制御相変化メモリ |
JP2009087490A (ja) * | 2007-10-01 | 2009-04-23 | Spansion Llc | 半導体装置及びその制御方法 |
JPWO2007058175A1 (ja) * | 2005-11-21 | 2009-04-30 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2009259336A (ja) * | 2008-04-16 | 2009-11-05 | Spansion Llc | 半導体装置及びその制御方法 |
JP2010015639A (ja) * | 2008-07-04 | 2010-01-21 | Spansion Llc | 半導体装置及びその制御方法 |
JP2010055731A (ja) * | 2008-08-29 | 2010-03-11 | Elpida Memory Inc | 半導体記憶装置及び情報処理システム |
KR101158490B1 (ko) * | 2005-02-10 | 2012-06-21 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체집적회로 장치 |
US8988929B2 (en) | 2012-12-26 | 2015-03-24 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and related operating method |
JP2016502180A (ja) * | 2013-01-23 | 2016-01-21 | ヴイエムウェア インコーポレイテッドVMware,Inc. | ホスト側フラッシュストレージ容量を仮想マシンにサーフェシングする技術 |
CN109979513A (zh) * | 2017-12-27 | 2019-07-05 | 爱思开海力士有限公司 | 半导体存储器装置及其操作方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008518373A (ja) * | 2004-10-21 | 2008-05-29 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 相変化メモリセルを有する集積回路および相変化メモリセルのアドレス指定方法 |
KR100657944B1 (ko) | 2005-01-12 | 2006-12-14 | 삼성전자주식회사 | 상전이 램 동작 방법 |
JP4535439B2 (ja) * | 2005-02-10 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
CN100431054C (zh) * | 2006-07-06 | 2008-11-05 | 复旦大学 | 一种能量恢复结构的只读存储器存储单元电路 |
CN101335045B (zh) * | 2007-06-27 | 2011-03-09 | 财团法人工业技术研究院 | 相变存储器的写入电路 |
TWI571872B (zh) * | 2013-06-21 | 2017-02-21 | 旺宏電子股份有限公司 | 相變化記憶體、其寫入方法及其讀取方法 |
WO2016055903A1 (en) * | 2014-10-10 | 2016-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, circuit board, and electronic device |
KR102265464B1 (ko) * | 2014-12-12 | 2021-06-16 | 삼성전자주식회사 | 분리 센싱 타입의 센싱 회로를 가지는 반도체 메모리 장치 및 그에 따른 데이터 센싱 방법 |
US10838899B2 (en) * | 2017-03-21 | 2020-11-17 | Micron Technology, Inc. | Apparatuses and methods for in-memory data switching networks |
CN110189785B (zh) * | 2019-04-09 | 2020-11-24 | 华中科技大学 | 一种基于双阈值选通管的相变存储器读写控制方法及系统 |
KR20200139499A (ko) * | 2019-06-04 | 2020-12-14 | 에스케이하이닉스 주식회사 | 전자 장치 및 메모리 셀의 동작 방법 |
CN115083476A (zh) * | 2022-06-14 | 2022-09-20 | 长江先进存储产业创新中心有限责任公司 | 一种相变存储器的操作方法、相变存储器及存储器系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6339544B1 (en) * | 2000-09-29 | 2002-01-15 | Intel Corporation | Method to enhance performance of thermal resistor device |
US6570784B2 (en) * | 2001-06-29 | 2003-05-27 | Ovonyx, Inc. | Programming a phase-change material memory |
-
2004
- 2004-03-26 DE DE200410016408 patent/DE102004016408B4/de not_active Expired - Fee Related
- 2004-03-29 CN CNB2004100352276A patent/CN100492694C/zh not_active Expired - Fee Related
- 2004-03-29 JP JP2004096312A patent/JP4481697B2/ja not_active Expired - Fee Related
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005012183A (ja) * | 2003-06-18 | 2005-01-13 | Macronix Internatl Co Ltd | メモリセルのしきい値電圧を調節する方法 |
JP4500268B2 (ja) * | 2004-02-05 | 2010-07-14 | 株式会社ルネサステクノロジ | 半導体装置 |
JPWO2005076280A1 (ja) * | 2004-02-05 | 2007-10-18 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2010049792A (ja) * | 2004-02-05 | 2010-03-04 | Renesas Technology Corp | 半導体装置 |
JP2006173555A (ja) * | 2004-11-17 | 2006-06-29 | Toshiba Corp | スイッチング素子と線路切り換え装置及び論理回路 |
JP2006202823A (ja) * | 2005-01-18 | 2006-08-03 | Renesas Technology Corp | 半導体記憶装置及びその製造方法 |
KR101158490B1 (ko) * | 2005-02-10 | 2012-06-21 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체집적회로 장치 |
JP2006294181A (ja) * | 2005-04-14 | 2006-10-26 | Renesas Technology Corp | 半導体装置 |
JP4668668B2 (ja) * | 2005-04-14 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2008541423A (ja) * | 2005-05-06 | 2008-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ペルチエ制御相変化メモリ |
US8513640B2 (en) | 2005-11-21 | 2013-08-20 | Renesas Electronics Corporation | Semiconductor device |
JPWO2007058175A1 (ja) * | 2005-11-21 | 2009-04-30 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2007335067A (ja) * | 2006-05-18 | 2007-12-27 | Qimonda Ag | 温度バジェットセンサを備えた相変化メモリ |
JP2007323800A (ja) * | 2006-05-30 | 2007-12-13 | Samsung Electronics Co Ltd | 相変化メモリ装置のメモリセル内における相変化物質の一部をリセットするためのリセット電流を低減する方法及び相変化メモリ装置 |
US8437188B2 (en) | 2007-02-22 | 2013-05-07 | Elpida Memory, Inc. | Nonvolatile RAM |
JP2008204581A (ja) * | 2007-02-22 | 2008-09-04 | Elpida Memory Inc | 不揮発性ram |
US8717805B2 (en) | 2007-02-22 | 2014-05-06 | Elpida Memory, Inc. | Nonvolatile RAM |
JP2009087490A (ja) * | 2007-10-01 | 2009-04-23 | Spansion Llc | 半導体装置及びその制御方法 |
JP2009259336A (ja) * | 2008-04-16 | 2009-11-05 | Spansion Llc | 半導体装置及びその制御方法 |
JP2010015639A (ja) * | 2008-07-04 | 2010-01-21 | Spansion Llc | 半導体装置及びその制御方法 |
JP2010055731A (ja) * | 2008-08-29 | 2010-03-11 | Elpida Memory Inc | 半導体記憶装置及び情報処理システム |
US8988929B2 (en) | 2012-12-26 | 2015-03-24 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and related operating method |
JP2016502180A (ja) * | 2013-01-23 | 2016-01-21 | ヴイエムウェア インコーポレイテッドVMware,Inc. | ホスト側フラッシュストレージ容量を仮想マシンにサーフェシングする技術 |
CN109979513A (zh) * | 2017-12-27 | 2019-07-05 | 爱思开海力士有限公司 | 半导体存储器装置及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102004016408B4 (de) | 2008-08-07 |
DE102004016408A1 (de) | 2004-10-21 |
CN100492694C (zh) | 2009-05-27 |
JP4481697B2 (ja) | 2010-06-16 |
CN1538540A (zh) | 2004-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4481697B2 (ja) | 相変化メモリ装置 | |
KR100546322B1 (ko) | 비휘발성 메모리와 휘발성 메모리로 선택적으로 동작할 수있는 상 변화 메모리 장치 및 상 변화 메모리 장치의 동작방법 | |
US7660152B2 (en) | Method and apparatus for implementing self-referencing read operation for PCRAM devices | |
US7257034B2 (en) | Semiconductor integrated circuit device | |
US7940552B2 (en) | Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices | |
CN100533596C (zh) | 半导体器件 | |
TWI431761B (zh) | 半導體積體電路裝置 | |
US7457152B2 (en) | Non-volatile memory devices and systems including phase-change one-time-programmable (OTP) memory cells and related methods | |
JP4567963B2 (ja) | 半導体集積回路装置 | |
TWI398867B (zh) | Semiconductor device | |
JP2006127583A (ja) | 不揮発性半導体記憶装置及び相変化メモリ | |
JP2006318635A (ja) | 相変化メモリ装置の駆動方法及び相変化メモリ装置 | |
TW200527656A (en) | Semiconductor device | |
US20190287616A1 (en) | Semiconductor memory device | |
US6985389B2 (en) | Phase change based memory device and method for operating same | |
KR101201858B1 (ko) | 반도체 메모리 장치 | |
JP4668668B2 (ja) | 半導体装置 | |
US7317655B2 (en) | Memory cell array biasing method and a semiconductor memory device | |
TW200818213A (en) | Semiconductor device | |
KR100919583B1 (ko) | 상 변화 메모리 장치 | |
JP5503102B2 (ja) | 相変化メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070322 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080207 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |