JP2005012183A - メモリセルのしきい値電圧を調節する方法 - Google Patents

メモリセルのしきい値電圧を調節する方法 Download PDF

Info

Publication number
JP2005012183A
JP2005012183A JP2004124675A JP2004124675A JP2005012183A JP 2005012183 A JP2005012183 A JP 2005012183A JP 2004124675 A JP2004124675 A JP 2004124675A JP 2004124675 A JP2004124675 A JP 2004124675A JP 2005012183 A JP2005012183 A JP 2005012183A
Authority
JP
Japan
Prior art keywords
pulse
predetermined
applying
energy
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004124675A
Other languages
English (en)
Other versions
JP5188671B2 (ja
Inventor
Yi Chou Chen
逸舟 陳
Chih-Yuan Lu
志遠 盧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of JP2005012183A publication Critical patent/JP2005012183A/ja
Application granted granted Critical
Publication of JP5188671B2 publication Critical patent/JP5188671B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】メモリセルのしきい値電圧を調節する方法において、しきい値電圧を変化させることのできる材料から構成された膜にエネルギが付与される。例として、この膜がカルコゲン化物材料から構成されていても良い。
【解決手段】このエネルギが、電気パルス(電圧パルスまたは電流パルス)、光パルス(レーザパルス)、熱パルス、またはマイクロ波エネルギ、の形で付与されても良い。これらのエネルギパルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加されることによって、しきい値電圧の変化を起こさせても良い。カルコゲン化物材料のしきい値電圧を調節する方法も説明してある。この方法では、エネルギがカルコゲン化物材料に付与される。
【選択図】図1

Description

本発明は、一般的にはメモリ素子、より詳しくは、メモリセルのしきい値電圧を調節する方法に関する。
カルコゲン化物メモリセルは、不揮発性であり、また、相変化を比較的迅速に行える。したがって、このようなメモリセルは次世代メモリとしての大きな可能性を秘めている。現在までのところ、カルコゲン化物メモリセルに関する研究開発では、カルコゲン化物材料がアモルファス相と結晶相との間で変化できる能力に焦点が合わされている。特に、メモリ/固体素子への応用のための研究開発ではカルコゲン化物材料の抵抗に焦点が合わされ、光学的応用のための研究開発ではカルコゲン化物材料のnおよびkの変化に焦点が合わされてきた。例えば、特許文献1(米国特許第3,530,441号)の図7および図8には、カルコゲン化物材料にエネルギを付与することによってこの材料の抵抗を変化させることができることが示されている。現在、当業者は、カルコゲン化物材料のしきい値電圧Vthが「ごちゃごちゃ」した性質であると考えており、したがって、メモリ/固体素子への応用や光学的応用のための研究開発においてこの性質に焦点が合わされたことがない。
米国特許第3,530,441号
広く言えば、本発明では、メモリセルのしきい値電圧Vthを、カルコゲン化物材料のVthと同様に、調整ないし調節することを可能にする。
本発明の1つの観点では、メモリセルのしきい値電圧を調節する方法を提供する。この方法では、しきい値電圧を変化させることのできる材料から構成された膜にエネルギが付与される。一実施例では、この膜がカルコゲン化物材料から構成されている。
一実施例では、このエネルギを付与することが、膜に電気パルスを印加することを備えている。一実施例では、この電気パルスが電圧パルスであり、電圧パルスは、所定の強さを有し、所定の波形(profile)を有し、所定の期間だけ印加される。一実施例では、電気パルスが電流パルスであり、電流パルスは、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される。
一実施例では、エネルギを付与することが、膜に光パルスを印加することを備えている。一実施例では、この光パルスがレーザパルスであり、レーザパルスは、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される。
一実施例では、エネルギを付与することが、膜に熱パルスを印加することを備えている。一実施例では、この熱パルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される。一実施例では、エネルギを付与することが、膜にマイクロ波エネルギのパルスを印加することを備えている。一実施例では、このマイクロ波エネルギのパルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される。
本発明の別の観点では、カルコゲン化物材料のしきい値電圧を調節する方法を提供する。この方法では、カルコゲン化物材料にエネルギが付与される。
当業者には、本発明に係るVthを調節する方法が様々なメモリ/固体素子に応用できることが理解できるであろう。本発明に係る方法の著しい長所の1つは、Vthを調節する際の速度である。つまり、エネルギパルスを印加した後の失活時間が、通常、約50nsより短い。これに対して、カルコゲン化物材料の相変化には、通常、少なくとも100nsかかる。
以下の一般的記述や詳細な記述は例示および説明のために行うに過ぎず、請求範囲に記載した本発明を制限しないことに留意されたい。
以下では、添付図面を参照しながら本発明のいくつかの実施例を詳細に説明する。
本発明では、しきい値電圧Vthを変化させることのできる材料にエネルギを付与することにより、この材料のVthを調節する。Vthを変化させることのできる材料の例としては、カルコゲン化物材料(特にアモルファスカルコゲン化物材料)やその他の半導体材料(例えばアモルファスシリコン)が挙げられる。本明細書では、「カルコゲン化物材料」の用語は、周期表の16族(古い表現ではVI族)元素、すなわち、O,S,Se,Te,Po、から選択した少なくとも1つの元素を含む合金を指す。カルコゲン化物材料の例は、米国特許第5,177,567号と、この米国特許第5,177,567号に挙げられており参照によって組込まれている各特許とに開示されている。これらの特許は、米国特許第3,271,591号、第3,343,034号、第3,571,669号、第3,571,670号、第3,571,671号、第3,571,672号、第3,588,638号、第3,611,063号、第3,619,732号、第3,656,032号、第3,846,767号、第3,875,566号、第3,886,577号、第3,980,505号である。米国特許第5,177,567号の開示と、この米国特許第5,177,567号に挙げられており参照によって組込まれている各特許の開示は、この参照によって本明細書に組込まれる。
図1は、カルコゲン化物メモリセルのI−V曲線を示す図である。図1に示したように、Vthは1V(規格化した値)のところにある。したがって、Vthより低い電圧をセルに印可した場合の電流値は非常に低い。一方、Vthより高い電圧をセルに印可した場合には電流値は非常に高いレベルにまで上昇する。図1に示したように、Vthより高い電圧と低い電圧とに対する電流の差は容易に判別できる。以下で詳細に説明するように、セルのVthは、このカルコゲン化物膜にエネルギを付与することによって、高くも低くも(図1で両方向矢印で示したように)調節できる。
図2は、異なるパルス幅でのVth対パルス電圧のグラフである。曲線100(上の曲線)でのパルス幅はtであり、曲線102(下の曲線)でのパルス幅は2tであった。曲線100および102から、或るパルス幅(または波形)を持った或る電圧(または電流)のパルスをセルに印可することによって、カルコゲン化物メモリセルのVthが調節できることが分かる。
Vthを変化させることのできる材料、例えばメモリセルのカルコゲン化物膜、に対して、どの様な適切な形式でエネルギが付与されても良い。例えば、このエネルギが、電気パルス、光パルス、マイクロ波エネルギ、または熱パルス、の形で付与されても良い。図3は、カルコゲン化物メモリセルに対する電気パルスの印加を示す模式図である。図3に示したように、電圧/電流源120がカルコゲン化物メモリセルの上部電極122に結合されている。このメモリセルは、また、カルコゲン化物膜124と下部電極126とを備えている。セルに電圧パルス(または電流パルス)が印可されると、符号Rを付した矢印で示した部分のカルコゲン化物膜124のVthが変化する。電圧パルス(または電流パルス)の期間(波形)の例を図4に示してある。
図5は、カルコゲン化物メモリセルに対する光パルスの印加を示す模式図である。図5に示したように、光源130から光パルスがセルに投射される。一実施例では、この光パルスはレーザパルスである。セルに光パルス、例えばレーザパルス、が印可されると、符号Rを付した矢印で示した部分のカルコゲン化物膜124のVthが変化する。例えば、この光パルスは、図4に示した期間(波形)を有していても良い。当業者ならば、図5において上部電極が省略されており、上部電極は、膜124の光パルスが印加される領域からはずれた場所に設けてあることが理解できるであろう。
図6は、カルコゲン化物メモリセルに対する熱パルスの印加を示す模式図である。図6に示したように、熱源140がセルに対して熱パルスを発生させる。一実施例では、熱源140は加熱された物体である。別の実施例では、熱源140はマイクロ波発生器である。セルに熱パルス、例えば加熱された物体からの熱パルスまたはマイクロ波エネルギのパルス、が印可されると、符号Rを付した矢印で示した部分のカルコゲン化物膜124のVthが変化する。例えば、この熱パルスは、図4に示した期間(波形)を有していても良い。当業者ならば、図6において上部電極が省略されており、上部電極は、膜124の熱パルスが印加される領域からはずれた場所に設けてあることが理解できるであろう。
図7は、Vthを変化させることのできる材料のVthを調節する方法を実施しても良いメモリセル構造体の断面図である。図7に示したように、このメモリセル構造体は、上部電極122と、Vthを変化させることのできる材料の膜128と、下部電極126とを備えている。上部電極122および下部電極126は、金属、半金属(メタロイド)、半導体(例えばシリコン)、元素、化合物、合金、複合材料などのどの様な適切な導電性材料で形成されても良い。例えば、膜128がカルコゲン化物材料やアモルファスシリコンで形成されても良い。これらの材料は例に過ぎず、Vthを変化させることのできるその他の材料を用いて膜128を形成しても良いことに留意されたい。メモリセルアレイでは、上部電極122および下部電極126に対して、それぞれ、電気接続AおよびBが設けてある。例えば、電気接続Aがビット線であっても良く、電気接続Bがワード線であっても良い。本明細書で説明した方法でエネルギを付与することによって膜128のVthを調節した後、このセルに流れる電流を検査することによりメモリセル構造体の状態が判定できる。
当業者には、本発明に係るVthを調節する方法が様々なメモリ/固体素子に応用できることが理解できるであろう。本発明に係る方法の著しい長所の1つは、Vthを調節する際の速度である。つまり、エネルギパルスを印加した後の失活時間が、通常、約50nsより短い。これに対して、カルコゲン化物材料の相変化には、通常、少なくとも100nsかかる。
要約すれば、本発明では、メモリセルのVthを調節する方法と、カルコゲン化物材料のVthを調節する方法とが提供される。本明細書では、本発明をいくつかの実施例を用いて説明した。本発明の明細書および実施例を考察すれば、本発明のその他の実施例も可能であることが当業者には明らかであろう。上述の実施例および好適な特徴は例示であって、本発明の範囲は添付した請求範囲およびそれに同等のものによって規定される。
本明細書に組込まれてその一部分を構成する添付図面は、本発明の実施例を例示するために添付したのであり、記載と共に参照されて本発明の原理を説明するためのものである。
カルコゲン化物メモリセルのI−V曲線を示す図である。 異なるパルス幅でのVth対パルス電圧のグラフである。 カルコゲン化物メモリセルに対する電気パルスの印加を示す模式図である。 エネルギパルスの期間(波形)の例を示す図である。 カルコゲン化物メモリセルに対する光パルスの印加を示す模式図である。 カルコゲン化物メモリセルに対する熱パルスの印加を示す模式図である。 Vthを変化させることのできる材料のVthを調節する方法を実施しても良いメモリセル構造体の断面図である。

Claims (39)

  1. しきい値電圧を変化させることのできる材料から構成された膜にエネルギを付与することを備えている、メモリセルのしきい値電圧を調節する方法。
  2. 前記エネルギを付与することが、膜に電気パルスを印加することを備えている、請求項1に記載の方法。
  3. 前記電気パルスが電圧パルスである請求項2に記載の方法。
  4. 前記電圧パルスが、所定の強さを有し、所定の波形(profile)を有し、所定の期間だけ印加される、請求項3に記載の方法。
  5. 前記電気パルスが電流パルスである請求項2に記載の方法。
  6. 前記電流パルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される、請求項5に記載の方法。
  7. 前記エネルギを付与することが、膜に光パルスを印加することを備えている、請求項1に記載の方法。
  8. 前記光パルスがレーザパルスである請求項7に記載の方法。
  9. 前記レーザパルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される、請求項8に記載の方法。
  10. 前記エネルギを付与することが、膜に熱パルスを印加することを備えている、請求項1に記載の方法。
  11. 前記熱パルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される、請求項10に記載の方法。
  12. 前記エネルギを付与することが、膜にマイクロ波エネルギのパルスを印加することを備えている、請求項1に記載の方法。
  13. 前記マイクロ波エネルギのパルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される、請求項12に記載の方法。
  14. カルコゲン化物材料から構成された膜にエネルギを付与することを備えている、メモリセルのしきい値電圧を調節する方法。
  15. 前記エネルギを付与することが、膜に電気パルスを印加することを備えている、請求項14に記載の方法。
  16. 前記電気パルスが電圧パルスである請求項15に記載の方法。
  17. 前記電圧パルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される、請求項16に記載の方法。
  18. 前記電気パルスが電流パルスである請求項15に記載の方法。
  19. 前記電流パルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される、請求項18に記載の方法。
  20. 前記エネルギを付与することが、膜に光パルスを印加することを備えている、請求項14に記載の方法。
  21. 前記光パルスがレーザパルスである請求項20に記載の方法。
  22. 前記レーザパルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される、請求項21に記載の方法。
  23. 前記エネルギを付与することが、膜に熱パルスを印加することを備えている、請求項14に記載の方法。
  24. 前記熱パルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される、請求項23に記載の方法。
  25. 前記エネルギを付与することが、膜にマイクロ波エネルギのパルスを印加することを備えている、請求項14に記載の方法。
  26. 前記マイクロ波エネルギのパルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される、請求項25に記載の方法。
  27. カルコゲン化物材料にエネルギを付与することを備えている、カルコゲン化物材料のしきい値電圧を調節する方法。
  28. 前記エネルギを付与することが、カルコゲン化物材料に電気パルスを印加することを備えている、請求項27に記載の方法。
  29. 前記電気パルスが電圧パルスである請求項28に記載の方法。
  30. 前記電圧パルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される、請求項29に記載の方法。
  31. 前記電気パルスが電流パルスである請求項28に記載の方法。
  32. 前記電流パルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される、請求項31に記載の方法。
  33. 前記エネルギを付与することが、カルコゲン化物材料に光パルスを印加することを備えている、請求項27に記載の方法。
  34. 前記光パルスがレーザパルスである請求項33に記載の方法。
  35. 前記レーザパルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される、請求項34に記載の方法。
  36. 前記エネルギを付与することが、カルコゲン化物材料に熱パルスを印加することを備えている、請求項27に記載の方法。
  37. 前記熱パルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される、請求項36に記載の方法。
  38. 前記エネルギを付与することが、カルコゲン化物材料にマイクロ波エネルギのパルスを印加することを備えている、請求項27に記載の方法。
  39. 前記マイクロ波エネルギのパルスが、所定の強さを有し、所定の波形を有し、所定の期間だけ印加される、請求項38に記載の方法。


JP2004124675A 2003-06-18 2004-04-20 メモリセルのしきい値電圧を調節する方法 Expired - Lifetime JP5188671B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/465,120 US20040257848A1 (en) 2003-06-18 2003-06-18 Method for adjusting the threshold voltage of a memory cell
US10/465,120 2003-06-18

Publications (2)

Publication Number Publication Date
JP2005012183A true JP2005012183A (ja) 2005-01-13
JP5188671B2 JP5188671B2 (ja) 2013-04-24

Family

ID=33418185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004124675A Expired - Lifetime JP5188671B2 (ja) 2003-06-18 2004-04-20 メモリセルのしきい値電圧を調節する方法

Country Status (6)

Country Link
US (1) US20040257848A1 (ja)
EP (1) EP1489670B1 (ja)
JP (1) JP5188671B2 (ja)
CN (1) CN100505362C (ja)
DE (1) DE60318692T2 (ja)
TW (1) TW594940B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220281A (ja) * 2006-02-16 2007-08-30 Samsung Electronics Co Ltd しきい電圧制御pramのプログラム方法
JP2021507442A (ja) * 2017-12-14 2021-02-22 マイクロン テクノロジー,インク. マルチレベル自己選択メモリデバイス
JP2022539751A (ja) * 2019-07-03 2022-09-13 マイクロン テクノロジー,インク. ニューラルネットワークメモリ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323707B2 (en) * 2004-06-30 2008-01-29 Intel Corporation Initializing phase change memories
US7990761B2 (en) 2008-03-31 2011-08-02 Ovonyx, Inc. Immunity of phase change material to disturb in the amorphous phase
US20100090189A1 (en) * 2008-09-15 2010-04-15 Savransky Semyon D Nanoscale electrical device
US8605495B2 (en) 2011-05-09 2013-12-10 Macronix International Co., Ltd. Isolation device free memory
US20150380063A1 (en) * 2014-06-29 2015-12-31 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and methods of use
GB2532086A (en) * 2014-11-10 2016-05-11 Provost Fellows Found Scholars & Other Members Board College Holy & Und An associative memory learning device
FR3102884B1 (fr) 2019-11-04 2021-11-12 Commissariat Energie Atomique Dispositif memoire non volatile selecteur et procede de lecture associe

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53148933A (en) * 1977-05-31 1978-12-26 Burroughs Corp Rewrite enable memory device
JPS63142690A (ja) * 1986-11-26 1988-06-15 エナージー・コンバーシヨン・デバイセス・インコーポレーテツド 非晶質炭素電極を備える薄膜電気装置およびその製造方法
JPH06232271A (ja) * 1993-01-29 1994-08-19 Nippon Telegr & Teleph Corp <Ntt> 結線材料及び入出力制御方法
JPH09306182A (ja) * 1996-05-10 1997-11-28 Sony Corp 不揮発性記憶装置
JPH11514150A (ja) * 1995-10-24 1999-11-30 エナージー コンバーション デバイセス インコーポレイテッド 論理装置上の第2層位相変化メモリアレイ
JP2002222930A (ja) * 2000-12-01 2002-08-09 Hewlett Packard Co <Hp> Afm型のデータ記憶装置
JP2002246561A (ja) * 2001-02-19 2002-08-30 Dainippon Printing Co Ltd 記憶セル、この記録セルを用いたメモリマトリックス及びこれらの製造方法
JP2002541613A (ja) * 1999-04-12 2002-12-03 エナージー コンバーション デバイセス インコーポレイテッド ユニバーサルメモリ素子を使用するシステムを有するユニバーサルメモリ素子と、同メモリ素子を読み取り、書き込み、またプログラムするための装置と方法
JP2003298013A (ja) * 2002-04-01 2003-10-17 Ricoh Co Ltd 相変化材料素子および半導体メモリ
JP2004296076A (ja) * 2003-03-27 2004-10-21 Samsung Electronics Co Ltd 不揮発性メモリ及び揮発性メモリで選択的に動作可能な相変化メモリ装置及び相変化メモリ装置の動作方法
JP2004311015A (ja) * 2003-04-04 2004-11-04 Samsung Electronics Co Ltd 低電流高速相変化メモリ素子及びその駆動方法
JP2005527026A (ja) * 2002-05-10 2005-09-08 エナージー コンバーション デバイセス インコーポレイテッド デジタル多状態相変化材料による計算方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3530441A (en) * 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
US3801966A (en) * 1971-08-18 1974-04-02 Hitachi Ltd Optical memory device
US4180866A (en) * 1977-08-01 1979-12-25 Burroughs Corporation Single transistor memory cell employing an amorphous semiconductor threshold device
US4199692A (en) * 1978-05-16 1980-04-22 Harris Corporation Amorphous non-volatile ram
US4804490A (en) * 1987-10-13 1989-02-14 Energy Conversion Devices, Inc. Method of fabricating stabilized threshold switching material
JP2794974B2 (ja) * 1991-04-10 1998-09-10 日本電気株式会社 不揮発性半導体記憶装置の起動方法
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
US6967344B2 (en) * 2003-03-10 2005-11-22 Energy Conversion Devices, Inc. Multi-terminal chalcogenide switching devices
US6819469B1 (en) * 2003-05-05 2004-11-16 Igor M. Koba High-resolution spatial light modulator for 3-dimensional holographic display

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53148933A (en) * 1977-05-31 1978-12-26 Burroughs Corp Rewrite enable memory device
JPS63142690A (ja) * 1986-11-26 1988-06-15 エナージー・コンバーシヨン・デバイセス・インコーポレーテツド 非晶質炭素電極を備える薄膜電気装置およびその製造方法
JPH06232271A (ja) * 1993-01-29 1994-08-19 Nippon Telegr & Teleph Corp <Ntt> 結線材料及び入出力制御方法
JPH11514150A (ja) * 1995-10-24 1999-11-30 エナージー コンバーション デバイセス インコーポレイテッド 論理装置上の第2層位相変化メモリアレイ
JPH09306182A (ja) * 1996-05-10 1997-11-28 Sony Corp 不揮発性記憶装置
JP2002541613A (ja) * 1999-04-12 2002-12-03 エナージー コンバーション デバイセス インコーポレイテッド ユニバーサルメモリ素子を使用するシステムを有するユニバーサルメモリ素子と、同メモリ素子を読み取り、書き込み、またプログラムするための装置と方法
JP2002222930A (ja) * 2000-12-01 2002-08-09 Hewlett Packard Co <Hp> Afm型のデータ記憶装置
JP2002246561A (ja) * 2001-02-19 2002-08-30 Dainippon Printing Co Ltd 記憶セル、この記録セルを用いたメモリマトリックス及びこれらの製造方法
JP2003298013A (ja) * 2002-04-01 2003-10-17 Ricoh Co Ltd 相変化材料素子および半導体メモリ
JP2005527026A (ja) * 2002-05-10 2005-09-08 エナージー コンバーション デバイセス インコーポレイテッド デジタル多状態相変化材料による計算方法
JP2004296076A (ja) * 2003-03-27 2004-10-21 Samsung Electronics Co Ltd 不揮発性メモリ及び揮発性メモリで選択的に動作可能な相変化メモリ装置及び相変化メモリ装置の動作方法
JP2004311015A (ja) * 2003-04-04 2004-11-04 Samsung Electronics Co Ltd 低電流高速相変化メモリ素子及びその駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220281A (ja) * 2006-02-16 2007-08-30 Samsung Electronics Co Ltd しきい電圧制御pramのプログラム方法
JP2021507442A (ja) * 2017-12-14 2021-02-22 マイクロン テクノロジー,インク. マルチレベル自己選択メモリデバイス
JP2022539751A (ja) * 2019-07-03 2022-09-13 マイクロン テクノロジー,インク. ニューラルネットワークメモリ

Also Published As

Publication number Publication date
CN100505362C (zh) 2009-06-24
EP1489670B1 (en) 2008-01-16
EP1489670A1 (en) 2004-12-22
DE60318692T2 (de) 2009-01-22
CN1574409A (zh) 2005-02-02
TW594940B (en) 2004-06-21
DE60318692D1 (de) 2008-03-06
US20040257848A1 (en) 2004-12-23
JP5188671B2 (ja) 2013-04-24

Similar Documents

Publication Publication Date Title
JP4847008B2 (ja) 相変化メモリアレイのセットプログラミング方法及び書き込みドライバ回路
JP5188671B2 (ja) メモリセルのしきい値電圧を調節する方法
US7254059B2 (en) Multilevel phase-change memory element and operating method
TWI323469B (en) Programming method of phase change memory
US9734902B2 (en) Resistive memory device with ramp-up/ramp-down program/erase pulse
US7126846B2 (en) Method and driver for programming phase change memory cell
TWI462094B (zh) 交點式記憶體陣列架構之整流元件
US7897952B2 (en) Phase-change memory cell with a patterned layer
JP5111883B2 (ja) しきい電圧制御pramのプログラム方法
TWI338896B (en) Nonvolatile memory device and control method thereof
JP2007184077A (ja) 相転移メモリ素子のマルチビットの動作方法
US20050036364A1 (en) Method and driver for programming phase change memory cell
JP2009135409A (ja) 相変化メモリ素子の動作方法
JP2007081363A (ja) 相変化メモリ及びその動作方法
JP2006221737A (ja) 半導体集積回路装置
JP2008210441A (ja) 抵抗変化型メモリ装置のフォーミング方法および抵抗変化型メモリ装置
KR102419933B1 (ko) 상변화 메모리 셀의 핵생성 향상
US20100067290A1 (en) Method of programming of phase-change memory and associated devices and materials
JPWO2008153124A1 (ja) 半導体装置及びその駆動方法
JP2010529671A (ja) 電子装置及び電子装置の製造方法
KR101198137B1 (ko) 라이트 드라이버 및 이를 이용한 반도체 메모리 장치와 프로그램 방법
US20110069540A1 (en) Method of a phase-change memory programming
JP2010525593A (ja) 導電性スポットを有する層を含んでいる光起電モジュール
KR20070067150A (ko) 집적 회로 및 메모리 셀 어드레싱 방법
JP3763131B2 (ja) 相変化型情報記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5188671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250