JPH11514150A - 論理装置上の第２層位相変化メモリアレイ - Google Patents

Abstract

(57)【要約】 本発明は論理処理装置（１０）及びこの論理処理装置上に溶着され、且つ前記論理処理装置と通信するメモリアレイ（３０）とを含む計算ユニットである。特に本発明は論理処理装置（１０）及びこの論理処理装置の上に溶着され、且つ前記論理処理装置と通信する電気的消去可能な位相変化メモリ（３０）とを含む計算ユニットである。

Description

【発明の詳細な説明】 論理装置上の第２層位相変化メモリアレイ技術分野 本発明は一般的に独特な設計の固体状態で、電気的に操作され、直接重ね書き 可能で、低エネルギーの、高速スイッチングの、安定した、アナログのそして多 重レベル単一セル動作のメモリ素子及び同素子から製造される高密度の電気メモ リアレイに関する。特に、本発明はしきい値スイッチからなる論理処理装置上の 同メモリアレイの溶着に関する。発明の背景 コンピュータの中央演算処理ユニット（ＣＰＵ）などの論理処理装置は（算術 演算ユニット、加算器、フェッチユニットなどの）論理ユニット、（上記論理ユ ニットと上記メモリアレイとの間の通信手段を提供する）内部メモリ及びデバイ スドライバからなる。ＣＰＵ内部メモリは（データ記憶、デバッグ及び記憶域管 理の為に用いられる）レジスタ、（上記ＣＰＵの論理ユニットによって敏速にア クセスされ得る命令やデータを記憶する為に使われる）内部キャッシュメモリ及 び（マイクロコード記憶などの安定性用途に使われる）ＲＯＭからなる。 ＣＰＵ設計において重要な目標は、チップの効率を最 適化することである。ＣＰＵの全体的効率は多くの要因に依存するが、ＣＰＵチ ップ上に設けられた内部メモリの容量は、外部メモリよりも内部メモリへのアク セスの方が速いために重要である。例えば、ＣＰＵ上のキャッシュメモリを上記 論理ユニットの近くに設けることは必要な命令やデータをより速くアクセスさせ る。 埋め込みメモリは論理ユニットや論理処理装置からなるデバイスドライバと共 にシリコンの同じ層上に設けられた従来のメモリ技術（例えばＤＲＡＭ、ＳＲＡ Ｍ及びＲＯＭ）である。従来のメモリ装置はＣＰＵの論理ユニットやデバイスド ライバを構成する同じ電子構成要素（即ちトランジスタ、抵抗、キャパシター、 金属コンタクト等）を含む。従って、ＣＰＵチップ上に埋め込まれた従来のメモ リ素子は同じモノリシック集積回路上に設けられ、論理ユニットやデバイスドラ イバと同じシリコンの平らな表面内に設けられる。これから、ＣＰＵによって使 用されるチップエリアの大きさは埋め込まれるＣＰＵメモリの容量が増すにつれ て大きくなる。 この様に、ＣＰＵ上にメモリを置くことは処理効率を高めるが、そのために従 来のメモリを使用すれば集積回路のサイズが大きくなり、チップ製造コストの増 加につながる。ＣＰＵコストを合理的な水準に維持するために、埋め込みメモリ の容量は最低にされ、それは結果としてＣＰＵの性能に影響する。低コストでＣ ＰＵの性能を高める為に、高速スタティックメモリチップ（ＳＲＡＭ） はＣＰＵに対する外部二次キャッシュ構成としてしばしば利用される。しかしな がら、ＣＰＵチップと外部メモリチップとの間の情報交換に関連する遅れにより 、このような二次キャッシュメモリは一次の内部メモリと同じ性能を発揮出来な い。そのため、従来のメモリの使用はＣＰＵチップのサイズの制限を受け、その 為に同ＣＰＵの製造コスト、効率は制限され束縛される。 本発明の目的の一つは、第２層として、デバイスドライバ及び論理処理装置（ 中央処理装置）上に組み込まれ得る高速、高密度の安定性メモリアレイを提供す ることにある。かかる「第２層」メモリアレイは低減されたコストで、ＣＰＵの 占有サイズを増加することなく論理処理装置の性能を増加させる。 本発明の他の目的は、しきい値スイッチング論理回路を含む論理処理ユニット 上に上記と同一の高速メモリを組み込むことにある。 発明の概要 これらおよび他の本発明の目的は論理処理装置及び同論理装置上の、そしてそ れと通信可能なメモリアレイからなる計算ユニットによって達成される。本発明 の他の目的は論理処理装置及び同論理装置上の、そしてそれと通信可能な電気的 消去可能な位相変化メモリを含む計算ユニットによって達成される。 図面の簡単な説明 図１は単一メモリ素子の断面図である。 図２はＸ−Ｙアドレスラインに結合される複数メモリ素子の結合状態を示す同 複数メモリ素子の可能な配置の平面図である。 図３は、図２の同複数メモリ素子の概略線図であり、更に、ダイオードなどの アイソレーション素子が各装置を他の装置から電気的に分離するために図２の複 数メモリ素子と直列に接続されている様子を示す。 図４は本発明のメモリ素子が作られるＧｅ：Ｓｂ：Ｔｅ合金の３元状態図であ る。 図５は２端末論理を確立する４相クロックサイクルのパワー周期変化を示し、 特に各後続のクロック波がその前のクロック波から９０度位相差のある４相クロ ックサイクルを示す。 図６は、論理チェーンの他の論理回路に影響を与えずに、４相クロックが論理 チェーンにおいて次の論理回路に論理回路の論理出力をパスすることを可能にす る様子を描いたものである。 図７は入力を反転し出力として昇圧反転信号を与える単一入力反転バッファを 描いたものである。 図８は２端子カルコゲニドスイッチを用いる論理操作を実行する多重入力論理 回路を描いたものであり、この回路は反転を行い利得を与える。 発明の詳細な説明 本発明は論理処理装置及びこの論理処理装置上に溶着され、論理処理装置と通 信するメモリアレイからなる計算ユニットである。一般に、論理処理装置は、こ の論理装置とメモリアレイとの間の通信手段として用いられるデバイスドライバ のみならずデータ及び命令処理の為の論理ユニットを含む如何なる集積回路であ ってもよい。 論理処理装置は半導体材料から構成され得る。同半導体材料は元素及び化合物 半導体を含む。しかしながら、好ましい半導体材料はシリコン、砒化ガリウムな どの他の材料も使用可能である。 論理処理装置はまた２端子カルコゲニドスイッチから構成されてよい。２端子 カルコゲニドスイッチの実例は、オーボニック・しきい値・スイッチ（ＯＴＳ） である。このＯＴＳは米国特許第５，１１７，５６７号に詳細に記載されており 、その内容はここに引用して組み込まれる。ＯＴＳのコンピュータ論理回路への 応用は米国特許出願０８／３８６，９０２の中に詳細に記載されており、その内 容はここに引用して組み込まれる。上記論理処理装置上に溶着されるメモリアレ イは第２層メモリアレイである。一般に、第２層メモリアレイは第２層を形成す る為に論理処理装置上に溶着可能なメモリのどのタイプでも良い。この中には、 当該技術上公知のすべての無機、有機、及び生物学的メモリが含まれる。好まし くは、第２層メモリアレイは、オーボニックメモリのような電気 的消去可能な、直接重ね書き可能の、マルチビット単一セルメモリ素子で構成さ れる。オーボニックメモリ装置及びそれから作られるアレイはその詳細が、米国 特許第５，１６６，７５８号、５，２９６，７１６号、５，３３５，２１９号、 ５，３４１，３２８号、５，３５９，２０５号、５，４０６，５０９号および５ ，４１４，２７１号並びに米国特許出願０８／５０６，６３０号及び０８／５１ ７，３１３号に記載されており、その内容はここに引用して組み込まれる。 オーボニックメモリは消去可能な、高性能の、薄膜電子メモリ装置である電気 的位相変化メモリである。その利点にはデータの安定性記憶、高ビット密度の潜 在的可能性、高スイッチ速度及び低温の溶着温度のみ必要とする製造工程が含ま れる。 ＤＲＡＭ、ＳＲＡＭ、及びＲＯＭのような従来のメモリ装置とは対照的に、オ ーボニックメモリ装置には電界効果型トランジスタは必要としない。オーボニッ クメモリアレイの電気的消去可能な、直接重ね書き可能のメモリ素子は当該技術 で公知の方法で作られ得る最も簡単なメモリ装置を提供する。オーボニック装置 は薄膜カルコゲニドのモノリシック体及び分離のための整流器への二つの電気コ ンタクトのみを含む。 オーボニックメモリアレイは、論理処理装置へ行及び列の形で配列され、複数 の電気的に駆動され、直接的重ね書き可能なマルチビット単一セルメモリ素子か ら構成 される。各メモリ素子は単一のセルメモリ素子を規定するメモリ材料からなる。 このメモリ材料は（１）電気抵抗値の大きなダイナミックレンジ、（２）前記単 一セルに対しマルチビット記憶能力を与えるよう、選択された電気入力信号に対 応して、同単一セルにダイナミックレンジで複数の抵抗値の一つに設定可能であ ること、（３）前記単一セルメモリの少なくともフィラメント部分が、メモリ材 料の前抵抗値に拘わらず、選択された電気信号によりダイナミックレンジの如何 なる抵抗値にも設定可能である特徴を持つ。各メモリ素子は更にダイナミックレ ンジの選択された抵抗値にメモリ材料を設定する電気信号を供給する為の間隔を 置いて配置された一対のコンタクトを備える。 オーボニックメモリ材料は複数の構成元素から形成され、その各元素はメモリ 材料の全容積にわたって存在する。メモリ材料を構成する複数の構成元素はＴｅ 、Ｓｅ、Ｇｅ、Ｓｂ、Ｂｉ、Ｐｂ、Ｓｎ、Ａｓ、Ｓ、Ｓｉ、Ｐ、Ｏ及びそれらの 混合物又は合金の複数の中から選ばれた複数の元素からなる。好ましくは、構成 元素は少なくとも一つのカルコゲニド元素を含み、少なくとも遷移元素の一つを 含んで良い。ここで遷移元素とは原子番号の２１から３０、３９から４８、５７ 及び７２から８０までの元素を含む。 より好ましくは、カルコゲニド元素はＴｅ及びＳｅを含み、遷移元素はＣｒ、 Ｆｅ、Ｎｉ、Ｐｄ、Ｐｔ、Ｎｂ 及びそれらの合金の混合物を含む。最も好ましくは、遷移元素はＰｄである。か かる多元素系の特別な例はＴｅ：Ｇｅ：Ｓｂ系に関し、以後、Ｐｄ及び／又はＳ ｅを含むか或いは含まない場合について記載される。 本発明の基準を満足するＴｅ：Ｇｅ：Ｓｂ材料クラスの高抵抗状態における組 成は一般に先行技術の電気的消去可能メモリ材料におけるものに対しＴｅが非常 に低い濃度であるという特徴を持つと決められた。相当に改善された電気的スイ ッチング性能を与える一組成において、溶着された状態でのＴｅの平均濃度は７ ０％をかなり下回っており、典型的には約６０％以下であり、一般的には、約２ ８％から約５８％のように低い範囲にあり、最も好ましくは約４０％から５８％ の範囲だった。Ｇｅの濃度は同材料中約５％以上であり、材料中Ｇｅの濃度は約 ５％より多く、最低約８％から平均３０％の範囲であり、一般には５０％より低 い。この組成中主な構成材料の残りはＳｂである。ここで与えられた百分率は構 成元素の全原子数を１００％とした時の原子％をいう。このように、この組成は 、Ｔｅ_aＧｅ_bＳｂ_100-(a+b)として特徴づけらて良い。これらの３元Ｔｅ−Ｇｅ −Ｓｂ合金は更に良い電気的特性をも持つ他のメモリ材料を開発する為の有益な 出発材料となる。 この３元Ｔｅ−Ｇｅ−Ｓｂ系の状態図は図４に示される。熔融物はＴｅ、Ｇｅ 及びＳｂの種々の混合物から調製され、その熔融物は急速な冷却固体化の際、複 数の相 に偏折される。これら急速冷却固化熔融物の分析は１０の異なった相の存在を示 した（すべての相が何れの一つの固化熔融物に入っているのではない）。これら の相は元素状のＧｅ，Ｔｅ及びＳｂ、２元化合物のＧｅＴｅ及びＳｂ₂Ｔｅ₃並び に５の異なった３元相からなる。この３元相の元素組成はすべて擬似２元ＧｅＴ ｅ−Ｓｂ₂Ｔｅ₃ライン上に存在し、図４に示される３元図上の参照文字Ａ、Ｂ、 Ｃ、Ｄ及びＥで示される。これら五つの３元相における元素の原子比は表１に記 載される。図４の更に詳細な説明は以下に記載される。 本発明の新規のメモリ素子はメモリ材料であり、好ましくは少なくとも一つの カルコゲンを含むメモリ材料を含み、更に一又はそれ以上の遷移金属を含む。遷 移金属を含むメモリ材料はＴｅＧｅＳｂ３元系における我々のメモリ材料の元素 的な変形である。すなわち、この元素 的変形メモリ材料はＴｅＧｅＳｂメモリ合金の変形を構成する。この元素的変形 は基本のＴｅＧｅＳｂ３元系に、付加的な、例えばＳｅなどのカルコゲン元素の 有無に拘わらず、遷移金属を組み込むことによって得られる。一般には、元素的 変形メモリは二つのカテゴリーに分類される。 第１は原子比が（Ｔｅ_aＧｅ_bＳｂ_100-(a+b)）_cＴＭ_100-cであるところのＴｅ 、Ｇｅ及びＳｂ並びに遷移金属を含むメモリ材料である。ここで下付きの表示は 原子％を表し、構成元素の合計は１００％となり、ＴＭは一又はそれ以上の遷移 金属であり、ａ及びｂは基本ＴｅＧｅＳｂ３元系における原子％で上記記載の通 りであり、ｃは約９０乃至約９９．５％の間にある。遷移金属は好ましくはＣｒ ，Ｆｅ，Ｎｉ，Ｐｄ，Ｐｔ及びＮｂ並びにそれらの合金の混合物を含み得る。こ の系に含まれる特別な例としては、次のものが含まれよう。それらは（Ｔｅ₅₆Ｇ ｅ₂₂Ｓｂ₂₂）₉₀Ｎｉ₅Ｓｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｎｉ₁₀Ｓｅ₁₀，（Ｔｅ₅₆ Ｇｅ₂₂Ｓｂ₂₂）₉₀Ｃｒ₅Ｓｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｃｒ₁₀Ｓｅ₁₀，（Ｔｅ₅₆ Ｇｅ₂₂Ｓｂ₂₂）₉₀Ｆｅ₅Ｓｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｆｅ₁₀Ｓｅ₁₀，（Ｔ ｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₉₀Ｐｄ₅Ｓｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｐｄ₁₀Ｓｅ₁₀，（ Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₉₀Ｐｔ₅Ｓｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｐｔ₁₀Ｓｅ₁₀， （Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₉₀Ｎｂ₅Ｓｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｎｂ₁₀Ｓｅ₁₀ ，（Ｔｅ_{5 6} Ｇｅ₂₂Ｓｂ₂₂）₈₅Ｎｉ₅Ｃｒ₅Ｓｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｎｉ₅Ｆｅ₅Ｓｅ₁₀ ，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₅Ｃｒ₅Ｆｅ₅Ｓｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₅Ｎ ｉ₅Ｐｄ₅Ｓｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｎｉ₅Ｐｔ₅Ｓｅ₁₀，（Ｔｅ₅₆Ｇｅ₂₂ Ｓｂ₂₂）₈₅Ｎｉ₅Ｎｂ₅Ｓｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₅Ｐｄ₅Ｃｒ₅Ｓｅ₅，（Ｔ ｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｐｄ₅Ｐｔ₅Ｓｅ₁₀，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₅Ｐｄ₅Ｎｂ₅ Ｓｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₅Ｐｔ₅Ｎｂ₅Ｓｅ₅等である。 第２は、原子比が（Ｔｅ_aＧｅ_bＳｂ_100-(a+b)）_cＴＭ_dＳｅ_100-(c+d)であると ころのＴｅ、Ｇｅ、Ｓｂ及びＳｅ並びに遷移金属を含むメモリ材料である。ここ で、下付きの表示は原子％を、構成元素の合計は１００％となり、ＴＭは一又は それ以上の遷移金属であり、ａ及びｂは基本ＴｅＧｅＳｂ３元系における原子％ で上記記載の通りであり、ｃは約８０乃至約９９％の間にあり、ｄは約０．５％ と１０％の間にある。遷移金属は好ましくはＣｒ，Ｆｅ，Ｎｉ，Ｐｄ，Ｐｔ及び Ｎｂ並びにそれらの合金の混合物を含み得る。この系に含まれる特別な例として は、次のものが含まれよう。それらは（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₉₀Ｎｉ₅Ｓｅ₅，（ Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｎｉ₁₀Ｓｅ₁₀，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₉₀Ｃｒ₅Ｓｅ₅， （Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｃｒ₁₀Ｓｅ₁₀，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₉₀Ｆｅ₅Ｓｅ₅ ，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｆｅ₁₀Ｓｅ₁₀，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₉₀Ｐｄ₅Ｓ ｅ₅， （Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｐｄ₁₀Ｓｅ₁₀，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₉₀Ｐｔ₅Ｓｅ₅ ，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｐｔ₁₀Ｓｅ₁₀，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₉₀Ｎｂ₅Ｓ ｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｎｂ₁₀Ｓｅ₁₀，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₅Ｎｉ₅ Ｃｒ₅Ｓｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｎｉ₅Ｆｅ₅Ｓｅ₁₀，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂ ）₈₅Ｃｒ₅Ｆｅ₅Ｓｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₅Ｎｉ₅Ｐｄ₅Ｓｅ₅，（Ｔｅ₅₆ Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｎｉ₅Ｐｔ₅Ｓｅ₁₀，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₅Ｎｉ₅Ｎｂ₅Ｓｅ₅ ，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₅Ｐｄ₅Ｃｒ₅Ｓｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₀Ｐｄ₅ Ｐｔ₅Ｓｅ₁₀，（Ｔｅ₅₆Ｇｅ₂₂Ｓｂ₂₂）₈₅Ｐｄ₅Ｎｂ₅Ｓｅ₅，（Ｔｅ₅₆Ｇｅ₂₂Ｓ ｂ₂₂）₈₅Ｐｔ₅Ｎｂ₅Ｓｅ₅等である。 メモリ素子は実質的に安定性の設定抵抗値を持っている。しかしながら、その メモリ素子の抵抗値がある状況下でその元の抵抗値からドリフトしたならば、以 下に述べる組成変化がこの抵抗値ドリフトを除くために用いられる。ここで用い られる"安定性"という用語は設定抵抗値が実質的に記録時間中に一定である状態 をいう。勿論、（以下議論するフィードバックシステムを含む）ソフトウエアが 、選択エラーマージンの外で絶対に抵抗“ドリフト”が起きないように用いられ 得る。メモリ素子の抵抗値のドリフトは、もし妨げられずに放置されるならば、 情報のグレイスケール記憶を妨げることが出来るので、ドリフトを少なくするこ とができる。 ”組成変化“はここでは、材料の生来の抵抗値を増加するためにバンドギャッ プを広げる元素の添加を含め、実質的に安定な抵抗値を与えるためのメモリ材料 を組成的に変化する如何なる手段も含むことと定義される。組成変化の一例は厚 さに関し傾斜組成的不均一性を含むことである。例えば、メモリ材料は最初のＴ ｅ−Ｇｅ−Ｓｂ合金から第２の異なった組成のＴｅ−Ｇｅ−Ｓｂ合金へ傾斜的に 変化させると良い。この組成的傾斜は設定された抵抗値ドリフトを減少する如何 なる形をも取って良い。例えば、傾斜は同じ合金系の第１と第２の合金とに限定 される必要はない。また、傾斜は二種以上の合金で達成され得る。傾斜変化は均 一且つ連続的か、不均一かあるいは非連続的でも可能である。抵抗値ドリフトを 減少する組成傾斜の特別な例は一表面のＧｅ₁₄Ｓｂ₂₉Ｔｅ₅₇から対向面のＧｅ₂₂ Ｓｂ₂₂Ｔｅ₅₆へ均一的且つ連続的に傾斜させることを含む。 抵抗ドリフトを減少させる組成的変化の別の採用方法はメモリ材料を溶着する ことによる。即ち、メモリ材料が、不連続で、相対的に薄い、複数の異なった組 成の層で構成される。例えば、メモリ材料は、その各々が異なったＴｅ−Ｇｅ− Ｓｂ合金から構成される一又はそれ以上の対の層を含んでよい。再び、傾斜組成 の場合と同じように、実質的に減少した抵抗値ドリフトに結果する層の如何なる 組み合わせも採用することが出来る。層は同様な厚さでも良いし、異なった厚さ でもよい。層の数に は制限が無く、同じ合金の多くの層が、互いに隣接し或いは離間して、メモリ中 に含めるとよい。また、異なった合金組成の如何なる数の層も使用することが出 来る。組成的層形成の特別な例はＧｅ₁₄Ｓｂ₂₉Ｔｅ₂₉とＧｅ₂₂Ｓｂ₂₂Ｔｅ₅₆の層 を交互に対にして複数含むメモリ材料である。 抵抗ドリフトを減少する組成不均一のもう一つの例は組成傾斜と組成的層形成 との組合わせによって達成される。より詳細には、安定なメモリ材料を形成する 為には、前述の組成傾斜は上述の組成的層形成の何れとも組み合わせてよい。こ の組み合わせを使用するメモリ材料の典型的容積は：（１）Ｇｅ₁₄Ｓｂ₂₉Ｔｅ₅₇ の傾斜組成によって追従するＧｅ₂₂Ｓｂ₂₂Ｔｅ₅₆の個別層及びＧｅ₂₂Ｓｂ₂₂Ｔｅ₅₆ を含むメモリ材料（２）Ｇｅ₁₄Ｓｂ₂₉Ｔｅ₅₇の個別層並びにＧｅ₁₄Ｓｂ₂₉Ｔｅ₅₇ 及びＧｅ₂₂Ｓｂ₂₂Ｔｅ₅₆の傾斜組成を含むメモリ材料である。 図１を参照すると、基板１０上に形成された本発明のメモリ素子の断面図が示 される。この基板はこの中で記載される論理処理装置であって良い。メモリ素子 ３０はメモリ材料３６並びにメモリ材料に電気入力信号を供給する離間して備え られた一対のコンタクト６及び８を含む。 各離間コンタクトは二つの薄膜層から構成することが出来る。メモリ材料に近 接溶着する層３４及び３８は優れた拡散バリア性質を持ち、カルコゲニドメモリ 材料３ ６への異物質の移動を禁止する。一実施態様では、近接薄膜層３４及び３８は共 に無定型炭素、無定型シリコン或いは２元無定型炭素／シリコン構造で構成され ている。他の実施態様では、近接薄膜コンタクト層の少なくとも一つはＴｉ，Ｖ ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍ，Ｈｆ，Ｔａ，Ｗからなる群から選択された一元素及び Ｂ，Ｃ，Ｎ，Ｏ，Ａｌ，Ｓｉ，Ｐ，Ｓからなる群から選択された二元素を含む化 合物から形成される薄膜層で構成される。一実施態様では、近接薄膜コンタクト 層の少なくとも一つはチタニウム炭素窒化物からなる。他の実施態様では、近接 薄膜層の少なくとも一つはチタニウム珪素窒化物からなる。 チタニウム炭素窒化物及びチタニウム珪素窒化物は優れたバリアー性質を持ち 、カルコゲニドメモリ材料中への異物質の拡散及びエレクトロミグレーションを 阻止する。チタニウムシリコン窒化物及びチタニウム炭素窒化物の層は蒸発を含 む物理的蒸着、直流及び無線周波スパッタリングは勿論イオンプレーテイング、 化学的蒸着及びプラズマ化学蒸着のような方法で溶着してもよい。的確な使用方 法は例えば、カルコゲニドターゲット材料の組成によって課せられる溶着温度の 制約のような多くの要因に依存する。チタニウム炭素窒化物か或いはチタニウム 珪素窒化物の何れかの層が好ましくは約１００Å乃至２０００Åの厚さに溶着さ れる。それらはより好ましくは約２００Å乃至１０００Åの厚さに溶着される。 離間コンタクト６及び８は好ましくはカルコゲニドメモリ材料から離れて析出 される付加的な薄膜層３２及び４０を含む。これら遠隔薄膜層の各々はＴｉ，Ｗ 、及びＭｏからなる群から選択された一又はそれ以上の元素を含む。一実施態様 では、遠隔薄膜層の各々はＴｉ及びＷからなる。Ｔｉ−Ｗ合金層３２及び４０は 好ましくは直流スパッタリング溶着法によって析出される。これらの層は好まし くは約１００Å乃至４０００Åの厚さに溶着される。これらの層は好ましくは約 ２００Å乃至２０００Åの厚さに溶着される。Ｔｉ−Ｗ合金層３２及び４０は優 れたオーム接触性質を持つ。更にカルコゲニドメモリ材料への異物質のエレクト ロミグレーション及び拡散を防ぐに必要なバリアー性質を持つ。 メモリ材料３６は、この明細書の中で記載されるカルコゲニド材料の如き多元 素半導体材料から形成される。当該層３６は、スパッタリング、蒸発のような方 法によって、あるいは無線周波グロー放電の如きプラズマ技術によって強化され る化学的蒸着（ＣＶＤ）によって溶着されてよい。本発明のカルコゲニドメモリ 材料は最も好ましくは無線周波スパッタリング及び蒸発によって作られる。カル コゲニドの無線周波スパッタリング及び蒸発の代表的な溶着パラメーターは以下 の表２及び表３にそれぞれ記載される。メモリ材料層３６は好ましくは約２００ Å乃至５０００Åの厚さに溶着され、より好ましくは約２５０Å乃至２５００Å の厚さに溶着され、最も好 ましくは約４００Å乃至１２５０Åの厚さに溶着される。 ここで用いられるポア径は一般的にはメモリ材料３６と電気コンタクト層６及 び８との間の接触最小領域の平均断面を意味する。メモリ材料３６のポア径は実 際的には横方向ディメンジョンの制限は無いが、約１乃至２マイクロメーター程 度以下である。高伝導度材料の実際の伝導通路の直径は１マイクロメーターより かなり小さく決められた。このポア径はこのようにリソグラフィーの解像度限界 のように小さくすることができ、事実ポアが小さくなればなるほど、電気的スイ ッチングの為のエネルギー消費は少なくなる。 メモリ材料が高い又は低い抵抗状態の何れかにスイッチされると、その抵抗値 が実際に変化する同メモリ材料の断面積に実質上対応するように、ポア径が選定 されるのが好ましい。したがって、リソグラフィー上可能な限度で、且つ抵抗値 の種々の状態の間で実際にスイッチされる当該材料３６の容積に限定され、メモ リ材料３６のポア径は好ましくは約１マイクロメーター以下になる。このことは 更に抵抗の検出されうる変化を開始する為のスイッチング時間及び電気エネルギ ーを低下する。理想的には、ポア径はスイッチング材料が動的状態にある時に形 成されるフィラメントの直径に等しくあるべきである。 適切な操作に必要な上下電極に対する電気接触を除き、メモリ素子３０のポア 領域は熱的に分離及び／又は制御されるのが好ましい。このことは、抵抗遷移に 要求され る電気エネルギーのみならずポアのスイッチされる容積からの熱移動を制限し且 つ制御する。そのような熱的分離は図１の実施態様においてメモリ素子３０の横 方向周囲を囲む分離材料３９によって達成される。 我々はメモリ材料の性能において、概してポア径に関係する傾向を観察する。 装置がバイナリーモードで使用される時、ポア径が１ミクロンを丁度越えたとこ ろから全く開口しないまでの範囲において系統的に変化するウェーハ上の装置で テストして、オフ対オン抵抗比における一般的増加を観察する。もしポア径が例 えば１ミクロンから６分の１ミクロンの範囲で制御されると、我々の装置の性能 を向上する機会がある。我々の装置のプログラミングにおいて電流密度及びエネ ルギー密度の如きは重要な要素であるから、ポア径の減少による素子容積の減少 は感度及び速度の増加という結果になる。 エネルギー、電流及び電圧の設定を低下させるために、１５００Åのように小 さいポア径或いは１００Åのように小さいポア径さえも使用されて良い。 離間コンタクトの少なくとも一つとメモリ材料との間のフィラメント制限手段 ４８を使用する本発明のメモリ素子はより良い熱安定性を持ち、より低いセット ／リセット電流を要求し、より長いサイクル寿命、及びより広い抵抗の動的範囲 を持つメモリ素子を提供する。典型的には、フィラメント制限手段は離間コンタ クトの少なくとも一つとメモリ材料との間に備えられた薄膜層である。 好ましくはこの薄膜は１０Åから１００Åの厚さの範囲を持つ。当該薄膜は高抵 抗材料で形成され、電気信号が同電気コンタクトとメモリ材料の間を通過し、同 薄膜を越える、少なくとも一つの低抵抗路を有する。高抵抗薄膜層中の低抵抗路 の面積は薄膜層とメモリ間の全接触面積の約２％より少なくて良い。例示的な薄 膜層はシリコン、窒素及び水素を含む窒化珪素材料で形成される。薄膜の組成は 好ましくは原子％でシリコン３０乃至４０％、窒素４０乃至５０％及び水素の最 高３０％である。 図１に示されるメモリ素子は多段階工程プロセスで形成されてよい。層３２、 ３４及び４６がまず溶着され、絶縁層４６がエッチングされポアを形成する。残 りの層４８，３６，３８,及び４０が溶着され、層３２,３４，４６，４８，３６ ，３８及び４０の全溶着は選定された寸法にエッチされる。ＳｉＯ₂或いはＳｉ₃ Ｎ₄の絶縁材料層が全構造上に溶着される。これはエッチされ、図２に示される ように、アルミニウム層が溶着され第２電極グリッド構造４２を構成し、この構 造は導体１２に対し直角方向に延在し、個々のメモリ素子に接続するＸ−Ｙグリ ッド構造を完成する。Ｓｉ₃Ｎ₄或いはポリアミドなどのプラスチック材料のよう な適当な包被材のトップ包被層が完全な集積構造を覆っており、性能悪化或いは 低下させ得る湿気及び他の外的要素に対し同構造を密閉する。このＳｉ₃Ｎ₄包被 材は例えば低温プラズマ溶着法を用い、溶着することが出来る。ポリアミド材料 はスピンコート し、コーテイング後公知の方法でベーキングされ包被層を形成する。 従来のＣＭＯＳ技術は、単結晶半導体ウェーハのバルク内に必要な半導体装置 を構成し、従って単一層の同装置を造るためにのみ使用され得るので、このタイ プの溶着されたメモリ構成を作るのに用いることは出来ない。更に、（１）ＣＭ ＯＳ技術は比較的低コストで大きなアレイを効果的に造るための十分に小さいフ ットプリント（実際の素子寸法）を造ることが出来ないし、（２）ＣＭＯＳ装置 は、それが単一平面上に存在する為、Ｚ方向に配線出来ない。従って、ＣＭＯＳ 装置は先進的な並列処理コンピュータの為に要求される複雑な、三次元的配線を 有する様には作ることができない。本発明の三次元薄膜メモリアレイ構造は、他 方では、平列情報処理のみならず、従来の直列情報処理の双方を可能にする。 並列処理および、従って多ディメンジョンメモリアレイ構造はパターン認識、 分類、連想学習等のような複雑なタスクの迅速な実行の為に要求される。並列処 理の用途や説明は本発明の譲り受け人に譲渡されている米国特許第５，１５９， ６６１号に記載され、その開示はこの記載の中に引用して組み込まれる。しかし ながら図１の実施態様に示されるような構造で完全に垂直に集積されたメモリ構 造を作ることができ、このようにして基板上で、占有される面積を最小にする。 これはチップ内のメモリ素子の密度が本質的にはリソグラフィー技術の解像 力のみによって制限されることを意味する。 多数のメモリ素子の為の可能な構成の平面図は図２に示される。図示したよう に、装置はメモリ素子のＸ−Ｙマトリクッスを形成する。水平ストリップは個々 の素子に対しアドレスする為のＸ−Ｙ電極グリッドのＸセットを表す。垂直スト リップ４２はアドレスラインのＹセットを表す。 電気的消去可能メモリの他の回路構成は、勿論、可能であり、実施可能である 。一つの特に有益な構成は３次元的多レベルアレイであり、メモリ又は制御素子 の複数平面及びそれらの分離装置が上下に溶着される。メモリ素子の各平面はメ モリ素子の複数の行及び列として配置され、それによってＸ−Ｙアドレスを許す 。この平面の溶着は増加したメモリ記憶密度に加え、配線の付加的なＺ次元を許 す。この配置は特に真の知的コンピュータの為の神経ネットワークを駆動する為 に有益である。 各メモリ素子はある種の分離素子を使用することによって他の素子から電気的 に分離される。図３はメモリ装置の配置概略図であり、ダイオードを用いていか に電気的分離が可能かを示す。回路は分離ダイオード２６と電気的に直列接続さ れているメモリ素子３０をもつＸ−Ｙグリッドからなる。アドレスライン１２及 び４２は外部のアドレス回路に当業者に依って公知の方法で電気的に接続される 。分離素子の目的はマトリックスの近接又は遠隔メモリ素子に蓄積されている情 報に干渉することな く各個別メモリ素子の読み出し及び書き込みを実行させる為である。 先行技術では、相対的に高いスイッチング速度及び低いスイッチングエネルギ ーを持つ半導体メモリはその多くの応用の為に必要と思われ、少なくとも一つの トランジスタ及び電荷蓄積素子が各メモリ素子に対し要求される。集積回路形式 におけるこのようなメモリの形成はどのように集積回路が配置されても、それに 関わらずある最低基板面積を占有する他の付加的な複雑要素と共に少なくとも三 つの接続が必要となる。本発明の電気的消去可能メモリの集積回路構成は各メモ リ素子に対し二つのみの接続しか要求せず、これらは互いに垂直関係に作られる 。更に、各メモリ素子は分離ダイオードと一対の同素子のためのコンタクトで完 成するが、このメモリ素子はそれ自身かなり高いビット密度が可能なように完全 に垂直に集積される。事実、本発明のメモリは、ビット密度を提供し、そのビッ ト密度は固体ランダムアクセスメモリ（ＤＲＡＭｓ）において達成可能なものよ りもさらに高いものである。そして、本発明のメモリは不安定性であり、それ故 に本発明によって達成可能である安定性という更なる利点を欠いている。集積回 路構成のビット当たり占有されるウェーハの面積の減少のために、本発明に依っ て達成可能なビット密度における増加は製造コストの対応する低下につながる。 このことは、本発明のメモリが、電気的性能及びメモリ記憶容量のみならずコ スト面でも、広い用途範囲の為の他の利用可能なメモリと競合し且つこれをしの ぐことになる。各ビット毎の一つのトランジスタとキャパシタとから構成される 先行技術の半導体メモリを比較して、本発明の集積回路構成は、図１に示すよう に、同一のフォトリソグラフィー解像度を用いて先行技術の構成に比較してより 高ビット密度でチップ内に形成することが出来る。この高ビット密度が可能にす るコストの利点に加えて、素子はより近接して配置することが可能であり、リー ド線や容量、その他の関連パラメーターがより小さくなり、それらによって性能 を高められる。 上記の特性の故に、多くの最新技術の論理処理ユニット内に埋め込まれた従来 のメモリとは異なって、オーボニックメモリは論理ユニットや装置ドライバを含 むシリコンの同一層に閉じ込められない。この様に、オーボニックは、特に論理 素子のシリコン層上の配置に適している。オーボニックメモリアレイは、蒸発を 含む物理蒸着低温析出技術、直流及び無線周波スパッタリングのみならずイオン プレーティング並びに化学蒸着及びプラズマ化学蒸着の如き低温溶着技術を用い て作ることが出来るので、特に、オーボニックメモリは本発明においてシリコン 上に組み込むことが出来る。低温溶着プロセスの使用によってオーボニックメモ リが下の装置を破壊せずに既存のシリコン論理回路上に溶着される。論理処理装 置上に本発明のオーボニックメモリアレイを溶着する為に 用いられるべき適確な方法は、用いられる論理処理装置の組成によって課せられ る溶着温度の如き多くの要因に依存する。 薄膜オーボニックアレイはまた論理ゲートとして二端子カルコゲニドスイッチ を用いる論理ファミリーを含む論理処理装置の上に組み込まれてよい。好ましく は、この二端子カルコゲニドスイッチはカルコゲニドしきい値スイッチである。 論理ファミリーは特殊な論理ゲート又はスイッチング素子を用いて形成するこ とが出来るすべての可能な論理回路セットとして定義される。論理ファミリーは 論理処理装置においての使用の為の沢山の基本的要求を持つ。まず最初に二値の “１”を“０”に、あるいはその逆に変換することが出来なればならない。これ は反転と呼ばれる。第二に、ＡＮＤ，ＯＲ，ＮＡＮＤ，ＮＯＲ，等のような通常 の論理演算が出来なければならない。第三に、論理ファミリーは利得を作り出す 能力を持たなければならない。即ち、一つの論理回路からの出力は同時に一つよ り多くの回路に入力を提供する能力を持たなければならない。最後に、論理ゲー ト又はスイッチング素子はラッチング性質を持つならば（即ち装置が自動的に停 止せず、オフにされなければならない）、後続のスイッチの為に、ゲート／スイ ッチをリセットする為の手段が設けられなければならない。二端子カルコゲニド スイッチを基礎にする論理ファミリーは論理処理装置内で使用され るためには上記の要求を満足する。 上記の一つの配慮はゲート及びスイッチのラッチング性質である。オーボニッ クしきい値スイッチ（ＯＴＳ）の如き二端子カルコゲニドしきい値スイッチはか かるラッチング性質を持つ。事実、オーボニック論理回路はＯＴＳが真のスイッ チ装置である点で、従来のトランジスタ論理回路とは異なる。即ち、一旦そのし きい電圧に達するとＯＴＳはスイッチオンされ、電流の流れることが許容される 。一旦スイッチオンすると、ホールド電流として知られる臨界値以下に通過する 電流が低下するまで、ＯＴＳは維持される。これは論理ゲートへのクロックパワ ー供給を必要とする。 かかる系を効果的に使用する為に、論理ステージの為のクロックは論理が希望 する状態に移行する前に駆動されなければならない。次の論理ステージはこのス テージからの信号を要求し、第２ステージのクロックが駆動される間、前記クロ ックの活動が維持されなければならない。この後、信号はもはや不要となり、第 １ステージのクロックは論理の第１ステージが再び要求されるまで、第１信号の クロックはターンオフされ得る。 少なくとも系のために要求される少なくとも３相の論理が存在する（即ち、３ 相クロッキング）。これらの相は次の３相からなる、即ち１）ゲートをスイッチ ングすること、２）信号を次のステージへの次の信号に変えること及び３）ゲー トをリセットすること。より多くのク ロック相を付加することができ、論理ゲートのデューティーサイクルを低下する ことが望ましい。 必要な時にロジックゲート及びＯＴＳのターンオフを確実にするために、それ を通過する電流を停止しなければならない。これは４相クロックで達成される。 図５は４相クロックシステムの為のパワーシグナルを示す。クロックシステムの ４ステージがそれぞれ先行するステージから９０度の位相差を持つことがわかる 。この４相クロッキングシステムはある論理回路から次の論理回路へのデータの 適当な転送を許す。これがどのように達成されるかは図６に描かれたフローチャ ートを見てもらいたい。クロックサイクルはステージ０及びステージ１クロック が電源が入れられる時点で、ステージ３及びステージ４クロックは電源が入れら れない。この時点で、論理回路は、クロック０によって供給されるとそれらの論 理機能を実施し、その出力を論理パスを通してステージ１クロックによって電源 が入れられる次の論理回路へ転送する。従って、ステージ１クロックで電源が入 れられる論理回路は“セットされている“と言われる。ステージ２及び３の両ク ロックは同一期間中電源が入れられないので、各論理回路及びＯＴＳは閉じられ 、これらの回路へあるいは、これらの回路からの情報が供給されない（このよう にしてノイズに対しての免疫性を与えるのに助けとなる）。ステージ１クロック 論理回路が一旦セットされると、ステージ０はパワーダウンされ、ステージ ２クロックがパワーアップされる。ステージ１クロック論理回路の論理出力はス テージ２クロック論理回路へパスされる。それからステージ１クロックがパワー ダウンされ、ステージ３クロックがパワーアップされる。サイクルは次にステー ジ２クロックをパワーダウンし、再びステージ０クロックをパワーアップするこ とによって完了される。図５は先行クロックから９０度オフセットされる各位相 を持ち、等間隔オン及びオフの４相クロッキングを描いているが（即ち５０％デ ューティサイクル）、４相クロッキングを実施する他の多くの方法がある。４相 クロッキングは２端子論理技術では公知であり、Ｗ．Ｆ．チョウのトンネルダイ オードの原理（Ｐｒｉｎｃｉｐｌｅｓ ｏｆ Ｔｎｎｅｌ Ｄｉｏｄｅ Ｃｉｒ ｃｕｉｔｓ）ジョンウィリー及びサン社（Ｊｏｈｎ Ｗｉｌｌｅｙ ＆ Ｓｏｎ ）１９６４、２５３乃至２５４頁に記載がある。 技術的要件の他の一つは２進数“０”を２進数“１”又はその逆の変換が可能 なことである。これは反転として知られている。図７はこの反転能力をを持つ本 論理ファミリーを提供する回路を描く。論理動作が実施されずに、信号が単に反 転しそれが次の回路へパスされるから、この回路は反転バッファとして考えられ てもよい。この回路は直列に接続される二つのＯＴＳであるＯＴＳ１及びＯＴＳ ２を含む。この二つのＯＴＳの間に接続している入力抵抗Ｒ１にデータ入力ポイ ントＡが接続している。 パワークロッキング信号はＲ１、ＯＴＳ１及びＯＴＳ２の接続点に対向する第２ スイッチＯＴＳ２のＣＬＫ端子に入力される。Ｒ１−ＯＴＳ１−ＯＴＳ２接続点 に対向する第２のスイッチＯＴＳ２の端子は抵抗Ｒ２を通してグラウンド（ＧＮ Ｄ）に接続されている。データ出力点は第２スイッチＯＴＳ２及び抵抗Ｒ２の間 に接続される。一般に、Ｒ１の抵抗値はＲ２の抵抗値より大きくなければならな い。この回路が動作している時はクロックは高い、即ち回路はパワーされており 、ＣＬＫの電位は高い。従って、Ａにおける入力信号が高ければ、ＯＴＳ１を越 える電位は、スイッチさせるに十分なほどではなく、即ちしきい電圧を超えるほ どはない。またスイッチさせるに十分に高いＯＴＳ２を越える電位も無い。それ ゆえ、ＯＵＴにおける出力の電位は低い。逆に、Ａにおける入力信号が低ければ 、そのしきい値を超えるＯＴＳ１よりも十分に高い電位があるので、そのスイッ チのインピーダンスが低下する。これは、次に、ＯＴＳ２を越える十分に高い電 圧を発生し、それがスイッチするのを許し、出力信号の電位が高く引き上げられ る。 論理ファミリーに対する他の要請は論理動作を実行する能力である。図８はそ の要請を満たす本論理ファミリー内の回路を描いている。付随的に入力抵抗を持 つ付加的入力Ｂがある点を除けば、この回路は基本的には図７の反転回路と同じ 回路である。それ故に、二つの入力Ａ及びＢはそれぞれ入力抵抗Ｒ１及びＲ２を 備える。接地 抵抗はこの回路ではＲ３である。上記反転回路におけるように、抵抗Ｒ１及びＲ ２の抵抗値は接地抵抗Ｒ３のそれよりも大きくなけれならない。この回路は図７ の反転回路と殆ど同一な態様で動作し、主な相違は二つの入力があり、論理動作 はこれらの入力上で行われることである。この回路の動作中は再びＣＬＫにおい て電位が高い。もしＡ又はＢの何れかで、入力が高いか、或いは両者が共に高い ならば、ＯＴＳ１はスイッチしない。従って、ＯＴＳ２はスイッチせず、出力は 低い。しかしながら、もし、入力が共にＡ及びＢで低ければ、ＯＴＳ１はスイッ チする。これはＯＴＳ２にかかる電位を高めてＯＴＳ２をスイッチせしめ、ＯＵ Ｔにおける出力を高く引き上げる。 それ故に、命名法によるが、これはＮＯＲゲート或いはＮＡＮＤゲートの何れ かである。即ち、低電位が論理“０”、高電位が論理"１"であるとすれば、回路 はＮＯＲゲートとして作動する。逆に、低電位が"１"、高電位が“０”であれば 、この回路はＮＡＮＤゲートとして動作する。 最後の技術的考慮は論理ファミリーは利得を作り出す能力を持たなければなら 無いことである。上述の回路は生来的に利得を作り出す。即ち、前述の回路の各 々のＯＵＴにおける出力は、入力インピーダンスよりも相当に低いインピーダン スによりクロックパワーリング信号の電位、即ちＣＬＫにおける電位近く迄引き 上げらる。付 加的な利得回路は不要となる。 それ故に、すべての論理ファミリーの要請は満足された。本開示は本発明の論 理ファミリーに属する特殊な回路を提供したが、それらは単に例示であって本発 明をそれに限定することを意図していない。当業者は開示されたものと同様な課 題を実施する為に創造される本論理ファミリー内の多くの他の回路があることを 認知するであろう。 第２層メモリを形成するために薄膜オーボニックメモリを論理処理ユニット上 に組み込むことは著しい利点を有する。上述したように、最新技術の中央演算処 理ユニットは、論理ユニット及びデバイスドライバと同じチップ上に置かれるメ モリの容量を増加させて設計されている。このことは命令やデータに速いアクセ スを必要とする論理ユニットに、近接させて可能な限り速いメモリを配置するこ とである。中央演算処理ユニットチップ上に置かれるメモリのタイプはレジスタ 、データキャッシュ及びマイクロコードＲＯＭである。 中央演算ユニットチップ上にオーボニックメモリの高密度アレイを組み込むと 、そのチップの寸法やコストを増加することなく論理に近接してレジスタ、キャ ッシュ、マイクロコードを配置することになる。特に、オーボニックメモリの安 定性はマイクロコードが永久に記憶されたり、或いはＣＰＵの命令セットを修正 する為に動的に変更されることを許容する。ＣＰＵ内でレジスタ、キャ ッシュ及びマイクロコードの区別は同一メモリアレイ内にこれらの機能のすべて を組み込むことによって除くことが出来る。メモリ階層の別レベル間の区別を除 くことはより効率的なプログラムが性能上の更なる利得をもって書かれることを 許容する。 ここで述べる第２層メモリはキャッシュメモリ制御の為の大きな、そして高密 度の連合アレイがまた効果的に実施されることを許容する。この機能は現状では ＣＰＵ上の大きな実面積か、或いは別個のキャッシュ制御チップの何れかを要求 する。オーボニックメモリにおける連合記憶機能の実施の容易さはＣＰＵ命令セ ットに連合記憶コマンドを付加することによって可能となる。かかるコマンドは データベース管理コードにおいて非常に価値のあるものであり、ある操作では何 乗という程度でＣＰＵの能力が改善される。 一般に、本発明はメモリにアクセスする如何なる論理処理ユニットにも適用可 能である。中央演算ユニットへの適用は上述のように単に一例である。第２層オ ーボニックメモリはまたディスクアクセス時間を高速化させるためにも適してい る。ハードドライブの為のキャッシュシステムの一タイプはキャッシング操作を 制御するディスクコントローラと呼ばれる専用の論理処理装置と共にディスク・ インターフェースカード上の専用メモリからなるハードウェアキャッシュである 。ＣＰＵとの場合のように、高速、高密度の安定性メモリへの素早いアクセ スを持つディスクコントローラを提供するために、オーボニックメモリはディス クコントローラの上の第２層として溶着され得る。 本発明はまたディスプレーアダプターハードウェア、ディスプレー装置（ＣＲ Ｔ或いはＬＣＤ）及びディスプレー・サブシステムを含むコンピュータのビデオ ディスプレー・サブシステムに適用可能である。アダプター・ハードウェアーは 更にコントロールチップ、ディスプレー・アダプターＲＡＭメモリ及びＲＯＭメ モリを含む。最新技術のディスプレー・サブシステムのスクリーン・パフォーマ ンスを要求するディスプレー・サブシステムの特徴は、ディスプレーメモリの寸 法、タイプ、及び性能である。そのディスプレーメモリの性能が、その中のデー タにアクセス可能な速度によって測ることができるとして（即ち、秒或いは帯域 幅あたりのバイト数）高速、高密度、安定性のオーボニック第２層メモリをビデ オコントローラーチップ上に組み込むことによって、コンピュータのビデオ能力 に相当な恩恵を与え、将来の高性能システムの必要を支持する。 第２層オーボニックメモリは、またコンピュータのマザーボードに適用可能で ある。マザーボードにはシステム構成のための個別メモリを含む。バッテリーバ ックアップＳＲＡＭはこの為に用いられる代表的なものである。マザーボードは また遅いアクセスタイムを持つＥＰＲＯＭ内のＢＩＯＳ動作コードを含んでいる 。欠陥バッテリ ーについての問題はマザーボードでは日常的であり、ＢＩＯＳの更新は新しいチ ップにプラグを要求する。オーボニックメモリではバッテリーを必要としない高 速の、高密度の、再書き込み可能な安定性のメモリで、これらの機能を実現出来 る。配置する為に及びＢＩＯＳの為に必要なメモリはマザーボードから取り除か れ、ＣＰＵの上に組み込むことが出来る。 電源が切れると、ＣＰＵの状態は失われ、システムは割り戻しをしなければな らないし、さらにその時に稼動していた如何なるプログラムも再スタートさせな ければならない。もしシステム内のすべてのメモリが安定性であれば、電源故障 管理回路は問題が起きた時に容易にクロックを停止し、電源が回復した時に続行 することが出来る。この様に、システムを再スタートする時に時間の無駄が無く 、長いプログラムを再び稼動させなくとも良い。オーボニックメモリはシステム のすべてのメモリやレジスタ機能を入れ替えるのに必要な速度を持つ只一つの安 定性メモリである。これから、オーボニックメモリの安定性は電源管理回路をよ り効果的に動作可能とし、電源故障回復を再昇圧無しに可能とする。 まとめると、オーボニック電気的消去可能の位相変化メモリは同メモリが第２ 層を形成して論理処理回路上に組み込むことの出来る高速、高密度、安定性メモ リであるので本発明に適用可能である。単純なメモリ設計及び低温溶着はこれら オーボニックメモリアレイを既に作ら れたシリコン論理回路上に或いはカルコゲニドオーボニックしきい値スイッチ論 理回路上に組み込むことを許容する。ＣＰＵチップ上に溶着したオーボニックメ モリを使用することによって埋め込みのメモリに通常関連する実際の占有面積は 不要となり得る。オーボニックメモリの高密度化は論理処理チップ上に組み込ま れるべき大容量の高速メモリを許容する。この結果、チップ面積の減少によって より小さい、そしてより価格の安いチップが得られる。このチップの性能はボー ド上のメモリがより大容量であるが故に高められる。付加的な恩恵が当該メモリ の安定性の結果として得られる。 ここに記載の開示は本発明の完全な開示を目的として記載される実施態様の形 式で提供されていること、及びその詳細が付随する特許請求の範囲に記載且つ定 義される本発明の範囲を限定するものとして解釈されべきでないことを理解しな ければならない。

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９７年１１月２１日 【補正内容】 発明の詳細な説明 本発明は論理処理装置及びこの論理処理装置上に溶着され、論理処理装置と通 信するメモリアレイからなる計算ユニットである。一般に、論理処理装置は、こ の論理装置とメモリアレイとの間の通信手段として用いられるデバイスドライバ のみならずデータ及び命令処理の為の論理ユニットを含む如何なる集積回路であ ってもよい。 論理処理装置は半導体材料から構成され得る。同半導体材料は元素及び化合物 半導体を含む。しかしながら、好ましい半導体材料はシリコン、砒化ガリウムな どの他の材料も使用可能である。 論理処理装置はまた２端子カルコゲニドスイッチから構成されてよい。２端子 カルコゲニドスイッチの実例は、オーボニック・しきい値・スイッチ（ＯＴＳ） である。このＯＴＳは米国特許第５，１１７，５６７号に詳細に記載されており 、その内容はここに引用して組み込まれる。ＯＴＳのコンピュータ論理回路への 応用は米国特許出願０８／３８６，９０２の中に詳細に記載されており、その内 容はここに引用して組み込まれる。上記論理処理装置上に溶着されるメモリアレ イは第２層メモリアレイである。一般に、第２層メモリアレイは第２層を形成す る為に論理処理装置上に溶着可能なメモリのどのタイプでも良い。この中には、 当該技術上公知のすべての無機、及び有機メモリが含まれる。好ましくは、第２ 層メモリアレイは、オーボニックメモリのような電気的消去可能 請求の範囲 １．論理処理装置と、 前記論理処理装置上に溶着され、前記論理処理装置と通信可能な薄膜メモリア レイであって、この薄膜メモリアレイは、前記論理処理装置上で行及び列の形で 離間配列され、電気的に駆動される直接的重ね書き可能な複数のマルチビット単 一セルメモリ素子から構成され、この各メモリ素子は、単一のセルメモリ素子を 規定するメモリ材料からなっており、このメモリ材料は電気抵抗値の大きなダイ ナミックレンジを持ち、前記単一セルにマルチビット記憶能力を与えるように、 選択された電気入力信号に対応して前記ダイナミックレンジ内で複数の抵抗値の うちの一つに設定可能であり、更に前記メモリ材料は少なくともフィラメント部 分を持ち、このフィラメント部分は前記メモリ材料の前記抵抗値に拘わらず、前 記選択された電気入力信号によって前記ダイナミックレンジの如何なる抵抗値に も設定可能である薄膜メモリアレイと、 前記ダイナミックレンジ内で選択された抵抗値に前記メモリ材料を設定する電 気入力信号を供給する為に間隔を置いて配置された一対のコンタクトと から構成されることを特徴とする計算ユニット。 ６．前記メモリ材料がＴｅ，Ｓｅ，Ｇｅ，Ｓｂ，Ｂｉ，Ｐｂ，Ｓｎ，Ａｓ，Ｓ ，Ｓｉ，Ｐ，Ｏ及びその混合物、あるいはその合金からなる群から選択すること を特徴とする請求項１に記載のメモリ素子。 ７．前記メモリ材料は、下付き表示が原子％であり、構成元素が合計１００％ 、４０≦ ａ ≦ ５８及び８≦ ｂ ≦ ４０であるとして、Ｔｅ，Ｇｅ及びＳｂを Ｔｅ_aＧｅ_bＳｂ_100-(a+b)の比率で含むことを特徴とする請求項６に記載のメモ リ素子。 ８．前記論理処理ユニットが集積回路であることを特徴とする請求項１記載の 計算ユニット。 ９．前記論理処理ユニットが論理ユニット及び装置ドライバを含むことを特徴 とする請求項８に記載の計算ユニット。 １０．前記論理処理ユニットが半導体材料を含むことを特徴とする請求項９記 載の計算ユニット。 １１．前記半導体材料がシリコンであることを特徴とする請求項１０記載の計 算ユニット。 １２．前記論理処理ユニットが、論理ゲートとして複数の２端子カルコゲニド スイッチを採用する論理ファミリーを含むことを特徴とする請求項１記載の計算 ユニット。 １３．前記２端子カルコゲニドスイッチがカルコゲニドしきい値スイッチであ ることを特徴とする請求項１２記載の計算ユニット。 １４．前記論理ファミリーが多相クロッキングを使用することを特徴とする請 求項１２記載の計算ユニット。 １５．前記論理ファミリーが３相クロッキングを使用することを特徴とする請 求項１４記載の計算ユニット。 １６．前記論理ファミリーが４相クロッキングを使用することを特徴とする請 求項１４記載の計算ユニット。 １７．前記４相クロッキングが５０％デューティサイクルを持つことを特徴と する請求項１６記載の計算ユニット。 １８．前記論理ファミリーは論理動作回路を含み、 この論理動作回路は、 第２カルコゲニドしきい値スイッチに直列に接続される第１カルコゲニドしき い値スイッチと、 第１と第２の端子を持つ一又は複数の入力抵抗であって、前記第１の端子が一 又は複数の入力点にそれぞれ接続され、前記第２の端子が前記第１及び第２しき い値スイッチの間の接続点にそれぞれ接続される一又は複数の入力抵抗と、 前記第１及び第２しきい値スイッチの接続点に対向する第１しきい値スイッチ の端子に接続される回路パワーリングポイントと、 第一端子と第二端子を持つ接地抵抗であって、前記第一端子が前記第１及び第 ２しきい値スイッチの接続点に対向した前記第２しきい値スイッチの端子に接続 され、前記第二端子が接地される接地抵抗と、 前記第２しきい値スイッチと前記接地抵抗との間の接続点に接続される信号出 力端子と を含むことを特徴とする請求項１２記載の計算ユニット。 １９．前記複数の入力点が一入力点であることを特徴とする請求項１８記載の 計算ユニット。 ２０．論理ゲートとして複数の２端子カルコゲニドスイッチを採用する論理フ ァミリーを含む論理処理装置と、 前記論理処理装置上に溶着され、前記論理処理装置と通信可能なメモリアレイ とを含む計算ユニット。 ２１．前記２端子カルコゲニドスイッチがカルコゲニドしきい値スイッチであ ることを特徴とする請求項２０記載の計算ユニット。 ２２．前記論理ファミリーが多相クロッキングを使用することを特徴とする請 求項２０記載の計算ユニット。 ２３．前記論理ファミリーが３相クロッキングを使用することを特徴とする請 求項２２記載の計算ユニット。 ２４．前記論理ファミリーが４相クロッキングを使用することを特徴とする請 求項２２記載の計算ユニット。 ２５．前記４相クロッキングが５０％デューティサイクルを持つことを特徴と する請求項２４に記載の計算ユニット。 ２６．前記論理ファミリーは論理動作回路を含み、 この論理動作回路は、 第２カルコゲニドしきい値スイッチに直列に接続される第１カルコゲニドしき い値スイッチと、 第１と第２の端子を持つ一又は複数の入力抵抗であって、前記第１の端子が一 又は複数の入力点にそれぞれ接続され、前記第２の端子が前記第１及び第２しき い値スイッチの間の接続点に接続される一又は複数の入力抵抗と、 前記第１及び第２しきい値スイッチの接続点に対向する第１しきい値スイッチ の端子に接続される回路パワーリングポイントと、 第一端子と第二端子を持つ接地抵抗であって、前記第一端子が前記第１及び第 ２しきい値スイッチの接続点に対向した前記第２しきい値スイッチの端子に接続 され、前記第二端子が接地される接地抵抗と、 前記第２しきい値スイッチと前記接地抵抗との間に接続される信号出力端子と を含むことを特徴とする請求項２０に記載の計算ユニット。 ２７．前記一又は複数の入力抵抗が一入力抵抗であることを特徴とする請求項 ２６に記載の計算ユニット。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィッカー、ギー アメリカ合衆国 48076 ミシガン州 サ ウスフィールド フェアファックス 30437

Claims (1)

1. 【特許請求の範囲】 １．論理処理装置と、 前記論理処理装置上に溶着され、前記論理処理装置と通信可能なメモリアレイ とからなる計算ユニット。 ２．前記メモリアレイが半導体材料を含むことを特徴とする請求項１に記載の 計算ユニット。 ３．前記メモリアレイが有機材料を含むことを特徴とする請求項１に記載の計 算ユニット。 ４．前記メモリアレイが生物学的材料を含むことを特徴とする請求項１に記載 の計算ユニット。 ５．前記メモリアレイは、 電気的に駆動され、直接重ね書き可能な複数のマルチビット単一セルメモリ素 子であって、前記論理処理装置上で行及び列の形で離間配列されるマルチビット 単一セルメモリ素子と、 単一のセルメモリ素子を規定するメモリ材料で構成されるメモリ素子であって 、このメモリ材料が（１）電気抵抗値の大きなダイナミックレンジ、（２）前記 単一セルに対しマルチビット記憶能力を与えるように選択された電気入力信号に 対応して前記ダイナミックレンジ内で複数の抵抗値の一つに設定可能であること 、（３）前記単一セルメモリの少なくともフィラメント部分が、前記メモリ材料 の前記抵抗値に拘わらず、前記選択された電気信号によって前記ダイナミックレ ンジのいかなる抵抗値にも設定可能であることによって特徴づけられるメモ リ素子と、 前記ダイナミックレンジ内で選択された抵抗値に前記メモリ材料を設定するよ うに電気入力信号を供給するために間隔を置いて配置された一対のコンタクトと から構成されることを特徴とする請求項１記載の計算ユニット。 ６．前記メモリ材料がＳｅ，Ｔｅ，Ｇｅ，Ｓｂ及びその混合物、あるいはその 合金を含むことを特徴とする請求項５記載のメモリ素子。 ７．前記メモリ材料は、下付き表示が原子％であり、構成元素が合計１００％ 、４０≦ ａ ≦ ５８及び８≦ b ≦ ４０であるとして、Ｔｅ，Ｇｅ及びＳｂを Ｔｅ_aＧｅ_bＳｂ_100-(a+b)の比率で含むことを特徴とする請求項６記載のメモリ 素子。 ８．前記論理処理ユニットが集積回路であることを特徴とする請求項１に記載 の計算ユニット。 ９．前記論理処理ユニットが論理ユニット及び装置ドライバを含むことを特徴 とする請求項８記載の計算ユニット。 １０．前記論理処理ユニットが半導体材料を含むことを特徴とする請求項９に 記載の計算ユニット。 １１．前記半導体材料がシリコンであることを特徴とする請求項１０に記載の 計算ユニット。 １２．前記論理処理ユニットが、論理ゲートとして複数の２端子カルコゲニド スイッチを採用する論理ファミ リーを含むことを特徴とする請求項１記載の計算ユニット。 １３．前記２端子カルコゲニドスイッチがカルコゲニドしきい値スイッチであ ることを特徴とする請求項１２記載の計算ユニット。 １４．前記論理ファミリーが多相クロッキングを使用することを特徴とする請 求項１２記載の計算ユニット。 １５．前記論理ファミリーが３相クロッキングを使用することを特徴とする請 求項１４記載の計算ユニット。 １６．前記論理ファミリーが４相クロッキングを使用することを特徴とする請 求項１４記載の計算ユニット。 １７．前記４相クロッキングが５０％デューティサイクルを持つことを特徴と する請求項１６記載の計算ユニット。 １８．前記論理ファミリーは論理動作回路を含んでおり、この論理動作回路は 、 第２カルコゲニドしきい値スイッチに直列に接続される第１カルコゲニドしき い値スイッチと、 複数の入力抵抗の１つの端子が直列接続された前記しきい値スイッチ間の一点 に接続され、前記複数の入力抵抗うちの一つの抵抗の他端子にそれぞれ接続され る複数の入力点と、 前記第１及び第２しきい値スイッチの接続点に対向する第１しきい値スイッチ の端子に接続される回路パワリングポイントと、 前記第１及び第２しきい値スイッチの接続点に対向する第２しきい値スイッチ の端子にその一端子が接続され、他端子が接地される接地抵抗と、 前記第２しきい値スイッチ及び前記接地抵抗の間に接続される信号出力端子と を含むことを特徴とする請求項１２記載の計算ユニット。 １９．前記複数の入力点が一入力点であることを特徴とする請求項１８記載の 計算ユニット。