JP4659753B2 - 半導体集積メモリーおよび半導体集積メモリーの製造方法 - Google Patents
半導体集積メモリーおよび半導体集積メモリーの製造方法 Download PDFInfo
- Publication number
- JP4659753B2 JP4659753B2 JP2006540161A JP2006540161A JP4659753B2 JP 4659753 B2 JP4659753 B2 JP 4659753B2 JP 2006540161 A JP2006540161 A JP 2006540161A JP 2006540161 A JP2006540161 A JP 2006540161A JP 4659753 B2 JP4659753 B2 JP 4659753B2
- Authority
- JP
- Japan
- Prior art keywords
- storage medium
- electrode
- layer
- state
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 230000015654 memory Effects 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000003860 storage Methods 0.000 claims description 189
- 239000000463 material Substances 0.000 claims description 125
- 238000000151 deposition Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 25
- 238000001459 lithography Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 6
- 238000002425 crystallisation Methods 0.000 claims description 5
- 230000008025 crystallization Effects 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 4
- 150000004770 chalcogenides Chemical class 0.000 claims description 3
- 239000010419 fine particle Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 153
- 239000012535 impurity Substances 0.000 description 9
- 239000002245 particle Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000010292 electrical insulation Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 238000005265 energy consumption Methods 0.000 description 3
- 239000002105 nanoparticle Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- CBJZJSBVCUZYMQ-UHFFFAOYSA-N antimony germanium Chemical compound [Ge].[Sb] CBJZJSBVCUZYMQ-UHFFFAOYSA-N 0.000 description 1
- 229920001400 block copolymer Polymers 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011859 microparticle Substances 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体集積メモリーおよび半導体集積メモリーの製造方法に関するものである。
半導体の製造では、メモリーセルアレイに配置された複数のメモリーセルを有する半導体メモリーが製造される。揮発性半導体メモリーと不揮発性半導体メモリーとは区別されている。電圧供給がスイッチオフされた後も記憶された情報項目を記憶しておく不揮発性半導体メモリーは、例えば、相変化メモリーとして形成されている。相変化メモリーは、記憶媒体を有しており、この記憶媒体は、導電性のレベルの異なる２つの状態となることができ、これらの２つの状態の間の相変化に耐えるものである。相変化メモリーでは、記憶媒体における上記の導電性の相違を利用してデジタル情報項目を記憶することができる。例えば、相変化媒体からなる層は、外部電圧を印加される２つの電極間に配置されている。そして、電極と相変化媒体とを流れる電流の大きさに基づいて、相変化媒体の物質の状態を決定することができる。さらに、相変化媒体を結晶化温度または融点よりも高い温度に加熱するより高い電流によって記憶媒体の状態を変更することができ、これによってデジタル情報項目を上書きすることができる。
なお、他の特性、例えば、磁気特性、またはその強誘電性の分極率によって異なる状態になることができる記憶媒体もある。異なる状態では、記憶媒体の各導電性は、２つの異なるデジタル情報項目を表すのに充分な程度異なっている。
半導体集積回路では、個々のメモリーセルのメモリー状態は、電気的にのみ変更可能である。すなわち、個々のメモリーセルのメモリー状態を変更できるのは、記憶媒体または記憶媒体の周囲を流れる電流、または、記憶媒体に印加される電圧のみである。記憶媒体の状態を変更するための電流、すなわち、デジタル情報を書き変えるために必要とされる電流が高ければ高いほど、半導体集積メモリーのエネルギー消費は高くなる。特に、相変化媒体および温度に依存して状態が変化する他の記憶媒体において、相変化の温度または融点に加熱するための電流は、かなりの量のエネルギーを必要とする。
メモリーセルをプログラムするためには温度を上げる必要があり、高いプログラミング電流によってはじめて温度をあげることができる。高いプログラミング電流を必要とする相変化媒体を含むメモリー部品は、他の部品（例えば、選択トランジスタ）が最小限のサイズになるように寸法決定されている場合には、他の部品と一緒に単一の半導体回路に集積させることができない。現在のメモリー回路では、ＣＭＯＳトランジスタの許容可能な最大電流は、チャネル幅の１マイクロメートルにつき約０．５ｍＡである。
さらに、デジタル情報項目を書き変えるための電流が高い場合は、半導体回路の部分領域における最大の許容可能な電流密度を上回ることなく同時に上書きできるメモリーセルは、ほんの少数であるという問題がある。したがって、現在は依然としてプログラミング電流が非常に高いので、並行して行えるメモリー動作（記憶動作）程度は制限されている。
本発明の目的は、上述したタイプの記憶媒体を有する記憶要素が集積され、従来の半導体メモリーよりもデジタル情報項目を再プログラムするために必要な電流が少ない、非常に小さな寸法の半導体集積メモリーを提供することにある。また、例えばトランジスタなどの他の構成要素とともに集積され、これら他の構成要素と分離された回路として配置されたり、寸法を巨大化する必要のない半導体集積メモリーを提供することにある。また、本発明は、半導体メモリーの最大許容電流を超過させることなく、比較的多数のデジタル情報項目を同時に上書きできる半導体メモリーを提供することを目的としている。さらに、本発明は、このような半導体メモリーの製造方法を提供することを目的としている。
上記の目的を達成するために、本発明の半導体集積メモリーは、導電性の低い第１状態と導電性の高い第２状態との間で相変化する記憶媒体を含む記憶層を有するメモリーセルを備えた半導体集積メモリーであって、上記記憶媒体を流れる電流によって上記記憶媒体の状態を上記第１状態および第２状態にそれぞれ設定でき、上記記憶層は、上記記憶媒体とは異なる材料が分散され、上記材料同士の間に上記記憶媒体が配置された層を有しており、上記材料の寸法はリソグラフィーによって形成できる最小加工寸法よりも小さく、上記材料は電気絶縁層がパターン化された領域に隣接して配置されている。
上記リソグラフィーによって形成できる最小寸法は、例えば、上記記憶層に隣接する電極の寸法、あるいはパターン化された記憶層の寸法である。記憶媒体と異なる材料からなる上記領域は、空間的に分離された島の形態であってもよく、あるいは多数の開口部を有し、連続している穿孔層の形態であってもよい。例えば、上記穿孔層は、上記材料と上記記憶媒体からなる分離された島とによって形成されていてもよく、あるいは、上記記憶媒体と上記材料からなる分離された島とによって形成されていてもよい。さらに、上記記憶媒体と異なる材料からなる領域は、パターン化された電気絶縁層を付随的に備えていてもよく、あるいは上記記憶媒体と異なる材料のみから形成されていてもよい。
本発明は、記憶媒体および材料がリソグラフィーによる加工寸法より小さい寸法で微細に分散された革新的な層あるいは層平面を有し、この層あるいは層平面のレベルにおいて、この層平面の基本エリアの所定の割合だけが記憶媒体によって覆われた半導体集積メモリーを提供する。従来の半導体メモリーは、記憶媒体がぎっしり詰められた層を備えていたが、本発明では、記憶媒体に、例えば互いに分離された粒子が満たされた多数の孔が設けられている。逆に、記憶媒体の量および面積の方が上記材料よりも小さく、上記材料からなる本質的に連続する層の穿孔された多数の微細な孔に上記記憶媒体が満たされていてもよい。上記層面において、上記記憶媒体と上記材料とは、ほぼ同様の大きさであり、上記いずれの場合であっても成長するにつれて部分的に架橋された構造が形成される。この架橋された２つの構造には、上記材料および上記記憶媒体がぎっしり詰まった層が形成されている。
この層あるいは層面の上面および／または下面には、従来の方法によって、切り欠きや不純物の含有がない記憶媒体がぎっしり詰まった層が形成される。本発明では、上記材料層および上記材料が組み込まれた層により、以下の効果が得られる。上述したように、半導体集積メモリーの場合、上記記憶媒体と異なる材料からなる不純物で満たされた部分が組み込まれた材料面のレベルでは、記憶媒体を流れる電流は、電気絶縁領域の間を流れる多数の部分電流に分割されるので、不純物で満たされた部分を備えず、記憶媒体がぎっしり詰められた層を流れる平均電流よりも電流密度が高くなる。それゆえ、この層面のレベルでは、多数の微細な領域において電流密度が増加する。その結果、高い電流密度の電流が流れるのと同時に、この領域の温度は、記憶媒体がぎっしり詰められた層よりも、高温になる。これにより、少ない電流で、不純物粒子あるいは記憶媒体と異なる材料が満たされた領域を含まず、記憶媒体がぎっしり詰められてなる層の場合よりも高温にすることができる。上記材料層のレベルでは、記憶層の基本エリアの断面全体を流れる電流は、上記基本エリアの数分の１の面積の部分を通って流れる。その結果、面積に反比例して電流密度が増加する。分離された島、あるいは、穿孔され、架橋された上記材料からなる領域の面積の割合に応じて、記憶媒体で満たされた基本エリアの残りの領域に流れる電流の電流密度の大きさは、数オーダー程度増加する。その結果、トータル電流を低減するとともに、この低減したトータル電流によって従来と同様の温度あるいは従来よりも高い温度に昇温できる。上記記憶媒体は、上記材料によって形成された層のレベルにおいて、最も高温になる。本発明の半導体メモリーでは、メモリーセルに再プログラムするために必要な電流が低いので、例えば相変化媒体などの記憶媒体を含むメモリー要素を、トランジスタやダイオードなどの要素とともに集積できる。これらのトランジスタやダイオードは、例えば加工できる最小寸法よりも人為的に大きな寸法に形成される選択トランジスタなどの要素を除いて、電気的および熱的な制限の範囲内で半導体集積回路に積載できる。さらに、これらの構造にダメージを与える危険性を伴うことなく、多数のメモリーセルに対して同時にプログラムすることができる。本発明では、記憶媒体に不純物材料を挿入することにより、プログラムのために状態が変化する記憶媒体の体積が小さくなる。これにより、エネルギー使用量を低減できる。
本発明では、上記記憶媒体と異なる材料は、隣接する電気絶縁層の領域がパターン化された後に用意される。上記パターン化される電気絶縁層の領域は、上記層面の一方の側（例えば上記層面の下層）に形成されてもよい。分離された島の形態あるいは穿孔された層の形態で堆積され、上記記憶媒体の基本エリアの割合に影響を及ぼす上記材料は、半導体メモリーの製造工程において、エッチングマスクとして機能する上記材料同士の間の領域の下に位置する電気絶縁層が除去され、上記材料の下に位置する電気絶縁層がパターン化されて残るように、エッチングマスクとしても使用できる。エッチングマスクとして利用される上記材料は、電気絶縁層がパターン化された後に取り除かれてもよく、電気伝導層、半導体、絶縁体であってもよい。
上記層面は、両側を記憶媒体層によって覆われていることが好ましい。上記層面は、上記記憶媒体からなる２つの層を含む連続層内の任意の位置に形成すればよい。
上記記憶媒体と異なる材料は、キャリア層の表面に直接形成されていてもよい。上記キャリア層は、例えば電極層であってもよい。あるいは、絶縁体からなる絶縁層であってもよく、その場合には電流密度が増加する電流経路の長さを長くできる。
上記記憶媒体は、第１電極および第２電極に対して電気的に導通していることが好ましい。
上記キャリア層の表面における上記記憶媒体によって覆われる面積の割合は、０．０１％以上９０％以下であることが好ましく、０．０１％以上５％以下であることが特に好ましい。第１に、上記割合が非常に小さい場合（例えば１％以下あるいは０．５％以下である場合）、全電流が基本エリアのうちのわずかな部分を流れるので、上記層面における電流密度の増加が非常に大きくなる。
上記記憶媒体と異なる材料からなる領域は、平均寸法が０．５ｎｍ以上１００ｎｍ以下の分離された島を有することが好ましい。この分離された島は、上記記憶媒体と異なる材料によって形成されていてもよい。上記層面内の記憶媒体が分離された島あるいはチャネルのみに形成されている場合、上記各チャネルは、これらチャネルに接触する上記層面上の上記記憶媒体が隙間無くぎっしり詰められた層を介して互いに導通する。
上記記憶媒体と異なる材料は、ナノ結晶粒子あるいは非晶質絶縁体であることが好ましい。
上記記憶媒体に関する１つの好ましい実施形態として、結晶性の低い第１状態と、結晶性の高い第２状態とを有するように上記記憶媒体を形成してもよい。例えば、上記記憶媒体は第１状態では主に非晶質であり、第２状態では結晶、多結晶、またはナノ結晶であってもよい。
また、上記記憶媒体は、カルコゲナイドまたはプニコゲナイドであってもよく、ゲルマニウム、アンチモニー、テルル、銀、インジウム、バナジウムのうちのいずれか１つを含む化合物、あるいはこれらの要素のうちのの複数の要素を含む化合物を含んでいてもよい。
記憶媒体および上記材料は、第１電極と第２電極との間に配置され、記憶媒体を流れる電流はこれらの電極によって供給されることが好ましい。この場合、例えば上記層面あるいは上記記憶媒体がぎっしり詰まった第１の部分層に隣接する電極から上記層面および上記記憶媒体を介して第２電極まで電流が流れる。あるいは、これと反対方向に電流が流れる。上記基本エリアあるいは対応する上記材料が覆う範囲に応じて、電流密度は多数の微小領域において局所的に増加する。上記材料あるいは上記材料とともにパターン化される上記電気絶縁層によって覆われる程度が大きいほど、上記材料によって覆われない領域、すなわち上記層面内の上記記憶媒体の領域の電流密度は大きくなる。
上記半導体メモリーは、不揮発性の相変化メモリーとして製造されることが好ましい。
本発明の目的は、第１電極を形成する工程と、上記材料からなる多数の領域の寸法がリソグラフィーによって形成できる最小加工寸法よりも小さくなり、かつ、各上記材料が互いの間にギャップのない連続した形態になる前に上記材料の堆積が終了するように上記材料を堆積する工程と、導電性の低い第１状態と導電性の高い第２状態とに相変化する記憶媒体を堆積する工程と、上記記憶媒体の上、あるいは上記記憶媒体に第２電極を形成する工程とを含む半導体集積メモリーの製造方法によって達成される。
なお、上記材料を堆積する工程と上記記憶媒体を堆積する工程の順序を入れ替えてもよい。
本発明の上記各方法によれば、上記材料は、上記記憶媒体を堆積する工程の前および後にそれぞれ堆積される。正確に言えば、成長の初期には隙間のない接触層ではなく、まず分離された粒子あるいは結晶成長の核が生成される。そして、この成長が長期間継続されれば、成長するにつれて、多かれ少なかれ架橋されるが、そのような環境下でなければ隙間を有さない層は形成されない。本発明の目的のために、上記成長工程を、ストランスキー・クラスタノフ成長あるいはボルマー・ウェーバ成長等によって制御してもよい。ストランスキー・クラスタノフ成長の場合、まず、単分子層が形成されるが、この層はエッチバックされて除去される。上記材料からなる分離された多数の島、あるいは上記材料が部分的に架橋されて隙間あるいは開口部が形成された層の上に上記記憶媒体を堆積することにより、上記層面のレベルにおいて上記記憶層の基本エリアが上記記憶媒体によって占められる程度は数分の一に減少し、半導体メモリーの操作中に生じる電流密度は、上記のように形成されるチャネルあるいは上記記憶媒体からなる領域において増大する。
上記記憶媒体は、上記材料を堆積する前および後に堆積されることが好ましい。上記記憶媒体と上記記憶媒体と異なる材料とを有する上記層面は、上記記憶媒体がぎっしり詰まった２つの部分層を含む連続層内の任意の位置に配置することができる。
上記記憶媒体と異なる材料の堆積は、上記記憶媒体と異なる材料からなる空間的に分離された島が成長とともに繋がった層を形成する前に終了することが好ましい。あるいは、上記記憶媒体と異なる材料の堆積を、上記記憶媒体と異なる材料からなる空間的に分離された島が成長とともに繋がった層を形成するまで継続してもよい。特に高い電流密度を得たい場合には後者が好ましい。上記記憶媒体と底部電極との間で電気的接続が遮断される危険性は、後者の例よりも前者の例の方が低い。
本発明の発展例として、上記記憶媒体と異なる材料の堆積前に電気絶縁層を堆積し、上記記憶媒体と異なる材料を堆積した後、この材料をエッチングマスクとして用いて上記電気絶縁層をエッチングしてもよい。この場合、上記材料で満たされた領域の深さが深くなり、底部電極と上記層面上に配置された上記記憶媒体のみがぎっしり詰まった層との間の電流密度が高くなるチャネルの長さが長くなる。これにより、上記記憶媒体と異なる材料からなる微小構造あるいはナノ構造がない場合よりも、上記記憶媒体が高電流密度にさらされる部分の割合が大きくなる。
上記電気絶縁層がエッチングされた領域には、上記記憶媒体を堆積する工程において、上記記憶媒体が充填される。これにより、底部電極と記憶媒体との間の電気的接触が実現される。
上記記憶媒体および上記記憶媒体と異なる材料の堆積により、リソグラフィーによって加工可能な寸法（例えば電極あるいは記憶層のパターニングに用いられるリソグラフィーの寸法）よりも小さい開口部を有する穿孔層を含む層面を形成できる。一般に、上記絶縁構造は、リソグラフィーによって加工可能な寸法よりもはるかに微細な粒状である（リソグラフィーによって加工できる主要寸法は、１／１００〜１／１００００メートル程度であり、リソグラフィーではナノメートルあるいはマイクロメートルの加工は行えない）。要求される温度あるいは使用される電流強度は、上記記憶媒体と異なる材料からなる領域が上記記憶層の基本エリアを覆う程度によって決まる。
上記記憶媒体は、第１状態においては結晶の程度が低く、第２状態においては結晶の程度が高いことが好ましい。例えば、上記記憶媒体は、第１状態においては主に非結晶であり、第２状態においては主に結晶、多結晶、あるいはナノ結晶であってもよい。
本発明を、以下で、図１〜図１２を参照して説明する。図１は、本発明の半導体メモリーを示す図である。図２〜図８は、図１の半導体メモリーを製造するための本発明の製造方法の様々な工程を示す図である。図９Ａおよび図９Ｂは、２つの電極を含む連続層、および、これら２つの電極の間に配置された、不純物粒子を遮断する層面を含む記憶媒体の断面を拡大した図である。図１０は、電流チャネルと記憶媒体の相との概略図である。図１１は、記憶媒体における、導電性の異なる２つの状態を示す図である。図１２は、層面のレベルにおける記憶層の構成を示す概略図である。図１３は、層面のレベルにおける記憶層の構成に関する他の実施形態（第２の実施形態）を示す図である。
図１は、本発明の半導体メモリー１の概略的な断面図である。この半導体メモリー１に備えられるメモリーセル２は、第１電極１０と、第２電極２０と、第１電極１０と第２電極２０との間に備えられた記憶媒体６とを備えている。電極１０・２０は、対応する内部接続部または基板３と、より高いレベルに配置されている内部接続部１３とに、接触接続部５を介して接続されている。横方向において、メモリーセルは、対応する絶縁部によって、隣接するメモリーセルから保護されている。
本発明では、記憶媒体６内に、層または層面が設けられている。この層または層面には、材料４からなる不純物粒子が組み込まれている。その結果、上記層面のレベルにおいて、記憶層の基本エリアのうち、電極１０・２０間に位置し、記憶媒体によって占められる部分の割合は、基本エリア全体のうちの一区画あるいは一部分になる。
本発明によれば、記憶層Ｓは、層面Ｌを有している。この層面Ｌには、記憶媒体６とは異なる材料４からなる領域が分散されている。なお、この材料４からなる領域同士の間には記憶媒体６が配置されている。また、材料４からなる領域の寸法は、リソグラフィーによって決定できる最小加工寸法１８よりも小さい。例えば、材料４からなる領域の寸法は、材料４からなる領域の寸法は、記憶層Ｓまたは電極１０・２０の１つの最小加工寸法よりも小さい。なお、材料４からなる領域は、パターン化された電気的絶縁層１５のパターン化された領域を必要に応じて含んでいてもよく、あるいは上記材料４のみでできていてもよい。
その結果、本発明では、上記層面１１のレベルにおいて、電流密度の上昇は、絶縁材料からなる相互に隣接する領域間の記憶媒体に限定される。
電流密度が上昇するこれらの場所では、記憶層が均一な記憶媒体のみからなる場合よりも記憶媒体を激しく加熱する。より低い合計電流で既に生じていた相変化は、層面Ｌから記憶媒体の材料の残りの部分へと継続し、より低い合計電流によって記憶媒体の状態を変更することができる。その結果、メモリーセルは、より低いエネルギー消費で再プログラムされる。
図２〜図８は、本発明の半導体メモリーの製造方法における様々な工程を示している。図２に示すように、まず、半導体基板３に第１電極（底部電極）１０を形成し、第１電極１０の基本エリアＧをリソグラフィーによってパターン化する。なお、図３〜図８では半導体基板３の図示を省略している。第１電極１０の基本エリアＧは、最小加工寸法１８を有している。電極１０は、接触接続部５を介して、例えば基板３に電気的に接続されていてもよいし、または、上記接触接続部５によって隣接する構造に接続されていてもよい。
図３に示すように、第１電極１０上に必要に応じて電気的絶縁層１５を形成してもよい。電気的絶縁層１５は、電流密度が増大するチャネルを延長し、それによって記憶媒体６におけるより多くの部分で電流密度が増大するような形状にパターン化される層である。
この場合、材料４を電気的絶縁層１５の表面上に成長させ、その後、絶縁層１５をパターン化するためのエッチングマスクとして使用してもよい。材料４は、その後除去されてもよい。これらの工程は、後続の図に記載されている。
この場合、材料４を電気的絶縁層１５の表面上に成長させ、その後、絶縁層１５をパターン化するためのエッチングマスクとして使用してもよい。材料４は、その後除去されてもよい。これらの工程は、後続の図に記載されている。
図４では、材料４は、電極１０上ではなく電気的絶縁層１５上に形成されている。この材料は、材料４からなる分離された島１４が生じるように形成される必要がある。島１４は、相互に空間的に分離されており、成長が進む過程においてのみ、次第に１つになり、架橋層を形成する。架橋層には、初期段階では空隙が設けられている。
図５では、矢印１２によって表されているように、異方性エッチングを実施する。その結果、絶縁層１５は、材料４からなる粒子１４間の隙間においてエッチングされる。電気的絶縁層１５が、絶縁材料（例えば、二酸化シリコン）を含む場合、第１電極１０上の電気的絶縁領域の高さは、そのパターニングの結果として増大する。その結果、電流密度の増大したより長い電流チャネルが、半導体メモリーの動作中に生成される。
図６に示すように、図５における電気的絶縁層１５のためのエッチングマスクとして使用された材料４を除去してもよい。このことは、材料４が導電性である場合、または、繰り返される再プログラミングの間に生じる熱の供給に耐えるように熱的に充分に安定していない場合に、特に有利である。しかしながら、以下の図に示すように、材料４をパターン化された層１５上にそのまま残してもよい。
図７によれば、記憶媒体６（この記憶媒体６は好ましくは相変化媒体からなる）は、絶縁材料４からなる領域上に堆積される。これらの領域は、成長期間に応じて、依然として分離されているか、または、既に一部は１つにまとまっている。このようにして製造された記憶層は、その後、図８に示すようにパターン化されてもよい。その結果、記憶層の基本エリアは、第１電極１０の基本エリアに本質的に適合される。図８は、同時に、本発明の方法の代替の実施形態を示している。図３および図４に対応する実施形態では材料４を電気的絶縁層１５上に形成していたが、この実施形態では、電極１０または電極１０に関連する電極層１１上に直接形成している。
図８の構成に対して、第２電極（上部電極）２０を形成してパターン化し、接触接続部５を介して内部接続部１３に接続するだけで、図１に示した、本発明にかかるメモリーセル２を含む半導体メモリーセル１を得ることができる。
図４〜図８において、層または層面Ｌのレベルは、絶縁材料４からなる領域の垂直な位置によって予め決められている。
図９Ａは、第１電極１０と、記憶媒体６と、第２電極２０とを備える連続層の断面図である。この断面では、材料４からなる領域は、記憶媒体６がぎっしり詰まった層の代わりに、層面Ｌの領域における記憶層に存在している。図８における水平に配向された二重矢印によって表される層面のレベルにおいて、電極間に配置された記憶層は、その基本エリアの数分の１以上の導電性がある。
図９Ｂは、電極１０と電極２０との間の連続層の断面図である。この断面図は、図９Ａに対応し、層面Ｌは、それぞれ記憶媒体がぎっしり詰まった層からなる２つの部分層の間のほぼ中央に配置されている。なお、この層面は、電極１０と電極２０との間に配置された任意の位置に配置されていてもよい。
図１０は、電極１０と、電極２０と、図９Ａおよび図９Ｂに対応する記憶層とを含む連続層の断面図である。また、図１０には、材料４同士の間に形成された２つの隙間における電界を示す線が示されている。隣接する材料４同士の間の領域で電界を示す線が圧縮されることにより、ギャップを全く備えない記憶媒体６の領域に比べて電流密度Ｊが増加する。図１０は、記憶媒体６の２つの異なる相、あるいは状態を概略的に示している。なお、相Ａまたは相Ｂにするためには、異なるプログラミング電流Ｊ１・Ｊ２を必要とする。例えば、状態Ａは、３００℃を上回る温度において達成される結晶状態であってもよく、プログラミングのためには電流Ｊ１を必要とするものであってもよい。より低い導電性を有するアモルファス状態Ｂにするには、例えば電流Ｊ２を使用する必要がある。なお、この電流Ｊ２は、電流Ｊ１よりも大きく、記憶媒体６を部分的に溶解する。また、記憶媒体６は、高い熱伝導性を有する金属電極１０・２０により冷却、すなわち非常に短期間で再び室温に急冷される。その結果、記憶媒体６の原子構造は、結晶あるいは多結晶の状態Ａに比べて導電性の低い、非晶質の無秩序な状態のままになる。
図１１は、２つの状態Ａ・Ｂを示している。記憶媒体６は、温度に応じてこれらの状態になることができる。温度が比較的低い場合に記憶媒体６は第１状態Ａになる。第１状態Ａでは、結晶領域６ａの形態で存在している記憶媒体６の割合は比較的少ない。記憶媒体６の残りは、例えば非晶質マトリックス６ｂの形態で存在している。温度が比較的高い場合に記憶媒体６は状態Ｂになる。状態Ｂでは、結晶領域６ａの形態で存在する記憶媒体の割合が、状態Ａよりも多い。例えば、記憶媒体は、状態Ａにおいては主にアモルファスであってもよく、状態Ｂにおいては主に結晶、多結晶、またはナノ結晶であってもよい。状態Ａ・Ｂは、記憶媒体６の材料特性に関連している。しかしながら、半導体集積メモリーの動作中に、記憶媒体６は、情報の項目を記憶するために、層面Ｌの領域だけに相変化が生じる必要がある。
図１３に示すように、上記層面に位置する記憶面は、記憶媒体６を主に含んでいてもよい。この場合、記憶媒体６が、空間的に分離された島１４の形態の開口部を有し、この開口部に材料４が組み込まれた連続した穿孔層１６を形成してもよい。記憶層の基本エリアのうち記憶媒体６が形成されている範囲が比較的大きい場合には、プログラミング電流を少ししか低減できない。
図１２に示す一実施形態では、材料４を、架橋された連続層１６を形成するまで成長させているが、この連続層１６には穴または空隙が設けられている。水平断面において、記憶媒体６の材料は、分離された複数の島１４の形態で配置されている。これらの島は、３次元構造において、第１電極１０と、第２電極２０寄りに配置された記憶媒体６のバルク材料との間を通るチャネルを形成する。
絶縁材料４は、結晶ナノ粒子の形態で堆積されてもよく、エッチングマスクとして使用されてもよい。適切な堆積方法として、例えば、ＣＶＤ、ＰＶＤ、スパッタリング、スピンオン方法、レーザーアブレーションまたは蒸着などを用いることができる。さらに、原子層を堆積することも考えられる。その後、電気絶縁層１５が前もってパターン化されていない場合、記憶媒体は材料４からなる領域の上に堆積される。上記記憶媒体は、相変化材料であることが好ましく、カルコゲナイドまたはプニコゲナイドであることが特に好ましい。適切な相変化媒体としては、例えば、ゲルマニウムアンチモンおよびテルルからなる化合物、または上記化合物にさらに銀を含んだものを用いることができる。材料４としては、導電性の低い材料、例えばシリコンあるいはその他の半導体を含む材料を用いることができる。重要なことは、材料４の導電性が記憶媒体６の材料の導電性よりも低いということである。材料４は、ストランスキー・クラスタノフ成長によっても、ボルマー・ウェーバ成長によっても成長させることができ、これらの方法によって成長させることで、所定の点密度を有する成長した粒子のパターンを生じさせることができる。複数のマイクロ粒子またはナノ粒子から形成され、複数の個々の断片からなる連続領域は、成長の期間が比較的長い場合に生じる。逆に、成長の期間が比較的短い場合は、成長した多くの個々の断片は、相互に分離したまま残る。ストランスキー・クラスタノフ成長させ、続いて、初期段階で形成された単分子層をエッチバックすること、あるいはボルマー・ウェーバ成長の代わりに、層面Ｌのレベルにおいて記憶層の基本エリア上の導電性エリア領域を小さくするために、例えば金属または酸化金属からなる自己整合クラスタを使用することもできる。また、十分な熱安定性があり、好ましくは電気絶縁性のある材料であれば材料４として使用することができる。熱に対して安定性の無い材料であても、後から除去されるならば、電気絶縁層をパターニングするためのエッチングマスクとして使用できる。
さらに、基本エリアの自己組織化された部分的被覆を達成するために、ブロック共重合体のマイクロ相分離を使用することができる。材料４および空間を補完的に充填する記憶媒体６から形成される構造の横方向の寸法は、典型的にはナノメートル域である。
１ 半導体メモリー
２ メモリーセル
３ 基板
４ 材料
５ 接触接続部
６ 記憶媒体
６ａ 結晶領域
６ｂ マトリックス
１０ 第１電極
１１ 電極層
１２ 電気的絶縁層のエッチング
１３ 内部接続部
１４ 分離された島
１５ 電気的絶縁層
１６ 穿孔層
１７ 分離された島の間の隙間
１８ リソグラフィー最小構造寸法
２０ 第２電極
２５ インターフェース
Ａ，Ｂ 記憶媒体の状態
Ｇ 基本エリア
Ｊ 増大した電流密度
Ｊ１，Ｊ２ プログラミング電流
Ｌ 層面
ＰＣＭ 位相変化媒体
Ｓ 記憶層
２ メモリーセル
３ 基板
４ 材料
５ 接触接続部
６ 記憶媒体
６ａ 結晶領域
６ｂ マトリックス
１０ 第１電極
１１ 電極層
１２ 電気的絶縁層のエッチング
１３ 内部接続部
１４ 分離された島
１５ 電気的絶縁層
１６ 穿孔層
１７ 分離された島の間の隙間
１８ リソグラフィー最小構造寸法
２０ 第２電極
２５ インターフェース
Ａ，Ｂ 記憶媒体の状態
Ｇ 基本エリア
Ｊ 増大した電流密度
Ｊ１，Ｊ２ プログラミング電流
Ｌ 層面
ＰＣＭ 位相変化媒体
Ｓ 記憶層
Claims (21)
- 第１電極（１０）と、上記第１電極（１０）上に形成された、導電性の低い第１状態（Ａ）と導電性の高い第２状態（Ｂ）との間で相変化する記憶媒体（６）を含む記憶層（Ｓ）と、上記記憶層（Ｓ）上に形成された第２電極（２０）とを有するメモリーセル（２）を備えた半導体集積メモリー（１）であって、
上記第１電極（１０）および上記第２電極（２０）の間の上記記憶媒体を流れる電流によって上記記憶媒体の状態を上記第１状態および上記第２状態にそれぞれ設定でき、
上記記憶層（Ｓ）は、上記記憶媒体（６）の材料の導電性より低い導電性を備えた材料（４）が分散された層領域（Ｌ）を有し、
上記材料（４）同士の間に上記記憶媒体（６）が配置されており、
上記材料（４）の寸法は、リソグラフィーによって形成できる最小加工寸法よりも小さいことを特徴とする半導体集積メモリー。 - 上記層領域（Ｌ）の両面が上記記録媒体（６）に覆われていることを特徴とする請求項１に記載の半導体メモリー。
- 上記材料（４）は、上記第１電極（１０）との接触面（２５）上に形成されていることを特徴とする請求項１に記載の半導体メモリー。
- 上記材料（４）は、電気絶縁層（１５）を有するものであることを特徴とする請求項３に記載の半導体メモリー。
- 上記記憶媒体（６）は、第１電極（１０）および第２電極（２０）に電気的に導電するように接続されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体メモリー。
- 上記第１電極との接触面（２５）の０．０１％以上９０％以下の面積が、上記記憶媒体（６）によって覆われていることを特徴とする請求項３に記載の半導体メモリー。
- 上記第１電極との接触面（２５）の０．０１％以上５％以下の面積が、上記記憶媒体（６）によって覆われていることを特徴とする請求項３に記載の半導体メモリー。
- 上記層領域（Ｌ）内の上記材料（４）は、島状であり、相互に空間的に分離されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体メモリー。
- 上記材料（４）は、ナノ結晶微粒子または非晶質絶縁体であることを特徴とする請求項１〜８のいずれか１項に記載の半導体メモリー。
- 上記記憶媒体（６）は、結晶化の程度が低い第１状態（Ａ）と結晶化の程度が高い第２状態（Ｂ）とに相変化することを特徴とする請求項１〜９のいずれか１項に記載の半導体メモリー。
- 上記記憶媒体（６）は、カルコゲナイドまたはプニコゲナイドを含むことを特徴とする請求項１〜１０のいずれか１項に記載の半導体メモリー。
- 上記記憶媒体（６）および上記材料（４）は、第１電極（１０）と第２電極（２０）との間に配置されており、上記第１電極（１０）および上記第２電極（２０）によって上記記憶媒体（６）に電流（Ｊ）が供給されることを特徴とする請求項６〜１１のいずれか１項に記載の半導体メモリー。
- 上記半導体メモリー（１）は、不揮発性の相変化メモリーであることを特徴とする請求項１〜１２のいずれか１項に記載の半導体メモリー。
- 半導体集積メモリーの製造方法であって、
第１電極（１０）を形成する工程と、
材料（４）からなる多数の領域の寸法がリソグラフィーによって形成できる最小加工寸法よりも小さくなり、かつ、各材料（４）が互いの間にギャップのない連続した層になる前に材料（４）の堆積が終了するように材料（４）を上記第１電極（１０）上に堆積する工程と、
導電性の低い第１状態（Ａ）と導電性の高い第２状態（Ｂ）とに相変化する記憶媒体（６）を上記第１電極（１０）上および上記材料（４）上に堆積する工程と、
上記記憶媒体（６）の上に第２電極（２０）を形成する工程とを含み、
上記材料（４）の導電性は、上記記憶媒体（６）の材料の導電性より低いことを特徴とする半導体集積メモリーの製造方法。 - 半導体集積メモリーの製造方法であって、
第１電極（１０）を形成する工程と、
導電性の低い第１状態（Ａ）と導電性の高い第２状態（Ｂ）とに相変化する記憶媒体（６）を上記第１電極（１０）上に堆積する工程と、
材料（４）からなる多数の領域の寸法がリソグラフィーによって形成できる最小加工寸法よりも小さくなり、かつ、各材料（４）が互いの間にギャップのない連続した層になる前に材料（４）の堆積が終了するように材料（４）を上記記憶媒体（６）上に堆積する工程と、
上記記憶媒体（６）の上に第２電極（２０）を形成する工程とを含み、
上記材料（４）の導電性は、上記記憶媒体（６）の材料の導電性より低いことを特徴とする半導体集積メモリーの製造方法。 - 上記記憶媒体（６）を堆積する工程は、上記材料（４）を堆積する工程の後にも行われることを特徴とする請求項１５に記載の方法。
- 上記材料（４）を堆積する工程を、上記材料（４）からなり互いに空間的に分離された島（１４）が互いに成長して繋がった層になる前に終了することを特徴とする請求項１４〜１６のいずれか１項に記載の方法。
- 上記材料（４）を堆積する前に、電気絶縁層（１５）を堆積し、
上記材料（４）を堆積した後に、この材料（４）をエッチングマスクとして上記電気絶縁層（１５）をエッチングすることを特徴とする請求項１４〜１７のいずれか１項に記載の方法。 - 上記記憶媒体（６）を堆積する工程において、上記電気絶縁層（１５）がエッチングされた領域を上記記憶媒体（６）で充満させることを特徴とする請求項１８に記載の方法。
- 上記材料（４）および上記記憶媒体（６）によって形成される層領域（Ｌ）は、リソグラフィーによって加工できる最小加工寸法（１８）よりも小さい開口部を有する穿孔層（１６）を有することを特徴とする請求項１４〜１９のいずれか１項に記載の方法。
- 結晶化の程度が低い第１状態（Ａ）と結晶化の程度が高い第２状態（Ｂ）とに相変化する記憶媒体（６）を堆積することを特徴とする請求項１４〜２０のいずれか１項に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10356285A DE10356285A1 (de) | 2003-11-28 | 2003-11-28 | Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers |
| PCT/DE2004/002620 WO2005053047A1 (de) | 2003-11-28 | 2004-11-25 | Integrierter halbleiterspeicher und verfahren zum herstellen eines integrierten halbleiterspeichers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007512691A JP2007512691A (ja) | 2007-05-17 |
| JP4659753B2 true JP4659753B2 (ja) | 2011-03-30 |
Family
ID=34625488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006540161A Expired - Fee Related JP4659753B2 (ja) | 2003-11-28 | 2004-11-25 | 半導体集積メモリーおよび半導体集積メモリーの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7787279B2 (ja) |
| EP (1) | EP1687855B1 (ja) |
| JP (1) | JP4659753B2 (ja) |
| KR (1) | KR100800043B1 (ja) |
| DE (2) | DE10356285A1 (ja) |
| WO (1) | WO2005053047A1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7023008B1 (en) * | 2004-09-30 | 2006-04-04 | Infineon Technologies Ag | Resistive memory element |
| TWI261915B (en) * | 2005-01-07 | 2006-09-11 | Ind Tech Res Inst | Phase change memory and fabricating method thereof |
| DE102005014645B4 (de) * | 2005-03-31 | 2007-07-26 | Infineon Technologies Ag | Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren |
| JP4715320B2 (ja) * | 2005-06-15 | 2011-07-06 | ソニー株式会社 | 記憶素子及び記憶装置 |
| KR100682969B1 (ko) * | 2005-08-04 | 2007-02-15 | 삼성전자주식회사 | 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법 |
| DE102006023608B4 (de) * | 2006-05-19 | 2009-09-03 | Qimonda Ag | Programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht und Verfahren zur Herstellung |
| US7649242B2 (en) | 2006-05-19 | 2010-01-19 | Infineon Technologies Ag | Programmable resistive memory cell with a programmable resistance layer |
| US8766224B2 (en) | 2006-10-03 | 2014-07-01 | Hewlett-Packard Development Company, L.P. | Electrically actuated switch |
| KR20080057094A (ko) * | 2006-12-19 | 2008-06-24 | 삼성전자주식회사 | 상변화 메모리 소자와 그 제조 및 동작 방법 |
| US20080278988A1 (en) * | 2007-05-09 | 2008-11-13 | Klaus Ufert | Resistive switching element |
| DE102007021761B4 (de) * | 2007-05-09 | 2015-07-16 | Adesto Technology Corp., Inc. | Widerstandsschaltelement, Speicherbauelemente, Speichermodul, Verfahren zur Herstellung eines resistiven Schaltelements und Verfahren zur Herstellung eines resistiven Speicherbauelements |
| FI122009B (fi) * | 2007-06-08 | 2011-07-15 | Teknologian Tutkimuskeskus Vtt | Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi |
| US20090001338A1 (en) * | 2007-06-29 | 2009-01-01 | Nathan Franklin | Seek-and-scan probe memory devices with nanostructures for improved bit size and resistance contrast when reading and writing to phase-change media |
| US7745807B2 (en) * | 2007-07-11 | 2010-06-29 | International Business Machines Corporation | Current constricting phase change memory element structure |
| KR100982552B1 (ko) * | 2008-04-08 | 2010-09-16 | 이화여자대학교 산학협력단 | 은 도핑된 텔룰라이드계 나노 물질의 제조 방법 및 이를이용한 메모리 소자 |
| KR100960013B1 (ko) * | 2008-07-24 | 2010-05-28 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
| US9385314B2 (en) | 2008-08-12 | 2016-07-05 | Industrial Technology Research Institute | Memory cell of resistive random access memory and manufacturing method thereof |
| US8431921B2 (en) * | 2009-01-13 | 2013-04-30 | Hewlett-Packard Development Company, L.P. | Memristor having a triangular shaped electrode |
| US8487291B2 (en) | 2009-01-30 | 2013-07-16 | Seagate Technology Llc | Programmable metallization memory cell with layered solid electrolyte structure |
| US8207593B2 (en) * | 2009-07-28 | 2012-06-26 | Hewlett-Packard Development Company, L.P. | Memristor having a nanostructure in the switching material |
| US8822970B2 (en) * | 2011-02-21 | 2014-09-02 | Korea Advanced Institute Of Science And Technology (Kaist) | Phase-change memory device and flexible phase-change memory device insulating nano-dot |
| KR101381997B1 (ko) * | 2012-08-24 | 2014-04-04 | 한국과학기술원 | 블록공중합체 자기조립기술을 이용한 저항 변화 메모리 소자 및 그 제조방법 |
| JP2019149473A (ja) * | 2018-02-27 | 2019-09-05 | 東芝メモリ株式会社 | 半導体記憶装置およびその製造方法 |
| KR102592961B1 (ko) * | 2023-03-17 | 2023-10-23 | 한국표준과학연구원 | 수직 구조 메모리 소자 및 이의 제조 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0445583A (ja) * | 1990-06-13 | 1992-02-14 | Casio Comput Co Ltd | 相転移型メモリ素子およびその製造方法 |
| JPH11514150A (ja) * | 1995-10-24 | 1999-11-30 | エナージー コンバーション デバイセス インコーポレイテッド | 論理装置上の第２層位相変化メモリアレイ |
| JP2002246561A (ja) * | 2001-02-19 | 2002-08-30 | Dainippon Printing Co Ltd | 記憶セル、この記録セルを用いたメモリマトリックス及びこれらの製造方法 |
| WO2003032338A1 (fr) * | 2001-10-12 | 2003-04-17 | Commissariat A L'energie Atomique | Dispositif magnetoresistif a vanne de spin a performances ameliorees |
| WO2003050872A1 (en) * | 2001-12-12 | 2003-06-19 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile memory |
| JP2003174144A (ja) * | 2001-12-05 | 2003-06-20 | Stmicroelectronics Srl | 半導体装置における微小コンタクト領域、高性能相変化メモリセル及びその製造方法 |
| WO2003085740A1 (fr) * | 2002-04-09 | 2003-10-16 | Matsushita Electric Industrial Co., Ltd. | Memoire non volatile et procede de fabrication |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1465450B1 (de) | 1964-12-22 | 1970-07-23 | As Danfoss | Elektronisches Festk¦rperbauelement zum Schalten |
| US6147395A (en) * | 1996-10-02 | 2000-11-14 | Micron Technology, Inc. | Method for fabricating a small area of contact between electrodes |
| US6329685B1 (en) * | 1999-09-22 | 2001-12-11 | Silicon Storage Technology, Inc. | Self aligned method of forming a semiconductor memory array of floating gate memory cells and a memory array made thereby |
| DE10009146A1 (de) * | 2000-02-22 | 2001-09-06 | Infineon Technologies Ag | Herstellungsverfahren sehr dünner ferroelektrischer Schichten |
| US6727545B2 (en) * | 2000-09-20 | 2004-04-27 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling |
| US6784018B2 (en) * | 2001-08-29 | 2004-08-31 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry |
| US6764894B2 (en) * | 2001-08-31 | 2004-07-20 | Ovonyx, Inc. | Elevated pore phase-change memory |
| US6756633B2 (en) * | 2001-12-27 | 2004-06-29 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with horizontally oriented floating gate edges |
| US6534326B1 (en) * | 2002-03-13 | 2003-03-18 | Sharp Laboratories Of America, Inc. | Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films |
| TWI224403B (en) * | 2002-03-15 | 2004-11-21 | Axon Technologies Corp | Programmable structure, an array including the structure, and methods of forming the same |
| US6579760B1 (en) * | 2002-03-28 | 2003-06-17 | Macronix International Co., Ltd. | Self-aligned, programmable phase change memory |
| US7411246B2 (en) * | 2002-04-01 | 2008-08-12 | Silicon Storage Technology, Inc. | Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and raised source line, and a memory array made thereby |
| US6670628B2 (en) * | 2002-04-04 | 2003-12-30 | Hewlett-Packard Company, L.P. | Low heat loss and small contact area composite electrode for a phase change media memory device |
| US6952034B2 (en) * | 2002-04-05 | 2005-10-04 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with buried source line and floating gate |
| TWI233204B (en) | 2002-07-26 | 2005-05-21 | Infineon Technologies Ag | Nonvolatile memory element and associated production methods and memory element arrangements |
| US7893419B2 (en) * | 2003-08-04 | 2011-02-22 | Intel Corporation | Processing phase change material to improve programming speed |
-
2003
- 2003-11-28 DE DE10356285A patent/DE10356285A1/de not_active Ceased
-
2004
- 2004-11-25 EP EP04802829A patent/EP1687855B1/de not_active Ceased
- 2004-11-25 WO PCT/DE2004/002620 patent/WO2005053047A1/de active IP Right Grant
- 2004-11-25 DE DE502004006867T patent/DE502004006867D1/de active Active
- 2004-11-25 KR KR1020067010501A patent/KR100800043B1/ko not_active IP Right Cessation
- 2004-11-25 JP JP2006540161A patent/JP4659753B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-26 US US11/441,805 patent/US7787279B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0445583A (ja) * | 1990-06-13 | 1992-02-14 | Casio Comput Co Ltd | 相転移型メモリ素子およびその製造方法 |
| JPH11514150A (ja) * | 1995-10-24 | 1999-11-30 | エナージー コンバーション デバイセス インコーポレイテッド | 論理装置上の第２層位相変化メモリアレイ |
| JP2002246561A (ja) * | 2001-02-19 | 2002-08-30 | Dainippon Printing Co Ltd | 記憶セル、この記録セルを用いたメモリマトリックス及びこれらの製造方法 |
| WO2003032338A1 (fr) * | 2001-10-12 | 2003-04-17 | Commissariat A L'energie Atomique | Dispositif magnetoresistif a vanne de spin a performances ameliorees |
| JP2003174144A (ja) * | 2001-12-05 | 2003-06-20 | Stmicroelectronics Srl | 半導体装置における微小コンタクト領域、高性能相変化メモリセル及びその製造方法 |
| WO2003050872A1 (en) * | 2001-12-12 | 2003-06-19 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile memory |
| WO2003085740A1 (fr) * | 2002-04-09 | 2003-10-16 | Matsushita Electric Industrial Co., Ltd. | Memoire non volatile et procede de fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| US7787279B2 (en) | 2010-08-31 |
| KR20060093345A (ko) | 2006-08-24 |
| WO2005053047A1 (de) | 2005-06-09 |
| JP2007512691A (ja) | 2007-05-17 |
| EP1687855A1 (de) | 2006-08-09 |
| US20060291268A1 (en) | 2006-12-28 |
| DE10356285A1 (de) | 2005-06-30 |
| EP1687855B1 (de) | 2008-04-16 |
| DE502004006867D1 (de) | 2008-05-29 |
| KR100800043B1 (ko) | 2008-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4659753B2 (ja) | 半導体集積メモリーおよび半導体集積メモリーの製造方法 | |
| US10446750B2 (en) | Apparatuses including memory devices and related electronic systems | |
| TWI387103B (zh) | 具有二極體存取裝置之完全自我對準微孔型記憶胞 | |
| CN101290948B (zh) | 存储器结构及其制造方法以及存储单元阵列的制造方法 | |
| KR100824761B1 (ko) | 나노와이어 전극을 갖는 상 변화 메모리 셀 | |
| US8168538B2 (en) | Buried silicide structure and method for making | |
| US8835893B2 (en) | Resistive memory cell fabrication methods and devices | |
| JP4363628B2 (ja) | 自己整合クロスポイントメモリアレイの製造方法 | |
| KR100789045B1 (ko) | 상 변화 물질용 접속 전극, 관련 상 변화 메모리 소자, 및관련 제조 방법 | |
| TWI384664B (zh) | 一種具有二極體驅動器之記憶陣列及其製造方法 | |
| USRE37259E1 (en) | Multibit single cell memory element having tapered contact | |
| TWI409944B (zh) | 相變記憶單元結構 | |
| US20090072216A1 (en) | Phase change memory cell array with self-converged bottom electrode and method for manufacturing | |
| KR20190048659A (ko) | 강유전성 메모리 소자 및 이의 제조 방법 | |
| JP2008529269A (ja) | バックエンドプロセスを使用する相変化抵抗体の製造 | |
| JP2006165553A (ja) | 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法 | |
| US20110108792A1 (en) | Single Crystal Phase Change Material | |
| JP2006202823A (ja) | 半導体記憶装置及びその製造方法 | |
| DE102007035858A1 (de) | Integrierte Schaltung, Verfahren zum Herstellen einer integrierten Schaltung, Speicherzellenarray, Speichermodul sowie Vorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |