DE10009146A1 - Herstellungsverfahren sehr dünner ferroelektrischer Schichten - Google Patents
Herstellungsverfahren sehr dünner ferroelektrischer SchichtenInfo
- Publication number
- DE10009146A1 DE10009146A1 DE10009146A DE10009146A DE10009146A1 DE 10009146 A1 DE10009146 A1 DE 10009146A1 DE 10009146 A DE10009146 A DE 10009146A DE 10009146 A DE10009146 A DE 10009146A DE 10009146 A1 DE10009146 A1 DE 10009146A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- containing layer
- metal oxide
- filling
- polycrystalline metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 64
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 64
- 238000011049 filling Methods 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000004377 microelectronic Methods 0.000 claims abstract description 8
- 238000002425 crystallisation Methods 0.000 claims abstract description 4
- 230000008025 crystallization Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 14
- 239000005300 metallic glass Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000001035 drying Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000005234 chemical deposition Methods 0.000 claims description 4
- 239000000945 filler Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 abstract 3
- 230000010287 polarization Effects 0.000 description 8
- 239000002243 precursor Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 230000015654 memory Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910020647 Co-O Inorganic materials 0.000 description 1
- 229910020704 Co—O Inorganic materials 0.000 description 1
- 241000022563 Rema Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000543 intermediate Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Abstract
Auf einem Substrat wird eine metalloxidhaltige, insbesondere ferroelektrische, Schicht abgeschieden und durch eine erste Temperaturbehandlung bei ca. 800 DEG C kristallisiert. Durch eine anschließend aufgebrachte Fülllösung, die im wesentlichen dieselben Bestandteile wie die metalloxidhaltige Schicht enthält, werden die durch den Temperprozess gebildeten Hohlräume (2A) gefüllt, wobei die Füllschicht anschließend bei einer zweiten Temperaturbehandlung kristallisiert wird. Die Erfindung vereint somit eine niedrige Koerzitivfeldstärke mit einer hohen remanenten Polarisation und einer hohen Durchbruchsspannung.
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer
polykristallinen metalloxidhaltigen Schicht nach den Merkma
len des Patentanspruchs 1.
Insbesondere betrifft die vorliegende Erfindung ein Herstel
lungsverfahren für eine ferro- oder paraelektrische Schicht,
die als Dielektrikum eines Halbleiterspeichers eingesetzt
werden kann.
Konventionelle mikroelektronische Halbleiterspeicher-Bauele
mente (DRAMs) bestehen im wesentlichen aus einem Auswahl-
oder Schalttransistor und einem Speicherkondensator, in wel
chem zwischen zwei Kondensatorplatten ein dielektrisches Ma
terial eingefügt ist. Als Dielektrikum werden üblicherweise
zumeist Oxid- oder Nitridschichten verwendet, die eine
Dielektrizitätskonstante von maximal etwa 8 aufweisen. Zur
Verkleinerung des Speicherkondensators sowie zur Herstellung
von nicht-flüchtigen Speichern werden "neuartige" Kondensa
tormaterialien (Ferroelektrika oder Paraelektrika) mit deut
lich höheren Dielektrizitätskonstanten benötigt. Ein paar
dieser Materialien sind in der Publikation "Neue Dielektrika
für Gbit-Speicherchips" von W. Hönlein, Phys. Bl. 55 (1999),
genannt. Zur Herstellung von ferroelektrischen Kondensatoren
für Anwendungen in nicht-flüchtigen Halbleiterspeicher-Bau
elementen hoher Integrationsdichte können z. B. ferroelektri
sche Materialien, wie SrBi2(Ta,Nb)2O9 (SBT oder SBTN), Pb(Zr,
Ti)O3 (PZT), oder Bi4Ti3O12 (BTO) als Dielektrikum zwischen
den Kondensatorplatten eingesetzt werden. Es kann aber auch
ein paraelektrisches Material, wie beispielsweise (Ba,Sr)TiO3
(BST), zum Einsatz kommen.
Die Koerzitivfeldstärken der ferroelektrischen Materialien
SBT und SBTN liegen etwa im Bereich 80 bis 90 kV/cm (SBT)
bzw. 140 kV/cm (SBTN). Bei der derzeit üblichen Schichtdicke
von 180 nm entspricht dies einer Spannung von ca. 1,6 V (SBT)
bzw. 2,5 V (SBTN). Um diese Materialien für Niederspannungs
anwendungen mit U = 1-2 V tauglich zu machen, muss die
Schichtdicke entsprechend verringert werden. Dies scheiterte
bisher jedoch an der grobkörnigen Struktur des SBT und SBTN
mit Korngrößen bis zu 300 nm. Bei einer geringen Schichtdicke
bilden sich zwischen den Körnern Hohlräume, in die das Mate
rial der oberen Elektrode eindringen und zu Kurzschlüssen mit
der unteren Elektrode führen kann. Dieser Effekt tritt be
reits bei Schichtdicken von 120-140 nm auf.
Eine Möglichkeit besteht darin, die Temperatur des sogenann
ten Ferroanneals, d. h. einem thermischen Ausheilprozess, bei
dem sich die kristalline Struktur des SBT bildet, von typi
scherweise 800°C auf z. B. 700°C zu senken. Dabei bilden sich
typischerweise kleinere Körner und das Kristallgefüge ist da
mit nicht so anfällig gegen die Bildung von Hohlräumen. Der
Nachteil bei dieser Methode sind jedoch deutlich geringere
Werte (bis zu 50%) für die remanente Polarisation 2P und e
lektrischer Durchbruch mit stark ansteigenden Leckströmen be
reits bei U < 2 V.
Die U.S.-PS 5,831,299 beschreibt ein Verfahren zur Herstel
lung eines ferroelektrischen Kondensators mit einer oberen
und einer unteren dünnen Elektrodenschicht und einer zwischen
den Elektrodenschichten befindlichen dünnen ferroelektrischen
Schicht. Die ferroelektrische dünne Schicht weist drei einzelne
Schichten auf, in welchen mindestens eine Schicht eine
Zusammensetzung aufweist, die von der der anderen Schichten
verschieden ist. Dadurch wird erreicht, dass der ferroelekt
rische Kondensator eine ausreichend hohe remanente Polarisa
tion und eine ausreichend niedrige Koerzitivfeldstärke auf
weist, wobei gleichzeitig eine relativ niedrige Ferroanneal-
Temperatur, also deutlich unterhalb von 800°C, eingestellt
werden kann. Das Verfahren wird jedoch durch die Abscheidung
dreier ferroelektrischer Schichten mit unterschiedlicher Zu
sammensetzung relativ aufwendig.
Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde,
ein Verfahren zur Herstellung einer ferro- oder paraelektri
schen dünnen Schicht anzugeben, welche einerseits eine aus
reichend hohe remanente Polarisation aufweist und anderer
seits eine ausreichende Homogenität ohne störende Hohlräume
zeigt. Insbesondere ist es Aufgabe der vorliegenden Erfin
dung, ein Verfahren anzugeben, mit welchem eine zur Herstel
lung eines ferro- oder paraelektrischen Kondensators geeigne
te ferro- oder paraelektrische dünne Schicht anzugeben.
Diese Aufgabe wird durch die Merkmale der unabhängigen
Patentansprüche gelöst.
Dementsprechend beschreibt die vorliegende Erfindung ein Ver
fahren zur Herstellung einer polykristalliner, metalloxidhal
tigen Schicht mit den Schritten
- - Bereitstellen eines Substrats;
- - Bilden einer im wesentlichen amorphen metalloxidhaltigen Schicht auf dem Substrat;
- - Durchführen einer ersten Temperaturbehandlung bei einer ersten Temperatur, bei der die im wesentlichen amorphe metalloxidhaltige Schicht kristallisiert und dadurch ei ne polykristalline metalloxidhaltige Schicht entsteht;
- - Aufbringen einer Fülllösung auf die polykristalline me talloxidhaltige Schicht zur Bildung einer Füllschicht, wobei die Füllschicht die polykristalline metalloxidhal tige Schicht bedeckt und die bei der Kristallisation der polykristallinen metalloxidhaltigen Schicht gebildeten Hohlräume füllt;
- - Durchführen einer zweiten Temperaturbehandlung bei einer zweiten Temperatur, bei der die Füllschicht kristalli siert.
Die Erfindung bietet damit die Möglichkeit, nach der Bildung
der im wesentlichen amorphen metalloxidhaltigen Schicht die
erste Temperaturbehandlung, also den sogenannten Ferroanneal,
bei einer relativ hohen Temperatur, insbesondere bei ca.
700°-800°C, durchzuführen und dabei die Bildung von Hohlräu
men zunächst in Kauf zu nehmen. Diese Hohlräume werden dann
beim Aufbringen der Fülllösung auf die rekristallisierte po
lykristalline metalloxidhaltige Schicht gezielt aufgefüllt.
Im Anschluss daran wird dann die zweite Temperaturbehandlung
zur Kristallisierung der Füllschicht durchgeführt. Diese
zweite Temperaturbehandlung wird dann vorzugsweise bei einer
geringeren Temperatur, beispielsweise ca. 700°C oder weniger,
durchgeführt, um die Bildung großer Körner in der Füllschicht
zu vermeiden.
Die Temperatur der ersten Temperaturbehandlung kann somit
zwischen 700 und 800°C und die Temperatur der zweiten Tempe
raturbehandlung kann zwischen 600 und 700°C liegen.
Die Füllschicht kann dabei aus dem gleichen Material wie die
polykristalline me metalloxidhaltige Schicht bestehen. Als
Material kann beispielsweise ein Ferroelektrikum, wie
SrBi2Ta2O9 (SBT) oder dessen Variante SrBi2(Ta1-XNbX)2O9 (SBTN),
verwendet werden. Es kann jedoch auch ein paraelektrisches
Material verwendet werden.
Es ist jedoch auch denkbar, dass die Füllschicht aus einem
anderen Material als die polykristalline metalloxidhaltige
Schicht besteht.
Die Füllschicht wird, wie bereits beschrieben, als zusätzli
cher dünner Film auf der grobkörnigen metalloxidhaltigen
Schicht abgeschieden und kleidet dabei die Hohlräume in der
metalloxidhaltigen Schicht aus und bildet im idealen Fall ei
ne planare Oberfläche. Um die Bildung großer Körner in der
Füllschicht zu vermeiden, wird diese bei geringerer Tempera
tur wärmebehandelt. Demzufolge zeigt die Füllschicht eine
remanente Polarisation, die um ca. 30% unter den Standard
werten liegt, und ein deutlich verbessertes Leckstromverhal
ten mit Durchbruchsspannungen < 8 V. Die Absenkung der rema
nenten Polarisation gegenüber den Standardwerten lässt sich
zumindest teilweise auf das Vorhandensein der dünnen planari
sierenden Schicht auf der Oberfläche der metalloxidhaltigen
Schicht zurückführen, die aufgrund der Temperaturbehandlung
mit relativ niedriger Temperatur eine relativ niedrige mitt
lere Korngröße aufweist. Die vorliegende Erfindung lässt sich
daher noch weiter verbessern, wenn diese dünne planarisieren
de Schicht von der Oberfläche wieder entfernt wird und somit
nur in den Hohlräumen zurückbleibt. Damit wird aus der
Serienschaltung von Material mit hohem und niedrigem P eine
Parallelschaltung der beiden Materialien, wobei der Anteil
des Materials mit niedrigem P dem räumlichen Anteil der Hohl
räume entspricht.
Das Entfernen der dünnen Schicht von der Oberfläche kann bei
spielsweise durch ein Rückätzen oder durch ein chemisch-
mechanisches Polieren der Oberfläche herbeigeführt werden.
Alternativ dazu kann eine nur die Hohlräume auskleidende
Füllschicht auch von vornherein durch ein Beschichtungsver
fahren mit lediglich planarisierender Wirkung, beispielsweise
ein Spin-On-Verfahren hergestellt werden.
Die metalloxidhaltige Schicht selbst kann durch Aufbringen
einer Hauptlösung mit nachfolgendem Trocknen gebildet werden.
Es kann vorgesehen sein, dass die zur Bildung der im wesent
lichen amorphen metalloxidhaltigen Schicht verwendeten Sub
stanzen sowohl in der Hauptlösung als auch in der Fülllösung
enthalten sind, wobei die Substanzen in der Fülllösung gegen
über der Hauptlösung in geringerer Konzentration vorliegen.
Die Hauptlösung ist dabei in der Regel eine metallorganische
Vorläufer- oder Precursorlösung, die durch ein Spin-On-
Verfahren oder durch sogenannte Liquid Source Misted Chemical
Deposition auf das Substrat aufgebracht wird. Nach einer
mehrstufigen Trocknung und dem Austreiben der organischen An
teile auf einer Hotplate sowie einem RTP (rapid thermal pro
cessing, schnelle Temperaturbehandlung)-Schritt werden die
Substrate dann bei ca. 800°C getempert, um die kristalline
Struktur der metalloxidhaltigen Schicht auszubilden.
Als Fülllösung wird eine sehr verdünnte Vorläufer- oder Pre
cursorlösung (0,06 M) sehr dünn auf das Substrat aufgebracht.
Diese Schicht wird anschließend einer Hotplate- und RTP-
Behandlung unterworfen. Die RTP-Behandlung wird bei einer et
was geringeren Temperatur, d. h. beispielsweise ca. 700°C,
durchführt, um die Bildung großer Körner in der Füllschicht
zu vermeiden.
Die vorliegende Erfindung bezieht sich demzufolge auch auf
eine mikroelektronische Struktur
- - mit einem Substrat und
- - mit einer polykristallinen metalloxidhaltigen Schicht auf dem Substrat, wobei die polykristalline metalloxid haltige Schicht überwiegend aus grobkörnigen Kristalli ten und zwischen diesen verteilten kleinkörnigen Kristalliten besteht.
Vorzugsweise sind dabei die grobkörnigen Kristallite mindes
tens doppelt so groß wie die kleinkörnigen Kristallite und
füllen mindestens 80% des Volumens der polykristallinen me
talloxidhaltigen Schicht.
Die polykristalline metalloxidhaltige Schicht kann als Kon
densatordielektrikum zwischen zwei Elektroden eines Kondensa
tors angeordnet sein, wobei sie insbesondere aus einem ferro
elektrischen oder einem paraelektrischen Material gebildet
wird. Ein ferroelektrisches Material kann beispielsweise aus
SrBi2Ta2O9 (SBT) oder SrBi2(Ta1-XNBX)2O9 (SBTN) hergestellt sein.
Auf diese Weise kann die vorliegende Erfindung für die Her
stellung einer Speicherzelle, wie einer DRAM-Speicherzelle,
eingesetzt werden.
Im folgenden wird die Erfindung anhand der Zeichnungsfiguren
näher erläutert. Es zeigen:
Fig. 1A-D Zwischenprodukte eines erfindungsgemäßen
Verfahrens, bei welchem auf einem Substrat
eine metalloxidhaltige Schicht und anschlie
ßend eine Füllschicht aufgebracht wird.
Gemäß Fig. 1A wird anfänglich ein im Prinzip beliebiges Sub
strat 1 bereitgestellt, auf welches eine metalloxidhaltige
Schicht 2 (s. Fig. 1B) aufgebracht werden soll. Das Substrat
1 kann beispielsweise die untere Elektrode eines zu bildenden
Speicherkondensators sein. Für Speicherkondensatoren, bei de
nen als metalloxidhaltige Schicht ein ferroelektrisches oder
paraelektrisches Material als Dielektrikum eingesetzt wird,
werden die Elektroden häufig aus Platin oder einem anderen
Platinmetall oder einem von deren leitfähigen Oxiden, wie
beispielsweise RuO2, hergestellt. Denkbar sind jedoch auch
noch andere inerte leitfähige Materialien, wie andere leitfä
hige Oxide, beispielsweise La-Sr-Co-O.
In Fig. 1B ist gezeigt, wie eine metalloxidhaltige Schicht 2
aufgebracht wird. Diese metalloxidhaltige Schicht kann bei
spielsweise ein ferroelektrisches Material, wie
SrBi2Ta2O9 (SBT) oder SrBi2(Ta1-XNbX)2O9 (SBTN), sein. Zur Her
stellung einer SBT-Schicht kann beispielsweise eine metallor
ganische Vorläufer- oder Precursorlösung durch ein Spin-On-
Verfahren oder durch LSMCD (Liquid Source Misted Chemical
Deposition) auf das Substrat 1 aufgebracht werden. Nach
Trocknung des aufgebrachten Flüssigkeitsfilms liegt die me
talloxidhaltige Schicht zunächst in amorphem Zustand vor.
Nach einer im allgemeinen mehrstufigen Trocknung können noch
zusätzlich auf einer Hotplate die noch vorhandenen organi
schen Anteile in der metalloxidhaltigen Schicht ausgetrieben
werden. Daran anschließend kann auch noch ein RTP-(rapid
thermal processing)Schritt ausgeführt werden.
Dann wird ein Wärmebehandlungsschritt bei ca. 800°C für ca.
eine Stunde durchgeführt, um die kristalline Struktur des
SBT-Materials auszubilden. Dabei zeigt es sich, dass bei ei
ner derart hohen Temperatur des Wärmebehandlungsschritts relativ
große Körner der SBT-Schicht gebildet werden, die im
Laufe des Wärmebehandlungsprozesses zu Hohlräumen 2A führen.
Wenn die aufgebrachte metalloxidhaltige Schicht 2 relativ
dünn ist, können diese Hohlräumen 2A zu Kurzschlüssen zwi
schen einer auf der metalloxidhaltigen Schicht 2 abgeschiede
nen oberen Elektrode und der das Substrat 1 bildenden unteren
Elektrode führen. Dieser Effekt tritt bereits bei Schichtdi
cken von 120-140 nm auf. Die vorliegende Erfindung setzt sich
jedoch zum Ziel, die hohe Temperatur der Wärmebehandlung von
800°C aufgrund der dadurch erzielbaren hohen remanenten Pola
risation 2P beizubehalten und das Problem der Hohlräume 2A
auf andere Weise zu lösen.
In Fig. 1C ist gezeigt, wie zur Lösung dieses Problems auf
die erhaltene Struktur eine Füllschicht 3 aufgebracht wird.
Dabei kann beispielsweise eine sehr verdünnte Lösung (0,06 Mol)
desselben Vorläufers oder Precursors, wie bei der Ab
scheidung der SBT-Schicht, auf die rekristallisierte SBT-
Schicht 2 aufgebracht werden. Diese verdünnte Lösung weist
demzufolge eine nur sehr geringe Oberflächenspannung auf und
dringt relativ leicht in die in die Oberfläche der SBT-
Schicht 2 gebildeten Hohlräume 2A ein. Auch die Füllschicht 3
kann beispielsweise durch ein LSMCD-Verfahren aufgebracht
werden. Die Füllschicht 3 wird anschließend einer Hotplate-
und RTP-Behandlung unterworfen, um sie zu trocknen und die
organischen Anteile des Lösungsmittels auszutreiben. An
schließend wird auch die Füllschicht 3 einem Wärmebehand
lungsprozess unterzogen, wobei hier eine etwas geringere Tem
peratur als bei der SBT-Schicht 2 gewählt wird, um die Bil
dung allzu großer Körner in der Füllschicht 3, insbesondere
in den engen Hohlräumen 2A, zu vermeiden. Das Ergebnis ist
eine rekristallisierte Füllschicht 3, die relativ kleinkörni
ge Kristallite aufweist, die u. a. die Hohlräume 2A der SBT-
Schicht 2 vollständig ausfüllen. Es zeigt sich, dass eine
Füllschicht, wie in der Fig. 1C, eine remanente Polarisation
aufweist, die nur um ca. 30% unter den Standardwerten liegt.
Die aus den Schichten 2 und 3 zusammengesetzte Schicht zeigt
ein deutlich verbessertes Leckstromverhalten mit Durchbruchs
spannungen < 8 V.
Die Absenkung der remanenten Polarisation gegenüber den Stan
dardwerten lässt sich zumindest teilweise auf das Vorhanden
sein der dünnen (20 nm), bei niedriger Temperatur getemperten
Schicht auf der Oberfläche der bei hoher Temperatur getemper
ten SBT-Schicht 2 zurückführen. Daher lässt sich die Erfin
dung gemäß Fig. 1D noch weiter verbessern, wenn diese dünne
Schicht von der Oberfläche wieder entfernt wird und nur in
den Hohlräumen 2A zurückbleibt. Zu diesem Zweck kann die
Füllschicht 3 beispielsweise durch chemisch-mechanisches Po
lieren (CMP) abgetragen werden. Sie kann alternativ auch
durch Rückätzen abgetragen werden. Noch einfacher ist es je
doch, wenn die Füllschicht 3 von vornherein nur als planari
sierende Schicht aufgebracht wird. Es kann beispielsweise die
Fülllösung durch ein spin-on-Verfahren aufgebracht werden, so
dass durch sie die mit den Hohlräumen 2A versehene Oberfläche
der SBT-Schicht 2 lediglich planarisiert wird. Anschließend
werden die Trocknungs- und Temperaturbehandlungsschritte, wie
oben beschrieben, ausgeführt. Es entfällt dann die Notwendig
keit, einen CMP-Schritt oder ein Rückätzen vornehmen zu müs
sen. In allen beschriebenen Ausführungsarten wird eine Struk
tur erzeugt, wie sie in der Fig. 1D dargestellt ist.
Mit der Struktur in der Fig. 1D wird aus der Serienschaltung
von Material mit hohem und niedrigem P eine Parallelschaltung
der beiden Materialien, wobei der Anteil des Materials mit
niedrigem P dem räumlichen Anteil der Hohlräume 2A entspricht.
Die aus den Schichten 2 und 3 zusammengesetzte Ge
samtschicht weist damit nur eine geringe Absenkung der Pola
risation auf, wobei gleichzeitig eine hohe elektrische Durch
bruchsfestigkeit erzielt wird. Auf die planare Oberfläche der
Füllschicht 3, wie sie in den Fig. 1C oder 1D gezeigt ist,
kann eine obere Elektrode eines zu formenden Speicherkonden
sators aufgebracht werden.
1
Substrat
2
metalloxidhaltige Schicht
2
A Hohlräume
3
Füllschicht
Claims (20)
1. Verfahren zur Herstellung einer polykristallinen metall
oxidhaltigen Schicht mit den Schritten:
- - Bereitstellen eines Substrats;
- - Bilden einer im wesentlichen amorphen metalloxidhaltigen Schicht auf dem Substrat;
- - Durchführen einer ersten Temperaturbehandlung, bei der die im wesentlichen amorphe metalloxidhaltige Schicht kristallisiert und dadurch eine polykristalline metall oxidhaltige Schicht entsteht;
- - Aufbringen einer Füllösung auf die polykristalline me talloxidhaltige Schicht zur Bildung einer Füllschicht, wobei die Füllschicht die polykristalline metalloxidhal tige Schicht bedeckt und die bei der Kristallisation der polykristallinen metalloxidhaltigen Schicht gebildeten Hohlräume füllt;
- - Durchführen einer zweiten Temperaturbehandlung, bei der die Füllschicht kristallisiert.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, dass
- - die Füllschicht aus dem gleichen Material wie die poly kristalline metalloxidhaltige Schicht besteht.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, dass
- - die im wesentlichen amorphe metalloxidhaltige Schicht durch Aufbringen einer Hauptlösung mit nachfolgendem Trocknen gebildet wird.
4. Verfahren nach Anspruch 3,
dadurch gekennzeichnet, dass
- die zur Bildung der im wesentlichen amorphen metalloxid
haltigen Schicht verwendeten Substanzen sowohl in der
Hauptlösung als auch in der Füllösung enthalten sind,
wobei die Substanzen in der Füllösung gegenüber der
Hauptlösung in geringerer Konzentration vorliegen.
5. Verfahren nach einem der vorherigen Ansprüche,
dadurch gekennzeichnet, dass
- - die Temperatur der zweiten Temperaturbehandlung niedri ger als die Temperatur der ersten Temperaturbehandlung ist.
6. Verfahren nach Anspruch 5,
dadurch gekennzeichnet, dass
- - die Temperatur der ersten Temperaturbehandlung zwischen 700 und 800°C und die Temperatur der zweiten Temperatur behandlung zwischen 600 und 700°C liegt.
7. Verfahren nach einem der vorherigen Ansprüche,
dadurch gekennzeichnet, dass
- - die Füllschicht bis auf die gefüllten Hohlräume in der polykristallinen metalloxidhaltigen Schicht wieder abge tragen wird.
8. Verfahren nach Anspruch 7,
dadurch gekennzeichnet, dass
- - die Füllschicht durch einen chemisch-mechanischen Po lierschritt (CMP) abgetragen wird.
9. Verfahren nach Anspruch 7,
dadurch gekennzeichnet, dass
die Füllschicht zurückgeätzt wird.
10. Verfahren nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, dass
- - die Füllschicht, insbesondere durch ein Spin-On- Verfahren, als planarisierende Schicht aufgebracht wird.
11. Verfahren nach einem der vorherigen Ansprüche,
dadurch gekennzeichnet, dass
- - die Füllösung zur Bildung der Füllschicht durch Liquid Source Misted Chemical Deposition (LSMCD) aufgebracht wird.
12. Verfahren nach einem der vorherigen Ansprüche,
dadurch gekennzeichnet, dass
- - die Hauptlösung zur Bildung der im wesentlichen amorphe metalloxidhaltige Schicht durch ein Spin-on Verfahren o der durch Liquid Source Misted Chemical Deposition (LSMCD) gebildet wird.
13. Verfahren nach einem der vorherigen Ansprüche,
dadurch gekennzeichnet, dass
- - die metalloxidhaltige Schicht aus einem ferroelektri schen Material, wie SrBi2Ta2O9 (SBT) oder SrBi2(Ta1-XNbX)2O9 (SBTN) hergestellt wird.
14. Verfahren nach einem der Ansprüche 1 bis 11,
dadurch gekennzeichnet, dass
- - die metalloxidhaltige Schicht aus einem paraelektrischen Material hergestellt wird.
15. Mikroelektronische Struktur
- - mit einem Substrat, und
- - mit einer polykristallinen metalloxidhaltigen Schicht auf dem Substrat, wobei die polykristalline metalloxidhaltige Schicht auf der Substratseite überwiegend aus grobkörnigen Kristalliten und auf der gegenüberliegen den Seite aus kleinkörnigen Kristalliten besteht.
16. Mikroelektronische Struktur nach Anspruch 15,
dadurch gekennzeichnet, dass
- - die grobkörnigen Kristallite mindestens doppelt so groß wie die kleinkörnigen Kristallite sind und mindestens 80% des Volumens der polykristallinen metalloxidhaltigen Schicht füllen.
17. Mikroelektronische Struktur nach Anspruch 15 oder 16,
dadurch gekennzeichnet, dass
- - die polykristalline metalloxidhaltige Schicht als Kon densatordielektrikum zwischen zwei Elektroden eines Kondensa tors angeordnet ist.
18. Mikroelektronische Struktur nach einem der Ansprüche 15
bis 17,
dadurch gekennzeichnet, dass
- - die metalloxidhaltige Schicht aus einem ferroelektri schen Material, wie SrBi2Ta2O9 (SBT) oder SrBi2(Ta1-XNbX)2O9 (SBTN) hergestellt wird.
19. Mikroelektronische Struktur nach einem der Ansprüche 15
bis 17,
dadurch gekennzeichnet, dass
- - die metalloxidhaltige Schicht aus einem paraelektrischen Material hergestellt wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10009146A DE10009146A1 (de) | 2000-02-22 | 2000-02-22 | Herstellungsverfahren sehr dünner ferroelektrischer Schichten |
US09/790,935 US20010018132A1 (en) | 2000-02-22 | 2001-02-22 | Method for producing very thin ferroelectric layers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10009146A DE10009146A1 (de) | 2000-02-22 | 2000-02-22 | Herstellungsverfahren sehr dünner ferroelektrischer Schichten |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10009146A1 true DE10009146A1 (de) | 2001-09-06 |
Family
ID=7632559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10009146A Withdrawn DE10009146A1 (de) | 2000-02-22 | 2000-02-22 | Herstellungsverfahren sehr dünner ferroelektrischer Schichten |
Country Status (2)
Country | Link |
---|---|
US (1) | US20010018132A1 (de) |
DE (1) | DE10009146A1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6534326B1 (en) * | 2002-03-13 | 2003-03-18 | Sharp Laboratories Of America, Inc. | Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films |
DE10356285A1 (de) * | 2003-11-28 | 2005-06-30 | Infineon Technologies Ag | Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0753887A2 (de) * | 1995-07-14 | 1997-01-15 | Matsushita Electronics Corporation | Verfahren zur Herstellung eines in einer Halbleitervorrichtung integrierten Kondensators |
-
2000
- 2000-02-22 DE DE10009146A patent/DE10009146A1/de not_active Withdrawn
-
2001
- 2001-02-22 US US09/790,935 patent/US20010018132A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0753887A2 (de) * | 1995-07-14 | 1997-01-15 | Matsushita Electronics Corporation | Verfahren zur Herstellung eines in einer Halbleitervorrichtung integrierten Kondensators |
Also Published As
Publication number | Publication date |
---|---|
US20010018132A1 (en) | 2001-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69833168T2 (de) | Halbleiter-Speicherbauteil mit ferroelektrischem Dünnfilm | |
DE69632769T2 (de) | Verfahren zum Fertigen eines ferroelektrischen Schichtelements und das ferroelektrische Schichtelement sowie das ferroelektrische Speicherelement, die mit Hilfe dieses Verfahrens gefertigt werden | |
DE19926711B4 (de) | Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements | |
DE69736895T2 (de) | Verfahren zur herstellung eines halbleiterspeichers | |
DE10014315B4 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
DE19928280A1 (de) | Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben | |
EP1128428B1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE10100695B4 (de) | Halbleitervorrichtung | |
DE112011101181T5 (de) | Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte monoaxiale Spannungen | |
DE10228528A1 (de) | Diffusionssperrfilm und dessen Herstellungsverfahren, Halbleiterspeicher und dessen Herstellungsverfahren | |
DE10120302B4 (de) | Verfahren zur Herstellung eines Halbleiter-Bauteils | |
DE19963500C2 (de) | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht | |
DE10053171C2 (de) | Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus | |
EP1111083B1 (de) | Verfahren zur Herstellung einer strukturierten Metallschicht | |
DE19640241C1 (de) | Herstellverfahren für eine hoch-epsilon-dielektrische oder ferroelektrische Schicht und Verwendung des Verfahrens | |
EP1307906B1 (de) | Strukturierung ferroelektrischer schichten | |
DE10125370C1 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem stark polarisierbaren Dielektrikum oder Ferroelektrikum | |
EP1138065A1 (de) | Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht | |
DE10022655C2 (de) | Verfahren zur Herstellung von Kondensatorstrukturen | |
DE10009146A1 (de) | Herstellungsverfahren sehr dünner ferroelektrischer Schichten | |
DE19620833C2 (de) | Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung | |
DE10009762B4 (de) | Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat | |
DE10008617A1 (de) | Verfahren zur Herstellung einer ferroelektrischen Schicht | |
DE19851280A1 (de) | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht | |
DE102005008391B3 (de) | FeRAM-Speicherzelle zum Speichern von mehr als zwei Zuständen und Verfahren zum Herstellen einer solchen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |