KR101381997B1 - 블록공중합체 자기조립기술을 이용한 저항 변화 메모리 소자 및 그 제조방법 - Google Patents

블록공중합체 자기조립기술을 이용한 저항 변화 메모리 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101381997B1
KR101381997B1 KR1020120093023A KR20120093023A KR101381997B1 KR 101381997 B1 KR101381997 B1 KR 101381997B1 KR 1020120093023 A KR1020120093023 A KR 1020120093023A KR 20120093023 A KR20120093023 A KR 20120093023A KR 101381997 B1 KR101381997 B1 KR 101381997B1
Authority
KR
South Korea
Prior art keywords
block copolymer
oxide layer
memory device
change memory
insulating
Prior art date
Application number
KR1020120093023A
Other languages
English (en)
Other versions
KR20140026073A (ko
Inventor
이건재
정연식
유병국
박운익
심동민
김종민
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020120093023A priority Critical patent/KR101381997B1/ko
Publication of KR20140026073A publication Critical patent/KR20140026073A/ko
Application granted granted Critical
Publication of KR101381997B1 publication Critical patent/KR101381997B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Abstract

단극성 저항변화 메모리 소자로서, 하부전극; 상기 하부전극 상의 산화물층; 및 상기 산화물층 상의 상부전극을 포함하며, 하부전극 또는 상부전극과 상기 산화물층 사이의 계면에는 절연 나노구조가 적어도 하나 이상 형성된 것을 특징으로 하는 단극성 저항변화 메모리 소자가 제공된다.

Description

블록공중합체 자기조립기술을 이용한 저항 변화 메모리 소자 및 그 제조방법{Resistive memory device using block copolymer self-assembly technology and manufacturing method for the same}
본 발명은 블록공중합체 자기조립기술을 이용한 저항 변화 메모리 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 블록공중합체로부터 얻어지는 절연 나노구조를 전극과 산화물 사이에 위치시켜서, 산화물 내 전도성 필라멘트 형성의 무작위성 (randomness)을 감소시켜 소자간 균일성, 재연성을 향상시킬 수 있는, 블록공중합체 자기조립기술을 이용한 저항 변화 메모리 소자 및 그 제조방법에 관한 것이다.
차세대 메모리는 디램의 고집적성과 낮은 소비 전력, 플래쉬 메모리의 비휘발성, 에스램의 고속동작을 모두 함께 요구하고 있는데 유력하게 대두되고 있는 소자는 상변화 메모리, 저항 변화 메모리, 자기 변화 메모리 등이 있다. 이 중 저항 변화 메모리는 낮은 전압에서도 구동이 가능하고, 구동 속도가 빠르며, 저온공정이 가능하며, 구조가 간단하고, 셀 면적이 작아 고집적화에 유리하다는 장점을 가지고 있어 유력한 차세대 메모리 후보로 떠오르고 있다.
저항 변화 메모리의 활성층으로는 보통 산화물을 이용하는데, 대표적인 예로는 니켈 산화물, 타이타늄 산화물, 알루미늄 산화물, 실리콘 산화물 등이 있다. 이러한 저항 변화 메모리는 크게 두 가지의 동작 형태로 구분될 수 있는데, 셋과 리셋이 서로 반대 극성에서 동작하는 이극성 (bipolar), 셋과 리셋 동작이 하나의 극성에서 모두 이루어지는 단극성 (unipolar) 동작으로 나눠진다. 이극성 저항변화 메모리는 보통 산소이온의 이동에 의해 메커니즘을 설명하고, 단극성 동작을 하는 저항변화 메모리는 보통 전도성 필라멘트의 형성으로써 그 메카니즘을 설명한다. 이 중에서 단극성 저항 변화 메모리는 전극으로부터 전압을 가했을 때 발생하는 줄 히팅에 의해서 필라멘트의 형성 및 파괴에 의해 1 또는 0의 신호를 검출하는 방식으로 정보를 저장한다.
하지만, 단극성 동작을 하는 메모리에 사용되는 산화물층에서의 전도성 필라멘트의 형성은 무작위적으로 일어나기 때문에 소자간의 균일성, 재연성 및 안정성을 확보하기가 어려워서 상용화에 걸림돌이 되고 있다. 따라서, 이러한 전도성 필라멘트의 무작위성을 감소시키기 위한 기술이 절실한 상황이다.
따라서, 본 발명이 해결하고자 하는 과제는 산화물층과 전극 사이에 절연 나노구조를 형성시켜, 전도성 필라멘트 형성의 무작위성을 감소시켜 소자의 균일성, 재연성을 향상시킬 수 있는 새로운 저항 변화 메모리 소자를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 산화물층과 전극 사이에 절연 나노구조를 형성시켜, 전도성 필라멘트 형성의 무작위성을 감소시켜 소자의 균일성, 재연성을 향상시킬 수 있는 새로운 저항 변화 메모리 소자의 제조방법을 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명은 단극성 저항변화 메모리 소자로서, 하부전극; 상기 하부전극 상의 산화물층; 및 상기 산화물층 상의 상부전극을 포함하며, 하부전극 또는 상부전극과 상기 산화물층 사이의 계면에는 절연 나노구조가 적어도 하나 이상 형성된 것을 특징으로 하는 단극성 저항변화 메모리 소자를 제공한다.
본 발명의 일 실시예에서, 상기 단극성 저항변화 메모리 소자 동작 중 상기 절연 나노구조가 형성된 영역의 산화물층에는 전도성 필라멘트가 형성되지 않는다.
본 발명의 일 실시예에서, 상기 절연 나노구조는 블록공중합체의 자기조립 후 패터닝 방식에 따라 제조된다.
본 발명의 일 실시예에서, 상기 절연 나노구조는 실리콘산화물 나노구조이다.
본 발명은 또한 단극성 저항변화 메모리 소자 제조방법으로, 기판 상에 하부전극을 증착하는 단계; 상기 하부전극 상에 산화물층을 증착하는 단계; 상기 산화물층상에 블록공중합체를 코팅하는 단계; 상기 코팅된 블록공중합체를 어닐링하여 자기조립하는 단계; 상기 자기조립된 블록공중합체를 패터닝하여, 절연 나노구조를 상기 산화물층상에 형성하는 단계; 및 절연 나노구조가 형성된 상기 산화물층 상에 상부전극을 증착하는 단계를 포함하는 것을 특징으로 하는 단극성 저항변화 메모리 소자 제조방법을 제공한다.
본 발명은 또한 기판 상에 하부전극을 증착하는 단계; 상기 하부전극상에 블록공중합체를 코팅하는 단계; 상기 코팅된 블록공중합체를 어닐링하여 자기조립하는 단계; 상기 자기조립된 블록공중합체를 패터닝하여, 절연 나노구조를 상기 하부전극상에 형성하는 단계; 상기 하부전극 상에 산화물층을 증착하는 단계; 및 상기 산화물층 상에 상부전극을 증착하는 단계를 포함하는 것을 특징으로 하는 단극성 저항변화 메모리 소자 제조방법을 제공한다.
본 발명의 일 실시예에서, 상기 패터닝은 리프트-오프 또는 식각 공정을 통하여 진행될 수 있다.
본 발명의 일 실시예에서, 상기 블록공중합체는 실리콘 모이어티를 함유하는 제 1 중합체와 유기중합체인 2 중합체를 포함한다.
본 발명의 일 실시예에서, 상기 패터닝은 사불화탄소(CF4)와 산소를 이용한 2 단계 플라즈마 식각 공정으로 진행되며, 이로써 실리콘 모이어티를 함유하는 제 1 중합체는 실리콘 산화물 나노구조가 된다.
본 발명은 또한 단극성 저항변화 메모리 소자 제조방법으로, 기판 상에 하부전극을 증착하는 단계; 상기 하부전극 상에 산화물층을 증착하는 단계; 블록공중합체가 코팅된 유연한 프린팅용 기판을 통하여 상기 산화물층 상에 상기 블록공중합체를 프린팅하는 단계; 프린팅된 상기 블록공중합체를 자기정렬 후, 패터닝하여 절연 나노구조를 형성하는 단계; 및 절연 나노구조가 형성된 상기 산화물층 상에 상부전극을 증착하는 단계를 포함하는 것을 특징으로 하는 단극성 저항변화 메모리 소자 제조방법을 제공한다.
본 발명은 또한 단극성 저항변화 메모리 소자 제조방법으로, 기판 상에 하부전극을 증착하는 단계; 블록공중합체가 코팅된 유연한 프린팅용 기판을 통하여 상기 하부전극 상에 상기 블록공중합체를 프린팅하는 단계; 프린팅된 상기 블록공중합체를 자기정렬 후, 패터닝하여 절연 나노구조를 형성하는 단계; 및 절연 나노구조가 형성된 상기 하부전극 상에 산화물층을 증착하는 단계; 및
상기 산화물층 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 단극성 저항변화 메모리 소자 제조방법을 제공한다.
본 발명의 일 실시예에서, 상기 절연 나노구조는 실리콘산화물 나노구조이다.
본 발명에 따르면, 저항 변화 메모리의 재연성, 균일성 향상을 위한, 산화물층과 전극과의 계면을 제어할 수 있다. 즉, 블록공중합체의 자기조립 현상을 통한 계면 제어 방법을 이용하여 전극과 산화물층에 절연 나노구조를 형성함으로써 전도성 필라멘트의 무작위성을 감소시킬 수 있고, 이에 따른 메모리의 재연성, 균일성을 향상시킬 수 있다.
도 1 및 2는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 개념도이다.
도 3 내지 4는 본 발명에 따른 절연 나노구조에 의하여 전도성 필라멘트의 무작위적인 형성 문제를 해결하는 메커니즘을 설명하는 도면이다.
도 5 내지 12는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 제조방법을 설명하는 도면이다.
도 13 내지 19는 다양한 어레이 패턴에 대응하는 절연 나노구조를 설명하는 평면도이다.
도 20은 본 발명에 따라 제조된 저항 변화 메모리 소자의 광학 현미경 사진으로, a는 일반적인 NiO 저항 변화 메모리 소자의 광학 현미경 사진이고, b는 블록공중합체 자기조립 기술을 이용하여 절연 나노구조를 적용한 저항변화 메모리 소자의 광학 현미경 사진이다.
도 21은 본 발명에 따라 제조된 저항 변화 메모리 소자의 단면 주사전자현미경 사진이다.
도 22는 상부전극을 증착하기 전 소자를 위에서 관측한 주사전자 현미경 사진이다.
도 23은 절연 나노구조 유무에 따른 전류-전압 곡선 비교 그래프이다.
도 24는 절연 나노구조 유무에 따른 작동 전압 분포 비교 그래프이다.
도 25는 저항 변화 메모리 소자의 신뢰성 평가 그래프이다.
이하 바람직한 실시예 및 도면을 이용하여 본 발명을 상세히 설명한다. 하지만, 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위한 예로서 제공되는 것이다. 따라서 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
또한, 본 명세서에 첨부된 도면은 모두 전체 평면도 및 부분 단면(A-A')을 절개한 단면도의 형식으로 해석된다.
본 발명은 상술한 바와 같이 무작위적으로 형성되는 전도성 필라멘트의 문제를 해결하기 위하여, 하부전극과 상부전극과 활성층 사이의 하나 이상의 계면에 절연 나노구조를 적어도 하나 이상 형성시킨다. 특히, 본 발명의 일 실시예에서 상기 절연 나노구조는 상기 계면에 블록공중합체 자기조립 기술에 따라 제조되며, 이로써 전도성 필라멘트가 형성되는 영역을 상기 절연 나노구조 형성 영역 조절에 따라 효과적으로 제어할 수 있다.
도 1및 2는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 개념도이다.
도 1을 참조하면, 기판(100)상에 하부전극(110)-활성층인 산화물층(120)-상부전극(130)의 저항 변화 메모리 소자가 개시된다. 본 발명에 따르면 상기 상부전극(130)과 산화물층(120) 사이의 계면에 절연 나노구조(예를 들어 실리콘산화물 나노구조, 140)가 구비되며, 상기 구비된 나노구조에 따라 단극성 저항변화 메모리 소자에서 발생하는 전도성 필라멘트이 무작위적으로 형성되는 문제를 해결한다. 본 명세서에서 절연 나노구조체는 나노 수준의 크기를 갖는 임의 형태의 구조체를 의미하며, 상기 절연 나노구조체의 크기는 블록공중합체의 크기에 따라 결정되며, 마이크로 수준까지도 확장 가능하다.
도 2에서는 도 1과 달리 하부전극(110)과 산화물층(120) 사이의 계면에 절연 나노구조(140)가 구비된다.
도 3은 본 발명에 따른 절연 나노구조에 의하여 전도성 필라멘트의 무작위적인 형성 문제를 해결하는 메커니즘을 설명하는 도면이다.
도 3을 참조하면, 절연 나노구조가 없는 경우는 도 3의 a처럼 필라멘트(f)의 형성이 무작위적으로 일어나는데 반해 절연 나노구조가 상부전극(110)과 산화물층(120) 사이에 형성되어 있는 경우는 도 3의 b처럼 필라멘트의 형성이 절연 나노구조(140)가 없는 부분을 따라 일어난다. 즉, 절연 나노구조가 없는 소자 영역에서는 전기장이 더욱 강하게 형성되며, 그 결과 집중적인 줄 히팅이 일어나며, 이로써 예상되는 필라멘트의 형성을 유도할 수 있다. 즉, 본 발명은 절연 나노구조가 형성되지 않은 영역에서의 전도성 필라멘트 형성을 미리 예측, 계획할 수 있으므로, 단극성 저항 변화 메모리 소자가 가지는 전도성 필라멘트 형성의 무작위성의 문제를 감소시킬 수 있다.
도 4는 하부전극(110)과 산화물층(120) 사이의 계면에 절연 나노구조(140)가 형성됨에 따라 전도성 필라멘트 형성 영역을 미리 계획할 수 있음을 설명하는 도면이다.
즉, 도 3과 4를 참조하면, 산화물층과 상, 하부 전극 사이의 계면 중 어느 하나에 절연 나노구조를 형성시키고, 상기 절연 나노구조가 형성된 영역에서의 전기장 발생을 감소시킨다. 그 결과, 전체 소자 영역에서의 전도성 필라멘트 형성의 무작위성의 문제를 효과적으로 해결한다.
도 5 내지 12는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 제조방법을 설명하는 도면이다.
도 5를 참조하면, 기판(100)이 개시된다.
도 6을 참조하면, 상기 기판(100) 상에 하부전극(110)이 통상의 반도체 공정에 따라 증착되며, 상기 하부전극(110)로 다양한 종류의 금속 물질이 사용될 수 있다.
도 7을 참조하면, 상기 하부전극(110)의 상부에 산화물층(120)이 증착된다. 상기 산화물층(120)의 물질로서 Ni-O, Zn-O, Al-O, Ti-O, Zr-O, Si-O, Cu-O, Co-O, Fe-O, Hf-O, Mo-O, Mg-O, Nb-O, Sn-O 등이 사용될 수 있다. 또한, 상기 산화물층(120)의 증착 방법으로 다양한 반도체 공정이 사용될 수 있으나, 예를 들어, 산화물을 직접 증착하는 방법과 금속물질 적층 후 이를 산화시키는 방법이 있다. 이러한 산화물 증착 방법은 당업계의 일반적인 기술이므로 이하 상세한 설명을 생략한다.
도 8을 참조하면, 상기 산화물층(120) 상에 브러쉬층(121)을 적층한다. 상기 브러쉬층(121)은 상분리에 의하여 자기조립된 구조물의 정렬성을 높이기 위한 것으로, 폴리스티렌(PS), 폴리디메틸시록산(PDMS), 폴리(2-비닐피리딘)(P2VP) 등의 단일고분자가 브러쉬층으로 사용될 수 있다.
도 9를 참조하면, 상기 브러쉬층(121) 상에 블록공중합체 용액(122)이 코팅된다.
브러쉬층 위에 블록공중합체를 코팅하는 방법으로는 직접 원하는 기판 위에 스핀 코팅하는 방법 이외에도 폴리디메틸실록산 등의 유연한 소재를 이용하는 방법이 있다.
이중 유연한 소재를 이용하는 방법은 블록공중합체를 폴리디메틸실록산 등의 유연한 소재 위에 코팅하고, 이를 원하는 기판 위에 압력을 가하여 찍어내는(프린팅) 기법을 말한다. 프린팅을 한 이후에 어닐링하여 자기정렬 후, 패터닝하여 절연 나노구조를 형성할 수 있다. 이때, 폴리디메틸실록산 위에 코팅된 블록공중합체는 어닐링 공정 이전(자기조립 전)에 프린팅할 수 도 있고, 어닐링 공정 이후(자기조립 후)에 프린팅할 수 도 있다. 이렇게 직접 기판에 스핀코팅을 하지 않고, 폴리디메틸실록산 등의 유연소재 위에 코팅을 하여 기판에 찍어내는 기법을 사용하는 이유는 이 기법을 사용하면 기판표면의 형태, 재질 및 거칠기에 상관없이 전면적으로 블공공중합체를 일정하게 형성시킬 수 있기 때문이다. 상기 블록공중합체는 폴리스티렌-폴리디메틸실록산 공중합체, 폴리스티렌-폴리메틸메타크릴레이트, 폴리스티렌-폴리(2-비닐피리딘), 폴리(2-비닐피리딘)-폴리디메틸실록산, 폴리스티렌- 폴리페로세이닐실란 등이 사용 될 수 있다.
특히, 본 발명의 일 실시예에 따른 블록공중합체는 유기기반의 블록공중합체와 달리 폴리디메틸실록산이나, 폴리페로세이닐실란은 실리콘과 같은 무기물질을 함유한다. 이 경우, 무기물질이 함유된 블록공중합체는 이후 진행되는 산소 플라즈마 식각 공정에 의하여 SiOx, FeSixOy 등 무기산화물의 절연 나노구조를 형성하게 된다. 이로써 우수한 절연성, 내화학 특성, 기계적 특성의 무기 기반의 절연 나노구조를 전극과 산화물 층 사이에 구비시켜, 신뢰성 있는 저항 변화 메모리 소자를 제조할 수 있다. 또한 블록공중합체 용액의 용매로는 톨루엔, 헵탄, 아세톤, DMF, 펜탄올 등이 사용될 수 있다. 즉, 본 발명은 실리콘기를 모이어티로 함유하는 공중합체(제 1 공중합체)와 유기공중합체(제 2 공중합체)를 포함하는 블록 공중합체를 사용하며, 하기 설명되는 공정을 통하여 제 2 공중합체를 제거하여, 실리콘 산화물 나노구조를 상기 산화물층과 전극 사이의 계면에 형성한다.
도 10을 참조하면, 이후, 코팅된 블록공중합체(122)는 어닐링 공정을 통하여 자기조립된다. 상기 어닐링은 용매 어닐링(solvent annaling) 또는 열적 어닐링(thermal annealing) 방식으로 진행될 수 있다. 열적 어닐링은 진공 또는 공기 상태에서 상온 내지 300℃의 온도로 1분 내지 수일 동안 열처리하는 방식으로 진행된다. 이상의 어닐링 공정을 통하여 중합체 블록은 소정 형태로 정렬되어, 각 블록 중합체는 소정의 크기와 형태를 가지는 블록 영역(domain)을 가지게 된다. 이때, 용매의 종류와 어닐링 조건에 따라 다양한 크기와 형태를 가지는 블록영역을 형성할 수 있다.
도 11을 참조하면, 자기조립된 블록공중합체(122)는 패터닝을 통하여 자기조립된 블록공중합체 중 특정 중합체 블록(141)이 제거된다. 이로써 또 다른 특정 중합체 블록(140)만이 남게 되며, 남게 되는 중합체 블록(140)은 산화물 층(120)과 추후 적층되는 상부전극(130) 사이에 형성된다. 패터닝은 리프트-오프 또는 식각 공정을 통하여 진행될 수 있으며, 또한 식각은 건식과 습십 식각 모두 가능하다. 건식 식각 방식에서는 사불화탄소(CF4)와 산소를 이용한 2 단계 플라즈마 식각이 사용될 수 있으며, 습식 식각 방식에서는 BOE나 과산화수소수 식각액이 사용될 수 있다. 특히 산소 플라즈마 식각에 의하여 실리콘 함유 중합체 블록은 나노구조 형태의 실리콘 산화물로 산화되며, 산화된 실리콘 산화물 나노구조는 우수한 절연특성, 기계적 특성, 내화학 특성을 가지고 있으므로, 이를 통하여 안정된 저항 변화 메모리 소자의 제조, 이용이 가능하다.
따라서, 본 발명의 일 실시예에 따르면, 상기 블록공중합체 중 어느 하나는 실리콘을 모이어티로 함유하는 무기공중합체이며, 상기 산소 플라즈마 식각에 따라 실리콘산화물 나노구조가 산화물층(120)과 전극 계면에 형성된다. 하지만, 본 발명의 범위는 이에 제한되지 않으며, 전기적으로 절연되는(이것은 전극보다 낮은 전기 전도도를 의미한다) 임의의 모든 중합체 블록이 상기 절연 노구조로 정의될 수 있다.
도 12를 참조하면, 상기 절연 나노구조가 형성된 산화물층(120) 상에 상부전극(130)을 증착하여, 전도성 필라멘트 형성이 효과적으로 제어되는 단극성 저항 변화 메모리 소자가 완성된다.
도 13 내지 19는 다양한 어레이 패턴에 대응하는 절연 나노구조를 설명하는 평면도이다.
도 13 내지 19에서는 절연 나노구조(140)가 형성된 영역에서는 낮은 전기장이 인가되므로, 전도성 필라멘트 형성이 억제될 수 있다.
도 20은 본 발명에 따라 제조된 저항 변화 메모리 소자의 광학 현미경 사진으로, a는 일반적인 NiO 저항 변화 메모리 소자의 광학 현미경 사진이고, b는 블록공중합체 자기조립 기술을 이용하여 절연 나노구조를 적용한 저항변화 메모리 소자의 광학 현미경 사진이다.
도 21은 본 발명에 따라 제조된 저항 변화 메모리 소자의 단면 주사전자현미경 사진이다.
도 21에서 하부전극으로는 Ni 200nm를 사용하고, 산화물로는 NiO 50nm를 사용하였으며, 상기 NiO는 Ni를 산소분위기하에서 산화시켜서 형성시켰다. 이후에 실리콘 산화물 절연 나노구조를 형성시킨 다음에 상부전극으로는 Pt 150nm를 사용하였다.
도 22는 상부전극을 증착하기 전 소자를 위에서 관측한 주사전자 현미경 사진이다.
도 22를 참조하면, NiO 산화물층 상에 실리콘산화물 절연 나노구조가 잘 형성되었음을 알 수 있다.
도 23은 절연 나노구조 유무에 따른 전류-전압 곡선 비교 그래프이다.
도 23을 참조하면, 종래 소자(a)와 본 발명에 따른 소자(b)가 같은 극성에서 셋과 리셋이 되는 단극성 특징을 갖는 것을 알 수 있다.
도 24는 절연 나노구조 유무에 따른 작동 전압 분포 비교 그래프로서, 리셋과 셋이 되는 전압의 분포를 비교하였다.
도 24를 참조하면, 종래의 일반적인 소자(a)의 경우 100번의 동작 동안 리셋과 셋의 작동 전압의 분포가 넓고 분산되어 있다는 것을 알 수 있다. 이는 종래 기술에 따른 저항 변화 메모리 소자가 재연성, 균일성이 좋지 않기 때문에 소자를 작동시키는데 있어서 오작동을 일으킬 가능성이 크다는 것을 의미한다.
하지만 본 발명에 따라 절연 나노구조를 적용한 소자(b)의 경우 100번의 동작동안 리셋과 셋의 작동 전압의 분포가 좁고, 특정 전압에 많이 몰려 있다는 것을 알 수 있다. 즉, 일반적인 소자에 비해 본 발명에 따라 제조된 저항변화메모리 소자는 재연성, 균일성이 향상되고, 소자를 작동시키는데 있어서 에러가 일어날 가능성이 낮다는 것을 의미한다. 다시 말하면, 본 발명은 전극과 산화물 사이에 절연 나노구조를 형성시켜서, 나노스케일에서 일어나는 전도성 필라멘트의 형성과 파괴를 일정한 부분으로 한정시켜서 소자의 동작 안정성을 향상시킨다.
도 25는 저항 변화 메모리 소자의 신뢰성 평가 그래프로서, 일반적인 소자와 절연 나노구조를 적용한 소자 모두 신뢰성(반복동작) 평가에서 100회 이상 동작하였다
도 25를 참조하면, 절연 나노구조를 적용한 소자(b)의 경우 종래 소자(a)에 비하여 저항레벨이 좀 더 일정하게 유지되는 것을 볼 수 있다. 이는 절연 나노구조를 적용한 경우 반복동작 평가에서도 좀 더 안정적인 동작을 한다는 것을 의미한다.
이상 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할
수 있을 것이다.

Claims (12)

  1. 단극성 저항변화 메모리 소자 제조방법으로,
    기판 상에 하부전극을 증착하는 단계;
    상기 하부전극 상에 산화물층을 증착하는 단계;
    블록공중합체가 코팅된 유연한 프린팅용 기판을 통하여 상기 산화물층 상에 상기 블록공중합체를 프린팅하는 단계;
    프린팅된 상기 블록공중합체를 자기정렬 후, 패터닝하여 절연 나노구조를 형성하는 단계; 및
    절연 나노구조가 형성된 상기 산화물층 상에 상부전극을 증착하는 단계를 포함하는 것을 특징으로 하는 단극성 저항변화 메모리 소자 제조방법.
  2. 단극성 저항변화 메모리 소자 제조방법으로,
    기판 상에 하부전극을 증착하는 단계;
    블록공중합체가 코팅된 유연한 프린팅용 기판을 통하여 상기 하부전극 상에 상기 블록공중합체를 프린팅하는 단계;
    프린팅된 상기 블록공중합체를 자기정렬 후, 패터닝하여 절연 나노구조를 형성하는 단계; 및
    절연 나노구조가 형성된 상기 하부전극 상에 산화물층을 증착하는 단계; 및
    상기 산화물층 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 단극성 저항변화 메모리 소자 제조방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 절연 나노구조는 실리콘산화물 나노구조인 것을 특징으로 하는 단극성 저항변화 메모리 소자 제조방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020120093023A 2012-08-24 2012-08-24 블록공중합체 자기조립기술을 이용한 저항 변화 메모리 소자 및 그 제조방법 KR101381997B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120093023A KR101381997B1 (ko) 2012-08-24 2012-08-24 블록공중합체 자기조립기술을 이용한 저항 변화 메모리 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120093023A KR101381997B1 (ko) 2012-08-24 2012-08-24 블록공중합체 자기조립기술을 이용한 저항 변화 메모리 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140026073A KR20140026073A (ko) 2014-03-05
KR101381997B1 true KR101381997B1 (ko) 2014-04-04

Family

ID=50640930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120093023A KR101381997B1 (ko) 2012-08-24 2012-08-24 블록공중합체 자기조립기술을 이용한 저항 변화 메모리 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101381997B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101653283B1 (ko) * 2015-05-20 2016-09-01 한국과학기술연구원 자가 응집체를 포함하는 유기 비휘발성 메모리 장치 및 이의 제조 방법
WO2019190392A1 (en) * 2018-03-28 2019-10-03 Agency For Science, Technology And Research Memory cell and method of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060093345A (ko) * 2003-11-28 2006-08-24 인피니언 테크놀로지스 아게 집적 반도체 메모리 및 집적 반도체 메모리를 제조하는방법
KR20070014984A (ko) * 2005-07-28 2007-02-01 키몬다 아게 금속 산화물 나노입자를 기초한 비휘발성 저항 메모리셀,그 제조방법 및 메모리셀 배열
KR20100116793A (ko) * 2009-04-23 2010-11-02 광주과학기술원 비휘발성 저항 변화 메모리 소자 및 이의 제조방법
KR20110051697A (ko) * 2009-11-11 2011-05-18 광주과학기술원 기능성 블록공중합체-나노입자 복합체 및 이를 이용한 유기전자소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060093345A (ko) * 2003-11-28 2006-08-24 인피니언 테크놀로지스 아게 집적 반도체 메모리 및 집적 반도체 메모리를 제조하는방법
KR20070014984A (ko) * 2005-07-28 2007-02-01 키몬다 아게 금속 산화물 나노입자를 기초한 비휘발성 저항 메모리셀,그 제조방법 및 메모리셀 배열
KR20100116793A (ko) * 2009-04-23 2010-11-02 광주과학기술원 비휘발성 저항 변화 메모리 소자 및 이의 제조방법
KR20110051697A (ko) * 2009-11-11 2011-05-18 광주과학기술원 기능성 블록공중합체-나노입자 복합체 및 이를 이용한 유기전자소자

Also Published As

Publication number Publication date
KR20140026073A (ko) 2014-03-05

Similar Documents

Publication Publication Date Title
CN110518117B (zh) 一种二维材料异质结的忆阻器及其制备方法
KR101828131B1 (ko) 유-무기 하이브리드 페로브스카이트를 저항변화층으로 구비하는 저항변화 메모리 소자 및 그의 제조방법
US7297975B2 (en) Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
US8592791B2 (en) Electronic devices containing switchably conductive silicon oxides as a switching element and methods for production and use thereof
EP1858074A2 (en) Nonvolatile memory device using oxygen-deficient metal oxide layer and method of manufacturing the same
Li et al. Improvement of resistive switching characteristics in ZrO2 film by embedding a thin TiOx layer
Yao et al. Intrinsic resistive switching and memory effects in silicon oxide
KR101198301B1 (ko) 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법
US8822970B2 (en) Phase-change memory device and flexible phase-change memory device insulating nano-dot
Ginnaram et al. Role of the Hf/Si interfacial layer on the high performance of MoS 2-based conductive bridge RAM for artificial synapse application
KR20060090078A (ko) 다공성 물질을 이용한 비휘발성 나노 채널 메모리 소자
Hou et al. 2D atomic crystals: a promising solution for next‐generation data storage
KR102059129B1 (ko) 그래핀의 제조 방법 및 이를 포함하는 그래핀 적용 소자
TW200826290A (en) Vertical organic transistor and manufacturing method thereof
Tao et al. Improved resistive switching reliability by using dual-layer nanoporous carbon structure
Zhao et al. Reliability improvement of amorphous carbon based resistive switching memory by inserting nanoporous layer
KR101381997B1 (ko) 블록공중합체 자기조립기술을 이용한 저항 변화 메모리 소자 및 그 제조방법
Panca et al. Flexible oxide thin film transistors, memristors, and their integration
KR101055406B1 (ko) 저항변화 메모리 소자 제조방법 및 이에 따라 제조된 저항변화 메모리 소자
KR20160125843A (ko) 저항변화메모리
US20220278276A1 (en) A Resistive Memory Device Structure Based on Stacked Layers Of Nanocrystalline TMDCs
Liu et al. Impact of metal nanocrystal size and distribution on resistive switching parameters of oxide-based resistive random access memories
Samardzić et al. Analysis of quantized electrical characteristics of microscale TiO 2 ink-jet printed memristor
KR101202506B1 (ko) 절연 나노입자를 이용한 상변화 메모리 소자, 플렉서블 상변화 메모리 소자 및 그 제조방법
Lu et al. Polymer–carbon dot hybrid structure for a self-rectifying memory device by energy level offset and doping

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee