KR20160125843A - 저항변화메모리 - Google Patents

저항변화메모리 Download PDF

Info

Publication number
KR20160125843A
KR20160125843A KR1020150056866A KR20150056866A KR20160125843A KR 20160125843 A KR20160125843 A KR 20160125843A KR 1020150056866 A KR1020150056866 A KR 1020150056866A KR 20150056866 A KR20150056866 A KR 20150056866A KR 20160125843 A KR20160125843 A KR 20160125843A
Authority
KR
South Korea
Prior art keywords
resistance
material layer
electrode
graphene
layer
Prior art date
Application number
KR1020150056866A
Other languages
English (en)
Inventor
최성율
장병철
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020150056866A priority Critical patent/KR20160125843A/ko
Publication of KR20160125843A publication Critical patent/KR20160125843A/ko
Priority to KR1020220022410A priority patent/KR102608120B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H01L45/04
    • H01L45/1253
    • H01L45/14
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 기판, 상기 기판 상에 형성된 제1 전극층, 상기 제 1전극층 상에 형성된 열 전도 물질층, 상기 열 전도 물질층 상에 형성된 저항변화 물질층 및 상기 저항변화 물질층 상에 형성된 제2 전극층을 포함하는 것을 특징으로 하는 저항변화 메모리에 관한 것이다.

Description

저항변화메모리{The Resistance Random Access Memory}
본 발명은 저항변화 메모리에 관한 것으로, 보다 구체적으로는, 우수한 열전도성의 물질층을 삽입하여 불균일한 스위칭 동작 특성을 개선하는 저항변화메모리에 관한 것이다.
현재, 실리콘 기반의 반도체 메모리 기술은 물리적 한계에 부딪히고 있다. 따라서, 이를 극복하기 위한 여러 차세대 비휘발성 메모리 소자들이 연구되고 있다. 현재, 많은 연구가 진행되고 있는 비휘발성 메모리 소자들로는 MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory), PRAM(Phase-change Random Access Memory) 그리고 RRAM(Resistance Random Access Memory)등이 있다.
저항변화메모리(Resistance Random Access Memory, RRAM)는 전기적인 자극에 의해서 물질의 저항 상태가 변하는 단자의 소자이다. 주로 물질 내에 상부 전극과 하부 전극 사이를 흐르는 전류 경로인 필라멘트가 국소적인 부분에서 형성 및 끊어짐으로 저항변화를 일으키는 RRAM은 빠른 스위칭 속도, 저 전력, 고집적도를 갖는 단순한 구조의 우수한 특성 때문에 많은학계와 업계에서 각광받고 있다. 비휘발성메모리로써 RRAM은 스위칭 동작 전압의 극성에 따라서 쓰기와 지우기 명령의 전압의 극성이 같은 단 방향 스위칭과 쓰기와 지우기 명령의 전압의 극성이 다른 두 방향 스위칭으로 구분이 된다.
그러나, RRAM은 지우기 명령 동안에 의한 줄 히팅(joule heating)에 의한 열에 의하여 필라멘트가 임의의 지점에서 끊어지거나 형성이 되어서 불균일한 스위칭 동작을 일으켜 메모리에 정보의 쓰기/지우기/읽기의 명령에 오류를 일으킨다. 이에 실용적인 메모리에 적용하기 위해서는 불균일한 스위칭 동작을 해결하여야 한다.
이런 불균일한 스위칭 동작을 해결하기 위하여 필라멘트의 형성 및 끊어지는 지점을 국한시키는 방법으로써 도핑, 다양한 동작 펄스 전압 인가 방법, 제한된 필라멘트 소스 사용, 이중층 구조 등과 같은 해결책들이 제안되었다. 하지만 문제점의 근본적인 원인인 열에 의한 영향을 제거하지 못하여 여전히 불균일한 스위칭 동작 특성이 남아 있다.
따라서, 본 발명이 해결하고자 하는 과제는 지우기 명령동안의 열에 의한 스위칭의 불안정성을 해소할 수 있는 그래핀층이 삽입된 저항변화메모리 소자를 제공하고자 한다.
한편, 본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 것이다.
상기 과제를 해결하기 위하여, 본 발명은 기판(100); 상기 기판(100) 상에 형성된 제1 전극(120)층; 상기 제 1전극층 상에 형성된 열 전도 물질층; 상기 열 전도 물질층 상에 형성된 저항변화 물질층; 및 상기 저항변화 물질층 상에 형성된 제2 전극층(150)을 포함하는 것을 특징으로 하는 저항변화 메모리를 제공할 수 있다.
본 발명의 일실시예에 따르면, 상기 열 전도 물질은 그래핀일 수 있으며,
상기 제 1전극(120) 및 제 2전극(150)은 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 구리(Cu), 알루미늄(Al) 및 백금(Pt) 중에서 선택된 어느 하나를 포함할 수 있고, 상기 저항변화 물질층은 고분자 폴리머가 증착된 고분자 절연막으로, 상기 고분자 폴리머는 poly(cyclosiloxane), poly(FMA), poly(IBA), poly(EGDMA) 및 poly(V3D3) 중 선택된 어느 하나일 수 있다.
본 발명에 따른 저항변화 메모리는 불균일한 스위칭 동작 특성을 유발하는 열의 영향을 억제 하여 안정성있는 스위칭 동작을 가능하게 함으로써 소자의 안정성을 극대화 시킬 수 있는 장점이 있다.
본 발명의 목적은 이상에서 언급한 것으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 본 발명이 속하는 기술분야의 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 그래핀 삽입층을 이용한 저항변화 메모리의 구조를 나타낸 모식도이다.
도 2는 그래핀 삽입층이 없는 경우의 저항변화메모리 소자의 온/오프 상태의 데이터 유지 특성을 도시하는 그래프이다.
도 3은 그래핀삽입층이 있는 저항변화 메모리 소자의 전류-전압 특성을 나타내는 그래프이다.
도 4는 그래핀 삽입층이 있는 경우와 없는 경우의 저항변화메모리 기억 소자의 온/오프 상태의 데이터 유지 특성을 비교하여 나타내는 그래프이다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 당해 분야의 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 설명하기로 한다. 또한, 본 발명을 설명함에 있어 관련된 공지의 기능 또는 공지의 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고 도면에 제시된 어떤 특징들은 설명의 용이함을 위해 확대 또는 축소 또는 단순화된 것이고, 도면 및 그 구성요소들이 반드시 적절한 비율로 도시되어 있지는 않다. 그러나 당업자라면 이러한 상세 사항들을 쉽게 이해할 것이다.
본 발명은 전술한 종래기술의 문제점을 해결하기 위하여, 열에 의한 스위칭의 불안정성 해소할 수 있는 저항변화메모리를 제공한다.
이를 위하여 도 1에서 알 수 있는 바와 같이, 본 발명은 기판(100), 상기 기판(100) 상에 형성된 제1 전극층(120), 상기 제 1전극층 상에 형성된 열 전도 물질층(130), 상기 열 전도 물질층 상에 형성된 저항변화 물질층(140) 및 상기 저항변화 물질층 상에 형성된 제 2전극층(150)을 포함하는 것을 특징으로 하는 저항변화 메모리를 제공한다. 즉, 본 발명은 제 1전극층(120)과 저항변화 물질층(140) 사이에 우수한 열전도성을 가지는 열전도 물질층(130)을 삽입함으로써 소자의 안정성을 극대화 하고자 하였다.
상기의 열전도 물질층으로 본 발명의 일실시예에서는 그래핀층을 사용하였으며, 상기 그래핀층을 저항변화메모리의 하부전극과 저항변화메모리 물질 사이에 삽입하여 제작한 소자를 구동(적절한 조건의 전압을 상부 전극과 하부전극 사이에 가해주면)시키면, 금속으로 이루어진 상부 전극으로부터 저항변화 물질층내로 침투된 금속 필라멘트가 그래핀의 금속이온 및 산소이온들에 대한 방지막 역할을 하는 특성으로 인해 그래핀 바로 위까지 형성되게 된다. 지우기 명령 동안 필라멘트의 경로를 따라서 흐르는 전류의 줄 히팅에 의한 열은 우수한 열전도성을 가진 그래핀을 통해서 빠져나가게 된다. 이에 열에 의하여 필라멘트를 끊는 지우기 명령이 억제되어서 쓰기 명령의 전압의 극성과 반대되는 전압의 극성에서 전기화학적 산화반응에 의한 필라멘트가 끊어지는 지우기 명령이 일어나게 된다.
결과적으로 저항변화메모리의 불균일한 스위칭 동작 특성을 유발하는 열의 영향에 의한 지우기 명령을 그래핀을 통해서 억제 함으로써 단 방향의 스위칭 동작 특성을 우수한 안정성을 가지는 두 방향의 스위칭으로 동작하도록 하여 소자의 안정성을 극대화 시킬 수 있다. 추가적으로 금속 및 산소 이온들에 대한 방지막으로써 역할을 하는 그래핀의 특성으로 인해, 필라멘트에 추가적으로 수직방향의 그래핀의 큰 시리즈 저항이 형성되게 된다. 이러한 그래핀의 큰 시리즈 저항은 전류값을 급격히 감소시켜 저전력 구동을 가능하게 한다.
상기 기판(100)은 통상의 반도체 메모리 소자에 적용되는 것이라면 어느 것이나 가능하며, 실리콘 기판 또는 실리콘 기판 상에 실리콘 산화물이 형성된 특정의 막질과 기판의 조합일 수 있다. 또한, 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN) 및 폴리에테르에테르케톤(PEEK)로 이루어진 군으로부터 선택된 어느 하나이상을 포함하는 중 적어도 하나 이상을 포함하는 소재를 사용하여 휘어지는 특성의 플라스틱 기판을 사용할 수 있다.
또한, 상기 기판(100) 위에 산화물(110)층을 더 포함할 수 있는데, 상기 산화물층(110)은 기판의 산화과정에서 생기는 산화물을 말하는 것이며, 저항변화메모리 동작에는 영향을 미치지 않는다.
상기 제 1전극(120) 및 제 2전극(150)은 일반적인 전도성 물질로 형성되며, 상기 전도성 물질로는 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 구리(Cu), 알루미늄(Al), 백금(Pt) 중에서 선택된 어느 하나 일 수 있으나, 반드시 이에 한정되는 것은 아니다.
상기 저항변화 물질층은 평상시에는 절연체의 특성(저항값이 큰 상태)을 지니고 있고, 적당한 전압을 인가하면 저항 값이 작은 상태로 변한다. 적절한 조건의 전압을 제 1전극과 제 2전극 사이에 가해주면, 저항변화 물질층은 서로 다른 저항 값, 즉 저항 값이 작은 상태(Low Resistance State: LRS) 와 저항 값이 큰 상태(High Resistance State: HRS)인 두 가지 상태(state)를 갖게 되고, 이 두 가지 상태(state)를 구별함으로써 메모리동작을 하게 된다.
상기 저항변화 물질층으로는 주로 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물과 같은 금속산화물로 이루어 질수 있다.
또한, 메모리 소자에 휘어지는 특성을 가미하기 위해서, 저항변화 물질층을 고분자 절연막으로 형성할 수도 있다. 상기 고분자 절연막은 고분자 폴리머가 증착된 것으로, 개시제를 이용한 화학 증착 공정 (iCVD)으로 고분자 절연체(pV3D3)를 증착할 수 있다. 여기에서 iCVD는 개시제와 단량체를 기화하여 기상에서 고분자 반응이 이루어지게 함으로써, 고분자 박막을 기판의 표면에 증착하는 공정기술이다.
한편, 상기 고분자 폴리머는 poly(cyclosiloxane), poly(FMA), poly(IBA), poly(EGDMA) 및 poly(V3D3) 중 선택된 어느 하나일 수 있으나 반드시 이에 한정되는 것은 아니다.
이하에서, 상기와 같이 구성된 저항변화 메모리를 제조하는 방법을 설명하기로 한다.
본 발명의 일 실시예에 따른 저항변화 메모리를 제조하는 방법은, SiO2/Si 기판(100) 상에 제 1전극(120)으로 알루미늄(Al)막을 증착하였다. 알루미늄 막은 열증착(Thermal evaporator)방법으로 쉐도우 마스크를 통해서 라인 전극으로 증착하였다. 그 후, 유도결합 화학 기상 증착법(ICP-CVD, Inductively coupled plasma enhanced Chemical Vapor Deposition)를 이용하여 니켈(Ni) 얇은 박막위에서 C2H2를 흘려주어서 다층의 그래핀(MLG)을 성장시켰다. 그 다음, 다층의 그래핀을 통상적으로 많이 사용하는 습식 전사 방법으로 제 1전극(Al)이 증착된 기판위에 전사를 시켰다. 그 다음 개시제를 이용한 화학 증착 공정 (iCVD)으로 고분자 절연체(pV3D3)를 증착하였다. 그 후, 제 2전극(150)으로 구리(Cu)를 제 1전극(120)과 마찬가지로 열증착방법으로 쉐도우 마스크를 통해서 증착하여 저항 변화 메모리 소자를 제조하였다.
본 발명의 일 실시예에 따라 제조된 저항변화메모리의 실험 결과를 설명하면 다음과 같이 나타난다.
도 2는 그래핀 삽입층이 없는 경우의 저항변화메모리 소자의 온/오프 상태의 데이터 유지 특성을 도시하는 그래프이다.
도 2를 살펴보면, 그래핀 삽입층이 없는 저항변화메모리 소자의 경우 여러번의 쓰기/지우기 명령 시켰을때, 73번의 사이클만 동작하는 것을 알 수 있는데, 이는 지우기 명령동안 발생하는 joule heating에 의한 열에 의해서 소자가 손상을 입어서 메모리의 안정성에 문제가 발생한 것으로 파악된다.
도 3은 그래핀삽입층이 있는 저항변화 메모리 소자의 전류-전압 특성을 나타내는 그래프이다.
도 3을 살펴보면, 그래핀 층을 삽입하였을 경우에, 다층의 그래핀의 추가적인 수직 방향으로의 큰 저항으로 전류양이 많이 줄어 들어 든것을 알 수 있다. 그리고, 지우기 명령동안 발생하는 joule heating에 의한 열이 그래핀을 통해서 빠져나가 열에 의한 지우기 명령어가 억제되어, 쓰기 명령의 전압의 극성(양의 극성)과 반대되는 전압의 극성 (음의 극성)에서 전기화학적 산화반응에 의해 필라멘트가 끊어져 지우기 명령이 일어나는 것도 알 수 있다. 한편, 그래핀 층이 없는 소자는 지우기 명령시에 joule heating에 의한 열에 의해서 필라멘트가 끊어져서 쓰기 전압의 극성과 같은 극성인 양의 극성에서 지우기 명령어가 동작하게 된다.
도 4는 그래핀 삽입층이 있는 경우와 없는 경우의 저항변화메모리 기억 소자의 온/오프 상태의 데이터 유지 특성을 비교하여 나타내는 그래프이다.
즉, 도 4는 그래핀 삽입층이 있는 경우(빨간색)와 없는 경우(파란색) 여러 메모리 동작 사이클 동안 온/오프 상태의 균일도를 나타내는 그래프이다.
도 4를 살펴보면, 그래핀 삽입층이 있는 경우의 소자에서는 소자의 불균일한 메모리 동작 특성 원인인 열이 제거되어, 보다 훨씬더 균일한 메모리 동작 특성을 보여주는 것 알 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판
110: 산화물층
120: 제 1전극
130: 그래핀층
140: 저항변화물질층
150: 제 2전극

Claims (3)

  1. 기판;
    상기 기판 상에 형성된 제1 전극층;
    상기 제 1전극층 상에 형성된 열 전도 물질층;
    상기 열 전도 물질층 상에 형성된 저항변화 물질층; 및
    상기 저항변화 물질층 상에 형성된 제2 전극층을 포함하는 것을 특징으로 하는 저항변화 메모리.
  2. 제 1항에 있어서,
    상기 열 전도 물질은 그래핀인 것을 특징으로 하는 저항변화 메모리.
  3. 제 1항에 있어서,
    상기 제1 전극 및 제 2전극은 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 구리(Cu), 알루미늄(Al) 및 백금(Pt) 중에서 선택된 어느 하나를 포함하며,
    상기 저항변화 물질층은 고분자 폴리머가 증착된 고분자 절연막으로,
    상기 고분자 폴리머는 poly(cyclosiloxane), poly(FMA), poly(IBA), poly(EGDMA) 및 poly(V3D3) 중 선택된 어느 하나인 것을 특징으로 하는 저항변화 메모리.
KR1020150056866A 2015-04-22 2015-04-22 저항변화메모리 KR20160125843A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150056866A KR20160125843A (ko) 2015-04-22 2015-04-22 저항변화메모리
KR1020220022410A KR102608120B1 (ko) 2015-04-22 2022-02-21 저항변화메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150056866A KR20160125843A (ko) 2015-04-22 2015-04-22 저항변화메모리

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220022410A Division KR102608120B1 (ko) 2015-04-22 2022-02-21 저항변화메모리

Publications (1)

Publication Number Publication Date
KR20160125843A true KR20160125843A (ko) 2016-11-01

Family

ID=57485012

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150056866A KR20160125843A (ko) 2015-04-22 2015-04-22 저항변화메모리
KR1020220022410A KR102608120B1 (ko) 2015-04-22 2022-02-21 저항변화메모리

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220022410A KR102608120B1 (ko) 2015-04-22 2022-02-21 저항변화메모리

Country Status (1)

Country Link
KR (2) KR20160125843A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101973110B1 (ko) * 2018-02-05 2019-04-26 한국과학기술원 메모리와 논리 소자가 통합된 소프트 멤리스터 및 이를 이용한 병렬 컴퓨팅 방법
KR20210085844A (ko) * 2019-12-31 2021-07-08 고려대학교 산학협력단 반도체 소자 및 트랜지스터
KR20210120478A (ko) * 2020-03-27 2021-10-07 한국과학기술원 유-무기 하이브리드 박막 기반 저항 변화 메모리 소자
KR102310913B1 (ko) * 2020-04-21 2021-10-08 포항공과대학교 산학협력단 액상 저항변화 메모리 소자
KR20220052636A (ko) * 2020-10-21 2022-04-28 성균관대학교산학협력단 절연층에 금속/이온 채널이 형성된 멤리스터 소자 및 이를 포함하는 저항변화 메모리 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182195A (ja) 2011-02-28 2012-09-20 Toshiba Corp 半導体記憶装置及びその製造方法
JP2013102523A (ja) 2013-01-25 2013-05-23 Nippon Hoso Kyokai <Nhk> 画像処理装置、符号化装置、復号装置及びプログラム
KR20150021362A (ko) * 2013-08-20 2015-03-02 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법
KR101405421B1 (ko) * 2013-08-29 2014-06-11 한국전자통신연구원 저항형 메모리 장치 및 그 형성 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101973110B1 (ko) * 2018-02-05 2019-04-26 한국과학기술원 메모리와 논리 소자가 통합된 소프트 멤리스터 및 이를 이용한 병렬 컴퓨팅 방법
KR20210085844A (ko) * 2019-12-31 2021-07-08 고려대학교 산학협력단 반도체 소자 및 트랜지스터
KR20210120478A (ko) * 2020-03-27 2021-10-07 한국과학기술원 유-무기 하이브리드 박막 기반 저항 변화 메모리 소자
KR102310913B1 (ko) * 2020-04-21 2021-10-08 포항공과대학교 산학협력단 액상 저항변화 메모리 소자
KR20220052636A (ko) * 2020-10-21 2022-04-28 성균관대학교산학협력단 절연층에 금속/이온 채널이 형성된 멤리스터 소자 및 이를 포함하는 저항변화 메모리 소자

Also Published As

Publication number Publication date
KR102608120B1 (ko) 2023-11-30
KR20220044251A (ko) 2022-04-07

Similar Documents

Publication Publication Date Title
Zahoor et al. Resistive random access memory (RRAM): an overview of materials, switching mechanism, performance, multilevel cell (MLC) storage, modeling, and applications
Shi et al. A review of resistive switching devices: performance improvement, characterization, and applications
KR102608120B1 (ko) 저항변화메모리
Hu et al. Ultrasensitive memristive synapses based on lightly oxidized sulfide films
Miao et al. Continuous electrical tuning of the chemical composition of TaO x-based memristors
Liu et al. Controllable growth of nanoscale conductive filaments in solid-electrolyte-based ReRAM by using a metal nanocrystal covered bottom electrode
Gao et al. Improving unipolar resistive switching uniformity with cone-shaped conducting filaments and its logic-in-memory application
Kim et al. Nanoscale resistive memory with intrinsic diode characteristics and long endurance
Ielmini et al. Nanowire-based resistive switching memories: devices, operation and scaling
Huang et al. Using binary resistors to achieve multilevel resistive switching in multilayer NiO/Pt nanowire arrays
Lanza et al. Temperature of conductive nanofilaments in hexagonal boron nitride based memristors showing threshold resistive switching
Kwon et al. Controllable switching filaments prepared via tunable and well-defined single truncated conical nanopore structures for fast and scalable SiO x memory
Prakash et al. Self-compliance-improved resistive switching using Ir/TaO x/W cross-point memory
Lin et al. Room‐Temperature Voltage Stressing Effects on Resistive Switching of Conductive‐Bridging RAM Cells with Cu‐Doped SiO2 Films
Asapu et al. Multifilamentary conduction modeling in transition metal oxide-based RRAM
Zhao et al. Reliability improvement of amorphous carbon based resistive switching memory by inserting nanoporous layer
Qi et al. Oxygen Vacancy Kinetics Mechanism of the Negative Forming‐Free Process and Multilevel Resistance Based on Hafnium Oxide RRAM
Tao et al. Improved switching reliability achieved in HfOx based RRAM with mountain-like surface-graphited carbon layer
Samanta et al. Improvement in threshold switching performance using Al₂O₃ interfacial layer in Ag/Al₂O₃/SiOₓ/W cross-point platform
Han et al. Conductive silver grid electrode for flexible and transparent memristor applications
Chiu Resistance Switching Characteristics in ZnO‐Based Nonvolatile Memory Devices
Yuan et al. Interface-induced two-step RESET for filament-based multi-level resistive memory
Tian et al. Reliable resistive switching behaviour of Ag/Ta2O5/Al2O3/P++-Si memory device
Liu et al. Resistive switching characteristics of a SiOx layer with cf4 plasma treatment
Jung et al. In-Depth Study on the Effect of Active-Area Scale-Down of Solution-Processed $\hbox {TiO} _ {x} $

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision