JP2005012186A - マルチレベルメモリ素子およびこれをプログラムし読出す方法 - Google Patents
マルチレベルメモリ素子およびこれをプログラムし読出す方法 Download PDFInfo
- Publication number
- JP2005012186A JP2005012186A JP2004138733A JP2004138733A JP2005012186A JP 2005012186 A JP2005012186 A JP 2005012186A JP 2004138733 A JP2004138733 A JP 2004138733A JP 2004138733 A JP2004138733 A JP 2004138733A JP 2005012186 A JP2005012186 A JP 2005012186A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- level memory
- current
- core
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】マルチレベルメモリコアはワード線およびビット線を備えている。このマルチレベルメモリコアは、また、ワード線およびビット線に電気的に接続されたコアセルを備えている。コアセルはしきい値変化材料を備えている。しきい値変化材料はプログラムされて記憶用の多数のレベルが設定され、これらの記憶用の多数のレベルの各々は対応するしきい値電圧に関連づけられている。マルチレベルメモリコアを読出す方法も説明されている。
【選択図】 図1
Description
104 トランジスタ素子
106 カルコゲン化物素子
108a,108b ワード線
110a,110b ビット線
112 メモリアレイ部
Claims (22)
- ワード線と、
ビット線と、
ワード線およびビット線に電気的に接続されたコアセルであって、このコアセルはしきい値変化材料を備えており、しきい値変化材料はプログラムされて記憶用の多数のレベルが設定されるのであり、記憶用の多数のレベルの各々は対応するしきい値電圧に関連づけられているコアセルと、を備えているマルチレベルメモリコア。 - 前記コアセルに電気的に接続された切換え(steering)要素
を更に備えている請求項1に記載のマルチレベルメモリコア。 - 前記切換え要素がアクセストランジスタである請求項2に記載のマルチレベルメモリコア。
- 前記切換え要素がアクセスP−Nダイオードである請求項2に記載のマルチレベルメモリコア。
- 前記切換え要素がアクセスバイポーラジャンクショントランジスタ(BJT:bipolar junction transistor)である請求項2に記載のマルチレベルメモリコア。
- 前記対応するしきい値電圧の各々が互いに異なっている請求項1に記載のマルチレベルメモリコア。
- 前記対応するしきい値電圧の各々が、対応する電流に関連づけられている請求項1に記載のマルチレベルメモリコア。
- 前記しきい値変化材料がカルコゲン化物材料である請求項1に記載のマルチレベルメモリコア。
- 前記マルチレベルメモリコアの各レベルが状態を規定し、この状態が電流の差によって検出される請求項1に記載のマルチレベルメモリコア。
- 前記マルチレベルメモリコアが不揮発性ランダムアクセスメモリである請求項1に記載のマルチレベルメモリコア。
- マルチレベルメモリ素子に読出し電圧を印加することと、
読出し電圧に付随する電流の状態を判定することと、
この電流に基づいてマルチレベルメモリ素子のアクセス状態を判定することと、を備えているマルチレベルメモリ素子を読出す方法。 - 前記読出し電圧がしきい値電圧より大きい請求項11に記載の方法。
- マルチレベルメモリ素子に読出し電圧を印加する前記方法操作が、読出し電圧に付随する電流の状態がオン状態である際にはマルチレベルメモリ素子に異なる値の読出し電圧を印加することを備えている請求項11に記載の方法。
- マルチレベルメモリ素子をプログラムすること
を更に備えている請求項11に記載の方法。 - マルチレベルメモリ素子を前記プログラムすることが、
約0.1Vと20Vとの間の電圧を印加することを備えている請求項14に記載の方法。 - 約0.1Vと20Vとの間の電圧を前記印加することが、
約1nsと1,000nsとの間だけ電圧を印加することを備えている請求項15に記載の方法。 - 前記マルチレベルメモリ素子が不揮発性メモリ素子である請求項11に記載の方法。
- マルチレベルメモリ素子を前記プログラムすることが、
切換えトランジスタを動作させることを備えている請求項14に記載の方法。 - マルチレベルメモリ素子のしきい値変化材料に電圧を印加することと、
この電圧に関連する電流を検出して、多数のレベルの各々を互いに判別することと、を備えているマルチレベルメモリ素子の多数のレベルを読出す方法。 - 別の電圧を印加することと、
この別の電圧に関連する電流を検出することと、
電流の差を計算することと、を更に備えている請求項19に記載の方法。 - 前記電流の差が、前記電圧に関連する電流と前記別の電圧に関連する電流との差である請求項20に記載の方法。
- 前記しきい値変化材料がカルコゲン化物材料である請求項19に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/465,012 | 2003-06-18 | ||
US10/465,012 US7180767B2 (en) | 2003-06-18 | 2003-06-18 | Multi-level memory device and methods for programming and reading the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005012186A true JP2005012186A (ja) | 2005-01-13 |
JP5611499B2 JP5611499B2 (ja) | 2014-10-22 |
Family
ID=33418170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004138733A Expired - Lifetime JP5611499B2 (ja) | 2003-06-18 | 2004-05-07 | マルチレベルメモリ素子およびこれをプログラムし読出す方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7180767B2 (ja) |
EP (1) | EP1489623B1 (ja) |
JP (1) | JP5611499B2 (ja) |
CN (1) | CN100578668C (ja) |
DE (1) | DE60324117D1 (ja) |
TW (1) | TWI223258B (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006286180A (ja) * | 2005-03-30 | 2006-10-19 | Ovonyx Inc | メモリを読み出すためのビット特定基準レベルの使用 |
JP2007329471A (ja) * | 2006-05-18 | 2007-12-20 | Qimonda North America Corp | ドープされた相変化材料を含むメモリセル |
JP2008091870A (ja) * | 2006-07-18 | 2008-04-17 | Qimonda North America Corp | 階段状のプログラミング特性を有する相変化メモリセル |
JP2008103677A (ja) * | 2006-07-18 | 2008-05-01 | Qimonda North America Corp | 階段状のプログラミング特性を有する相変化メモリセル |
JP2008103676A (ja) * | 2006-07-18 | 2008-05-01 | Qimonda North America Corp | 階段状のプログラミング特性を有する相変化メモリセル |
JP2010157306A (ja) * | 2008-12-29 | 2010-07-15 | Numonyx Bv | 相変化メモリセルの低ストレスマルチレベル読み取り方法及びマルチレベル相変化メモリデバイス |
JP2018152153A (ja) * | 2014-07-31 | 2018-09-27 | 東芝メモリ株式会社 | 不揮発性記憶装置およびその駆動方法 |
JP2019532453A (ja) * | 2016-08-08 | 2019-11-07 | マイクロン テクノロジー,インク. | マルチレベルメモリセルを含む装置およびその動作方法 |
JP2021507442A (ja) * | 2017-12-14 | 2021-02-22 | マイクロン テクノロジー,インク. | マルチレベル自己選択メモリデバイス |
JP2021507441A (ja) * | 2017-12-14 | 2021-02-22 | マイクロン テクノロジー,インク. | 自己選択メモリデバイスにアクセスするための技術 |
US11018190B2 (en) | 2015-11-04 | 2021-05-25 | Micron Technology, Inc. | Three-dimensional memory apparatuses and methods of use |
US11074971B2 (en) | 2015-11-04 | 2021-07-27 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7308067B2 (en) * | 2003-08-04 | 2007-12-11 | Intel Corporation | Read bias scheme for phase change memories |
US7138687B2 (en) * | 2004-01-26 | 2006-11-21 | Macronix International Co., Ltd. | Thin film phase-change memory |
WO2006035326A1 (en) * | 2004-09-30 | 2006-04-06 | Koninklijke Philips Electronics N.V. | Integrated circuit with memory cells comprising a programmable resistor and method for addressing memory cells comprising a programmable resistor |
KR100684908B1 (ko) * | 2006-01-09 | 2007-02-22 | 삼성전자주식회사 | 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템 |
KR100887069B1 (ko) * | 2007-07-24 | 2009-03-04 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치 |
US7881100B2 (en) * | 2008-04-08 | 2011-02-01 | Micron Technology, Inc. | State machine sensing of memory cells |
US20100090189A1 (en) * | 2008-09-15 | 2010-04-15 | Savransky Semyon D | Nanoscale electrical device |
KR101057725B1 (ko) * | 2008-12-31 | 2011-08-18 | 주식회사 하이닉스반도체 | 멀티 레벨 셀 데이터 센싱 장치 및 그 방법 |
US7929338B2 (en) | 2009-02-24 | 2011-04-19 | International Business Machines Corporation | Memory reading method for resistance drift mitigation |
US8605495B2 (en) | 2011-05-09 | 2013-12-10 | Macronix International Co., Ltd. | Isolation device free memory |
US9281061B2 (en) | 2012-09-19 | 2016-03-08 | Micron Technology, Inc. | Methods and apparatuses having a voltage generator with an adjustable voltage drop for representing a voltage drop of a memory cell and/or a current mirror circuit and replica circuit |
KR102157357B1 (ko) * | 2014-06-16 | 2020-09-17 | 삼성전자 주식회사 | 메모리 장치 및 상기 메모리 장치의 독출 방법 |
US11302390B2 (en) | 2020-07-10 | 2022-04-12 | Micron Technology, Inc. | Reading a multi-level memory cell |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06509909A (ja) * | 1991-08-19 | 1994-11-02 | エナージー・コンバーション・デバイセス・インコーポレーテッド | 電気的に消去可能な、直接重ね書き可能なマルチビット単セルメモリ素子およびそれらから作製したアレイ |
JPH10106276A (ja) * | 1996-09-30 | 1998-04-24 | Hitachi Ltd | 半導体集積回路及びデータ処理システム |
JPH11514150A (ja) * | 1995-10-24 | 1999-11-30 | エナージー コンバーション デバイセス インコーポレイテッド | 論理装置上の第2層位相変化メモリアレイ |
JP2000509204A (ja) * | 1996-04-19 | 2000-07-18 | エナージー コンバーション デバイセス インコーポレイテッド | テーパード・コンタクトを有するマルチビット単一セルメモリ |
JP2002536840A (ja) * | 1999-02-11 | 2002-10-29 | アリゾナ ボード オブ リージェンツ | プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法 |
JP2002541613A (ja) * | 1999-04-12 | 2002-12-03 | エナージー コンバーション デバイセス インコーポレイテッド | ユニバーサルメモリ素子を使用するシステムを有するユニバーサルメモリ素子と、同メモリ素子を読み取り、書き込み、またプログラムするための装置と方法 |
US20030026134A1 (en) * | 2001-08-02 | 2003-02-06 | Lowrey Tyler A. | Method for reading a structural phase-change memory |
JP2003100084A (ja) * | 2001-09-27 | 2003-04-04 | Toshiba Corp | 相変化型不揮発性記憶装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3530441A (en) * | 1969-01-15 | 1970-09-22 | Energy Conversion Devices Inc | Method and apparatus for storing and retrieving information |
US4199692A (en) * | 1978-05-16 | 1980-04-22 | Harris Corporation | Amorphous non-volatile ram |
US5508958A (en) * | 1994-09-29 | 1996-04-16 | Intel Corporation | Method and apparatus for sensing the state of floating gate memory cells by applying a variable gate voltage |
US5812441A (en) * | 1996-10-21 | 1998-09-22 | Micron Technology, Inc. | MOS diode for use in a non-volatile memory cell |
US5912839A (en) * | 1998-06-23 | 1999-06-15 | Energy Conversion Devices, Inc. | Universal memory element and method of programming same |
US6314014B1 (en) * | 1999-12-16 | 2001-11-06 | Ovonyx, Inc. | Programmable resistance memory arrays with reference cells |
US6563156B2 (en) * | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
JP3749847B2 (ja) * | 2001-09-27 | 2006-03-01 | 株式会社東芝 | 相変化型不揮発性記憶装置及びその駆動回路 |
DE60137788D1 (de) * | 2001-12-27 | 2009-04-09 | St Microelectronics Srl | Architektur einer nichtflüchtigen Phasenwechsel -Speichermatrix |
EP1324345A1 (en) * | 2001-12-27 | 2003-07-02 | STMicroelectronics S.r.l. | Single supply voltage, nonvolatile memory device with cascoded column decoding |
-
2003
- 2003-06-18 US US10/465,012 patent/US7180767B2/en not_active Expired - Lifetime
- 2003-11-13 TW TW092131759A patent/TWI223258B/zh not_active IP Right Cessation
- 2003-11-19 DE DE60324117T patent/DE60324117D1/de not_active Expired - Lifetime
- 2003-11-19 EP EP03026610A patent/EP1489623B1/en not_active Expired - Lifetime
-
2004
- 2004-02-25 CN CN200410006005A patent/CN100578668C/zh not_active Expired - Lifetime
- 2004-05-07 JP JP2004138733A patent/JP5611499B2/ja not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06509909A (ja) * | 1991-08-19 | 1994-11-02 | エナージー・コンバーション・デバイセス・インコーポレーテッド | 電気的に消去可能な、直接重ね書き可能なマルチビット単セルメモリ素子およびそれらから作製したアレイ |
JPH11514150A (ja) * | 1995-10-24 | 1999-11-30 | エナージー コンバーション デバイセス インコーポレイテッド | 論理装置上の第2層位相変化メモリアレイ |
JP2000509204A (ja) * | 1996-04-19 | 2000-07-18 | エナージー コンバーション デバイセス インコーポレイテッド | テーパード・コンタクトを有するマルチビット単一セルメモリ |
JPH10106276A (ja) * | 1996-09-30 | 1998-04-24 | Hitachi Ltd | 半導体集積回路及びデータ処理システム |
JP2002536840A (ja) * | 1999-02-11 | 2002-10-29 | アリゾナ ボード オブ リージェンツ | プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法 |
JP2002541613A (ja) * | 1999-04-12 | 2002-12-03 | エナージー コンバーション デバイセス インコーポレイテッド | ユニバーサルメモリ素子を使用するシステムを有するユニバーサルメモリ素子と、同メモリ素子を読み取り、書き込み、またプログラムするための装置と方法 |
US20030026134A1 (en) * | 2001-08-02 | 2003-02-06 | Lowrey Tyler A. | Method for reading a structural phase-change memory |
JP2003100084A (ja) * | 2001-09-27 | 2003-04-04 | Toshiba Corp | 相変化型不揮発性記憶装置 |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8259525B2 (en) | 2005-03-30 | 2012-09-04 | Ovonyx, Inc. | Using a bit specific reference level to read a memory |
JP2006286180A (ja) * | 2005-03-30 | 2006-10-19 | Ovonyx Inc | メモリを読み出すためのビット特定基準レベルの使用 |
US8705306B2 (en) | 2005-03-30 | 2014-04-22 | Ovonyx, Inc. | Method for using a bit specific reference level to read a phase change memory |
JP2007329471A (ja) * | 2006-05-18 | 2007-12-20 | Qimonda North America Corp | ドープされた相変化材料を含むメモリセル |
JP2008103677A (ja) * | 2006-07-18 | 2008-05-01 | Qimonda North America Corp | 階段状のプログラミング特性を有する相変化メモリセル |
JP2008103676A (ja) * | 2006-07-18 | 2008-05-01 | Qimonda North America Corp | 階段状のプログラミング特性を有する相変化メモリセル |
JP2008091870A (ja) * | 2006-07-18 | 2008-04-17 | Qimonda North America Corp | 階段状のプログラミング特性を有する相変化メモリセル |
JP2010157306A (ja) * | 2008-12-29 | 2010-07-15 | Numonyx Bv | 相変化メモリセルの低ストレスマルチレベル読み取り方法及びマルチレベル相変化メモリデバイス |
JP2018152153A (ja) * | 2014-07-31 | 2018-09-27 | 東芝メモリ株式会社 | 不揮発性記憶装置およびその駆動方法 |
US11018190B2 (en) | 2015-11-04 | 2021-05-25 | Micron Technology, Inc. | Three-dimensional memory apparatuses and methods of use |
US11074971B2 (en) | 2015-11-04 | 2021-07-27 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US11615844B2 (en) | 2015-11-04 | 2023-03-28 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US11482280B2 (en) | 2016-08-08 | 2022-10-25 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
JP2019532453A (ja) * | 2016-08-08 | 2019-11-07 | マイクロン テクノロジー,インク. | マルチレベルメモリセルを含む装置およびその動作方法 |
US11798620B2 (en) | 2016-08-08 | 2023-10-24 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
JP2021507442A (ja) * | 2017-12-14 | 2021-02-22 | マイクロン テクノロジー,インク. | マルチレベル自己選択メモリデバイス |
JP2022028706A (ja) * | 2017-12-14 | 2022-02-16 | マイクロン テクノロジー,インク. | マルチレベル自己選択メモリデバイス |
US11152065B2 (en) | 2017-12-14 | 2021-10-19 | Micron Technology, Inc. | Techniques to access a self-selecting memory device |
JP7197664B2 (ja) | 2017-12-14 | 2022-12-27 | マイクロン テクノロジー,インク. | マルチレベル自己選択メモリデバイス |
US11094377B2 (en) | 2017-12-14 | 2021-08-17 | Micron Technology, Inc. | Multi-level self-selecting memory device |
US11763886B2 (en) | 2017-12-14 | 2023-09-19 | Micron Technology, Inc. | Techniques to access a self-selecting memory device |
US11769551B2 (en) | 2017-12-14 | 2023-09-26 | Micron Technology, Inc. | Multi-level self-selecting memory device |
JP2021507441A (ja) * | 2017-12-14 | 2021-02-22 | マイクロン テクノロジー,インク. | 自己選択メモリデバイスにアクセスするための技術 |
Also Published As
Publication number | Publication date |
---|---|
CN1574091A (zh) | 2005-02-02 |
JP5611499B2 (ja) | 2014-10-22 |
DE60324117D1 (de) | 2008-11-27 |
CN100578668C (zh) | 2010-01-06 |
EP1489623B1 (en) | 2008-10-15 |
US7180767B2 (en) | 2007-02-20 |
TW200501160A (en) | 2005-01-01 |
US20040257854A1 (en) | 2004-12-23 |
TWI223258B (en) | 2004-11-01 |
EP1489623A1 (en) | 2004-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5611499B2 (ja) | マルチレベルメモリ素子およびこれをプログラムし読出す方法 | |
CN109564767B (zh) | 包含多电平存储器单元的设备及其操作方法 | |
TWI616874B (zh) | 感測電阻式切換記憶體裝置中之資料 | |
US7764533B2 (en) | Multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition | |
JP5159224B2 (ja) | 抵抗変化メモリ装置 | |
US7505334B1 (en) | Measurement method for reading multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition | |
US7602632B2 (en) | Multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition | |
KR20140024304A (ko) | 멀티비트 메모리 셀의 조건부 프로그래밍 | |
US7944740B2 (en) | Multi-level cell programming of PCM by varying the reset amplitude | |
US7567473B2 (en) | Multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition | |
KR100872883B1 (ko) | 저항체를 이용한 비휘발성 메모리 장치 | |
WO2014062558A1 (en) | Systems and methods for reading resistive random access memory (rram) cells | |
CN110036444A (zh) | 自适应存储器单元写入条件 | |
KR102115440B1 (ko) | 비휘발성 메모리 장치 및 그의 구동방법 | |
TWI571875B (zh) | 電阻式記憶體裝置及其寫入方法 | |
JP2008525924A (ja) | 記憶装置及びリフレッシュ機構に基づく平均しきい値を発生する方法 | |
CN110956992A (zh) | 记忆体装置的程序化与读取方法 | |
US9715931B2 (en) | Resistive memory apparatus and a writing method thereof | |
US8149638B2 (en) | Semiconductor memory device and inspecting method of the same | |
JP2018156700A (ja) | 不揮発性半導体記憶装置 | |
KR101679081B1 (ko) | 다차원 메모리 상태에 의해 특성화되는 저장된 다중비트 데이터 | |
JP3853844B2 (ja) | 電気的プログラマブル・メモリ並びに、そのプログラミング方法および読み出し方法 | |
JP2007073093A (ja) | 半導体記憶装置の読み出し回路 | |
US20170372792A1 (en) | Test apparatus, memory test system, and test method | |
Raval | Smart Writing of Programmable Metallization Cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070418 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140428 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5611499 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |